JPH04219013A - パルス幅調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力された入力パルス波
形に対する出力波形のパルス幅を調整するパルス幅調整
回路に関する。

【０００２】

【従来の技術】光通信システム等のディジタル伝送シス
テムにおいては、情報の伝送にパルス変調したディジタ
ル信号を使用する。そして、使用する周波数は極めて高
いので、パルス波形は矩形波とならず、前縁と後縁はな
まりが生じる。つまり、立ち上がりと立ち下がりには、
傾斜が生じる。ここで信号伝送にパルス周波数変調信号
やパルス幅変調信号等を使用していると、このようなパ
ルス波形の歪みがある場合、正しくデータを授受するた
めには、送信側および受信側において、それぞれパルス
成形回路を設けて正しく復元する必要がある。すなわち
、送信側においては少なくとも送信段において、入力パ
ルスの上下限レベルの５０％の位置で目的のパルス幅が
得られるように調整したパルスに成形し、送信する必要
があり、また、受信側においても入力パルスの上下限レ
ベルの５０％の位置で目的のパルス幅が得られるように
調整したパルスに成形し受信パルスとする必要がある。 ところで、このような入力パルス波形に対する出力波形
のパルス幅を調整する回路としては、従来、図３、図５
および図６に示すようなものがあった。

【０００３】図３の従来例はコンパレータ１の一方の入
力端子１Ａに、波形成形すべき入力信号（パルス）を与
え、コンパレータ１の他方の入力端子１Ｂには波形成形
のためのレベルの閾値Ｖｔｈとなる比較基準電圧を与え
、これを基準に入力信号を比較し、基準電圧を超えるレ
ベルでは出力を“Ｈ”、基準電圧を下回るレベルでは出
力を“Ｌ”とすることで波形成形するようにしたもので
ある。比較基準電圧は可変抵抗Ｒ１と固定抵抗Ｒ２を直
列接続してなる分圧抵抗回路を直流電圧源に繋ぎ、その
分圧点における直流出力（接地点（ＧＮＤ）とＶＥＥの
電位差を分圧抵抗回路で分圧したもの）を用いることで
得ている。この場合、入力パルス波形に対する出力波形
のパルス幅は閾値Ｖｔｈを変えることにより変わる。

【０００４】また、図５の例はコンパレータ１の一方の
入力端子１Ａに、パルス幅調整すべき入力信号（パルス
）を与え、コンパレータ１の他方の入力端子１Ｂにはパ
ルス幅調整のためのレベルの閾値Ｖｔｈとなる比較基準
電圧を与え、これを基準に入力信号を比較し、基準電圧
を超えるレベルでは出力を“Ｈ”、基準電圧を下回るレ
ベルでは出力を“Ｌ”とすることでパルス幅調整するよ
うにしたものである。比較基準電圧は可変抵抗Ｒ１と固
定抵抗Ｒ２を直列接続してなる分圧抵抗回路に定電圧ダ
イオード（ツェナーダイオード）ＺＤを並列接続し、さ
らにこの並列接続した回路に固定抵抗Ｒ３を直列接続し
たものを直流電圧源（接地点（ＧＮＤ）とＶＥＥの電位
差）に繋ぎ、可変抵抗Ｒ１と固定抵抗Ｒ２の接続点にお
ける直流出力を用いることで得ている。具体的には、図
５の例の場合、定電圧ダイオードＺＤで安定化された電
圧を、抵抗Ｒ１，Ｒ２で分割し、コンパレータ１の比較
基準電圧（閾値Ｖｔｈ）として与える構成であり、可変
抵抗Ｒ１を可変調整することで、閾値Ｖｔｈを変化させ
、適正なパルス幅となるように波形成形を行う。

【０００５】このように図３、図５の例では入力パルス
波形に対して適正なパルス幅のパルスとなるように波形
成形するにあたり、パルス幅の調整は入力波形に対して
、閾値Ｖｔｈを変えることにより行える。

【０００６】つまり、図４を用いてパルス幅調整の原理
図を説明すると、入力波形（図４（ａ）　の４１）に対
し、閾値Ｖｔｈを図４（ａ）　のＶｔｈ１　）のように
設定すると、出力波形は（図４（ａ）　の４２ａ　のよ
うに入力パルスにおける閾値レベル位置のパルス幅を持
つパルスとなる。次に可変抵抗Ｒ１を調整して閾値Ｖｔ
ｈを図４（ｂ）　に示すようにＶｔｈ２　に設定すると
、入力波形（図４（ｂ）の４１）　に対し、出力波形は
図４（ｂ）の４２ｂ　のようになる。

【０００７】このように、入力波形に対する閾値を変え
ることにより、出力波形のパルス幅が調整できる。図３
の例ではＧＮＤ（接地レベル）とＶＥＥ間を抵抗Ｒ１，
Ｒ２で分割し、コンパレータの入力に閾値電圧を与える
構成をとり、抵抗Ｒ１を可変し、閾値を変化させ、パル
ス幅調整を行う。

【０００８】また、図６に示すようにゲートＩＣ　６１
　を用い、可変抵抗Ｒ１と固定抵抗Ｒ２を直列接続して
なる分圧抵抗回路の分圧点をゲートＩＣ　６１　の入力
端子に接続し、入力信号はコンデンサＣ　を介して前記
分圧抵抗回路の分圧点に与える構成とすることでも実現
可能である。 この回路は直流電源出力（ＧＮＤ‐ＶＥＥの電圧）を分
圧抵抗回路で分圧した電圧ＶＢ　が入力のバイアスとし
て印加されており、入力パルスにこの入力バイアス分が
重畳されるので、これによりパルス幅を調整できるもの
である。

【０００９】

【発明が解決しようとする課題】パルス幅調整回路は入
力パルスに対してそのパルスの幅を適正に調整して出力
するためのものであり、従来、図３、図５、図７のよう
な構成のものがあった。しかし、図３のような構成のも
のでは直流電源出力を分圧して比較基準を得、これを基
準に入力パルス信号のレベルを比較して入力パルス信号
のレベルが比較基準を超えるか否かにより出力レベルの
“Ｈ”，“Ｌ”を決め、これによってパルス幅調整した
出力パルスを得るようにしたものである。そのため、比
較基準の安定度が出力パルスのパルス幅に影響を与える
ことになり、比較基準の元になる直流電源に極めて安定
度の高い電源装置を使用する必要が生じて、システムの
コストアップを招く。

【００１０】また、図５のような構成のものでは、定電
圧ダイオードＺＤで安定化された電圧を、抵抗Ｒ１，Ｒ
２で分割し、コンパレータの閾値電圧を与える構成をと
っており、抵抗Ｒ１を可変し、閾値を変化させ、パルス
幅調整を行うことから、定電圧ダイオードの温度特性が
問題となる。すなわち、定電圧ダイオードは温度変化に
対してツェナー電圧が変化するので、十分安定な出力電
圧が得られず、温度変化の大きい環境では出力パルスの
パルス幅に変動を来すことが避けられない。特にこの種
の回路で用いられる定電圧ダイオードは２Ｖ〜４Ｖの逆
電圧を有するものであり、一般に電源電圧が変動し、ダ
イオードに流れる電流が変わると逆電圧も変動すること
、さらにまた、温度変化により逆電圧の変動も大きいと
云う特徴から、安定性に乏しく、実用的でない。

【００１１】また、図６の構成は、直流電源出力を抵抗
分圧してゲートＩＣ　６１　の入力側に直流バイアスと
して加え、入力パルス信号に重畳させてその重畳された
信号レベルに応じ、ゲートＩＣ　６１　より“Ｈ”，“
Ｌ”の信号に変換するものであるから、この場合も直流
電源出力の変動の影響でゲートＩＣ　６１　のオフセッ
トが変動することになり、安定した入出力特性が得られ
ないと云う問題がある。そこで、この発明の目的とする
ところは、電源変動や温度変化に影響されることなく、
安定した入出力特性が得られるパルス幅調整回路を提供
することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
、本発明は次のように構成する。すなわち、第１には駆
動用電源をもとに内部補償により安定化した所定のレフ
ァレンス電圧を出力する機能を持つＥＣＬ（エミッタ・
カップルド・ロジック）インタフェースを有し、入力パ
ルス信号を比較基準値と比較してその比較結果に応じ出
力レベルを変えることにより前記入力パルス信号のパル
ス幅を調整した出力パルスを発生する差動入力の集積回
路素子と、この集積回路素子の出力する前記レファレン
ス電圧を分圧して該集積回路素子に前記比較基準値とし
て供給する分圧比調整可能な分圧回路とより構成する。

【００１３】また、第２には駆動用電源をもとに内部補
償により安定化した所定のレファレンス電圧を出力する
機能を持つＥＣＬインタフェースを有し、入力パルス信
号を入力信号としてそのレベルに応じこれを通して出力
パルスを発生するようにした論理ゲートの集積回路素子
と、この集積回路素子の出力する前記レファレンス電圧
を分圧して該集積回路素子の入力側にバイアス電圧とし
て供給する分圧比調整可能な分圧回路とより構成する。

【００１４】

【作用】このような構成の本装置は、駆動用電源をもと
に内部補償により安定化した所定のレファレンス電圧を
出力する機能を持つＥＣＬインタフェースを有する集積
回路素子を使用しており、第１の構成の場合はＥＣＬ集
積回路素子として差動入力の集積回路素子を使用し、比
較基準として分圧回路の分圧出力を使用する。分圧回路
はＥＣＬ集積回路素子のレファレンス電圧を使用してこ
れを分圧するので、極めて安定した比較基準電圧が得ら
れる。そして、この比較基準電圧を差動入力の集積回路
素子に与えるので、該集積回路素子はこの比較基準電圧
を基準に前記入力パルス信号をレベル比較し、その比較
結果に対応して出力信号を発生することから、前記入力
パルス信号は分圧回路の分圧値に応じた位置でのパルス
幅に調整されて出力されることになる。

【００１５】また、第２の構成の場合、ＥＣＬ集積回路
素子として論理ゲートの集積回路素子を使用しており、
入力のバイアスとして分圧回路の分圧出力を使用する。 分圧回路はＥＣＬ集積回路素子のレファレンス電圧を使
用してこれを分圧するので、極めて安定したバイアス電
圧が得られる。そして、このバイアス電圧を論理ゲート
の集積回路素子の入力側に加えるので、入力パルス信号
はこのバイアス電圧分だけ、レベルシフトされ、論理ゲ
ート集積回路素子では該論理ゲート集積回路素子の動作
の閾値に対して入力パルス信号から見たオフセット値が
この分、シフトされることになる。そして、論理ゲート
集積回路素子はレベルシフトされた入力パルス信号に対
して、前記動作の閾値との関係に応じて出力信号を発生
することから、分圧回路によるレベルシフトされた前記
入力パルス信号は、前記動作の閾値に対応するレベル位
置でのパルス幅に調整されて出力されることになる。

【００１６】このように、入力波形に対して閾値を変化
させるか、または、閾値に対しての入力波形のオフセッ
ト値を変化させて出力波形のパルス幅を調整する回路に
おいて、安定なレファレンス電圧を出力する機能を持つ
ＥＣＬインタフェースを有する集積回路素子を用い、入
力波形に対する閾値または、動作の閾値に対する入力波
形のオフセット値を与えるための電圧源として、このＥ
ＣＬインタフェースを有する集積回路素子の前記レファ
レンス電圧出力を分圧したものを用いるようにしたもの
であり、ＥＣＬ集積回路素子より出力されるレファレン
ス電圧出力は該ＥＣＬ集積回路素子内部で生成される電
圧であり、該集積回路素子の入出力特性の温度変化・電
源電圧変動に対して補償された電圧である。従って、入
力波形に対する閾値（比較基準電圧）または閾値に対し
ての入力波形のオフセット値を高安定の電圧値として与
えることができ、温度や電源電圧の変動に対して影響の
少ない安定した出力特性を有するパルス幅調整回路を提
供できる。

【００１７】

【実施例】以下、本発明の一実施例について、図面を参
照して説明する。

【００１８】図１は本発明の一実施例を示す回路図であ
り、１１はコンパレータ等の差動入力ＩＣ（集積回路素
子）であり、ここでは動作の遅いＴＴＬ（トランジスタ
・トランジスタ・ロジック）やＣ‐ＭＯＳは使用せず、
５０ＭＨｚ〜１ＧＨｚと云った高速動作特性を有するＥ
ＣＬ（エミッタ・カップルド・ロジック）による差動入
力ＩＣを使用している。この種の素子としてはモトロー
ラ社のＭＣ１０Ｈ１１５やＭＣ１０Ｈ１１６、フェアチ
ャイルド社のＦ１００１１４　等が知られている。１１
Ａ　は差動入力ＩＣ１１の非反転入力端子、１１Ｂ　は
差動入力ＩＣ１１の反転入力端子、１１Ｃ　は差動入力
ＩＣ　１１　の基準電圧出力端子、１１Ｄ　は差動入力
ＩＣ１１の出力端子であり、出力端子ＯＵＴ　に接続さ
れている。 ＥＣＬによるＩＣには通常、基準電圧出力端子があり、
温度変化や外部から供給されるＩＣ駆動用の直流電源の
変動に対して内部で補償した安定な所定のレファレンス
電圧を出力する構成としてある。従って、ここでは、こ
のＩＣ１１　の基準電圧出力端子１１Ｃ　出力を安定な
直流電源として使用する。

【００１９】１２はオペアンプである。このオペアンプ
１２にはその非反転側入力端子に前記ＩＣ　１１　の基
準電圧出力端子１１Ｃ　出力が入力抵抗Ｒ１３　を介し
て供給され、オペアンプ１２の反転側入力端子は抵抗Ｒ
１４　を介して接地されるとともに、オペアンプ１２の
反転側入力端子と出力端子との間に帰還抵抗Ｒ１５　を
接続して増幅器として機能するように構成してある。

【００２０】また、オペアンプ１２の出力端子と接地点
との間には、可変抵抗Ｒ１１　と抵抗１２を直列接続し
てなる分圧回路が接続され、その分圧点を差動入力ＩＣ
　１１　の反転入力端子１１Ｂ　に接続してある。また
、差動入力ＩＣ　１１　の非反転入力端子１１Ａ　は入
力端子ＩＮに接続され、入力パルス信号が印加される。

【００２１】このような構成において、ＥＣＬ素子であ
る差動入力ＩＣ　１１は、温度変化や外部から供給され
るＩＣ駆動用の直流電源の変動に対して内部で補償した
安定な所定のレファレンス電圧を発生して基準電圧出力
端子１１Ｃより外部に出力している。この基準電圧出力
端子１１Ｃ　より、出力された基準電圧は抵抗Ｒ１３　
，Ｒ１４　，Ｒ１５　とオペアンプ１２で構成された帰
還増幅器により増幅される。この増幅されたオペアンプ
１２の出力は可変抵抗Ｒ１１　，抵抗Ｒ１２　による分
圧回路にて抵抗分割してＩＣ　１１　の反転入力端子１
１Ｂ　に閾値（比較基準）として加えることで、これを
基準にＩＣ　１１　の非反転入力端子１１Ａ　に入力さ
れる入力パルス信号を比較し、基準電圧を超えるレベル
では出力を“Ｈ”、基準電圧を下回るレベルでは出力を
“Ｌ”とすることでパルス幅を調整して出力する。 抵抗Ｒ１１　を可変することにより分圧比は変り、比較
基準電圧は変るので、これにより閾値を変化させること
でパルス幅を調整できる。

【００２２】このようにすれば、ＩＣ　１１　の基準電
圧出力端子１１Ｃより、出力された基準電圧が、温度変
動や電源電圧変動に対し、補償された電圧なので、反転
入力端子１１Ｂ　に加わる閾値電圧も温度変動や電源電
圧変動に対し、補償された電圧となり、出力波形のパル
ス幅変動を小さく抑えることができる。

【００２３】図２に本発明の別の実施例を示す。この例
ではＥＣＬ素子によるＯＲゲート等のゲートＩＣ　１３
　を使用しており、このゲートＩＣ　１３は入力端子１
３Ａ　、出力端子１３Ｂ　、基準電圧出力端子１３Ｃが
ある。このゲートＩＣ　１３　にも、図１の場合と同様
に、温度変化や外部から供給されるＩＣ駆動用の直流電
源の変動に対して内部で補償した安定な所定のレファレ
ンス電圧を基準電圧出力端子１３Ｃ　から出力する構成
としてある。そして、ここでも同様に、このＩＣ　１３
　の基準電圧出力端子１３Ｃ　出力を安定な直流電源と
して使用する。

【００２４】１４はオペアンプである。このオペアンプ
１４にはその非反転側入力端子に前記ＩＣ１３の基準電
圧出力端子１３Ｃ　出力が入力抵抗Ｒ２３　を介して供
給され、オペアンプ１４の反転側入力端子は抵抗Ｒ２４
　を介して接地されるとともに、オペアンプ１４の反転
側入力端子と出力端子との間に帰還抵抗Ｒ２５　を接続
して増幅器として機能するように構成してある。

【００２５】また、オペアンプ１４の出力端子と接地点
との間には、可変抵抗Ｒ２１　と抵抗２２を直列接続し
てなる分圧回路が接続され、その分圧点をＩＣ　１３　
の入力端子１３Ａ　に接続してある。また、ＩＣ１３　
の入力端子１３Ａ　は入力端子ＩＮに接続され、入力パ
ルス信号が印加される。

【００２６】このような構成において、ＥＣＬ素子であ
るＩＣ　１３　は、温度変化や外部から供給されるＩＣ
駆動用の直流電源の変動に対して内部で補償した安定な
所定のレファレンス電圧を発生して基準電圧出力端子１
３Ｃ　より外部に出力している。この基準電圧出力端子
１３Ｃ　より、出力された基準電圧は抵抗Ｒ２３　，Ｒ
２４　，Ｒ２５　とオペアンプ１４で構成された帰還増
幅器により増幅される。この増幅されたオペアンプ１４
の出力は可変抵抗Ｒ２１　，抵抗Ｒ２２　による分圧回
路にて抵抗分割してＩＣ　１３　の入力端子１１Ａ　に
バイアス電圧として加えられることで、これを基準にＩ
Ｃ　１３　の入力端子１３Ａ　に入力される入力パルス
信号はこのバイアス分、レベルが調整されてＩＣ　１３
　の入力となる。ＩＣ　１３　は入力電圧がＩＣ　１３
　の動作特性で決まる所定の閾値を超えるレベルでは出
力を“Ｈ”、閾値を下回るレベルでは出力を“Ｌ”とす
ることでパルス幅を調整して出力する。抵抗Ｒ２１　を
可変することにより分圧比は変り、バイアス電圧値は変
るので、これによりパルス幅を調整できる。

【００２７】本実施例では上記図１の実施例と同様にし
て得られた温度変動・電源電圧変動に対して補償された
電圧を用い、これを分圧してゲートＩＣ　１３の入力端
子１３Ａをバイアスすることにより、ゲートＩＣ　１３
　内部の閾値電圧変動に対し、入力端子１３Ａ　の直流
電位を追従させ、出力端子１３Ｂ　よりの出力波形のパ
ルス幅変動を小さく抑えることができる。

【００２８】上記の２つの実施例ではパルス幅調整を行
っているコンパレータやゲートＩＣの基準電圧出力を使
用しているが、他のＩＣからの基準電圧により動作させ
ることも可能である。

【００２９】以上詳述したように本装置は、第１には駆
動用電源をもとに内部補償により安定化した所定のレフ
ァレンス電圧を出力する機能を持つＥＣＬインタフェー
スを有し、入力パルス信号を比較基準値と比較してその
比較結果に応じ出力レベルを変えることにより前記入力
パルス信号のパルス幅を調整した出力パルスを発生する
差動入力の集積回路素子と、この集積回路素子の出力す
る前記ファレンス電圧を分圧して該集積回路素子に前記
比較基準値として供給する分圧比調整可能な分圧回路と
より構成したものである。また、第２には駆動用電源を
もとに内部補償により安定化した所定のレファレンス電
圧を出力する機能を持つＥＣＬインタフェースを有し、
入力パルス信号を入力信号としてそのレベルに応じこれ
を通して出力パルスを発生するようにした論理ゲートの
集積回路素子と、この集積回路素子の出力する前記ファ
レンス電圧を分圧して該集積回路素子の入力側にバイア
ス電圧として供給する分圧比調整可能な分圧回路とより
構成したものである。

【００３０】このように本装置は、駆動用電源をもとに
内部補償により安定化した所定のレファレンス電圧を出
力する機能を持つＥＣＬインタフェースを有する集積回
路素子を使用しており、第１の構成の場合はＥＣＬ集積
回路素子として差動入力の集積回路素子を使用し、比較
基準として分圧回路の分圧出力を使用し、分圧回路はＥ
ＣＬ集積回路素子のレファレンス電圧を使用してこれを
分圧するので、極めて安定した比較基準電圧が得られる
他、この比較基準電圧を差動入力の集積回路素子に与え
ることで、該集積回路素子はこの比較基準電圧を基準に
前記入力パルス信号をレベル比較し、その比較結果に対
応して出力信号を発生することから、前記入力パルス信
号は分圧回路の分圧値に応じた位置でのパルス幅に調整
されて出力され、しかもこの出力は温度や駆動用電源の
変動による前記集積回路素子の特性の影響を殆ど受けな
い。

【００３１】また、第２の構成の場合、ＥＣＬ集積回路
素子として論理ゲートの集積回路素子を使用しており、
入力のバイアスとして分圧回路の分圧出力を使用すると
共に、分圧回路はＥＣＬ集積回路素子のレファレンス電
圧を使用してこれを分圧するので、極めて安定したバイ
アス電圧が得られる他、このバイアス電圧を論理ゲート
の集積回路素子の入力側に加えるので、入力パルス信号
はこのバイアス電圧分だけ、レベルシフトされ、論理ゲ
ート集積回路素子では該論理ゲート集積回路素子の動作
の閾値に対して入力パルス信号から見たオフセット値が
この分、シフトされることになり、論理ゲート集積回路
素子はレベルシフトされた入力パルス信号に対して、前
記動作の閾値との関係に応じて出力信号を発生すること
から、分圧回路によるレベルシフトされた前記入力パル
ス信号は、前記動作の閾値に対応するレベル位置でのパ
ルス幅に調整されて出力されることになり、しかも、こ
の出力は温度や駆動用電源の変動による前記集積回路素
子の特性の影響を殆ど受けない。

【００３２】このように、入力波形に対して閾値を変化
させるか、または、閾値に対しての入力波形のオフセッ
ト値を変化させて出力波形のパルス幅を調整する回路に
おいて、安定なリファレンス電圧を出力する機能を持つ
ＥＣＬインタフェースを有する集積回路素子を用い、入
力波形に対する閾値または、動作の閾値に対する入力波
形のオフセット値を与えるための電圧源として、このＥ
ＣＬインタフェースを有する集積回路素子の前記リファ
レンス電圧出力を分圧したものを用いるようにしたもの
であり、ＥＣＬ集積回路素子より出力されるレファレン
ス電圧出力は該ＥＣＬ集積回路素子内部で生成される電
圧であり、該集積回路素子の入出力特性の温度変化・電
源電圧変動に対して補償された電圧であることから、入
力波形に対する閾値（比較基準電圧）または閾値に対し
ての入力波形のオフセット値を高安定の電圧値として与
えることができ、温度や電源電圧の変動に対して影響の
少ない安定した出力特性を有するパルス幅調整回路が得
られる。尚、本発明は上記し、且つ、図面に示す実施例
に限定することなく、その要旨を変更しない範囲内で適
宜変形して実施し得るものである。

【００３３】

【発明の効果】以上詳述したように本発明によれば、温
度や電源電圧の変動に対して影響の少ない安定した出力
特性を有するパルス幅調整回路を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図。

【図２】本発明の他の実施例を示す回路図。

【図３】従来例を示す回路図。

【図４】パルス幅調整の原理図を説明するための図。

【図５】従来例を示す回路図。

【図６】他の従来例を示す回路図。

【図７】図６の回路の動作原理を説明するための図。

【符号の説明】

１１，１３…ＥＣＬ集積回路素子、１１Ｃ　，１３Ｃ　
…基準電圧出力端子、１２，１４…オペアンプ、Ｒ１１
　，Ｒ２１　…可変抵抗、Ｒ１２　〜Ｒ１５　，Ｒ２２
　〜Ｒ２５　…抵抗、ＩＮ…入力端子、ＯＵＴ　…出力
端子。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　駆動用電源をもとに内部補償により安
   定化した所定のレファレンス電圧を出力する機能を持つ
   ＥＣＬ（エミッタ・カップルド・ロジック）インタフェ
   ースを有し、入力パルス信号を比較基準値と比較してそ
   の比較結果に応じ出力レベルを変えることにより前記入
   力パルス信号のパルス幅を調整した出力パルスを発生す
   る差動入力の集積回路素子と、この集積回路素子の出力
   する前記レファレンス電圧を分圧して該集積回路素子に
   前記比較基準値として供給する分圧比調整可能な分圧回
   路とより構成したことを特徴とするパルス幅調整回路。
2. 【請求項２】　　駆動用電源をもとに内部補償により安
   定化した所定のレファレンス電圧を出力する機能を持つ
   ＥＣＬ（エミッタ・カップルド・ロジック）インタフェ
   ースを有し、入力パルス信号を入力信号としてそのレベ
   ルに応じこれを通して出力パルスを発生するようにした
   論理ゲートの集積回路素子と、この集積回路素子の出力
   する前記ファレンス電圧を分圧して該集積回路素子の入
   力側にバイアス電圧として供給する分圧比調整可能な分
   圧回路とより構成したことを特徴とするパルス幅調整回
   路。