JPH08107325A - ディジタル伝送送信回路 - Google Patents
ディジタル伝送送信回路Info
- Publication number
- JPH08107325A JPH08107325A JP6240455A JP24045594A JPH08107325A JP H08107325 A JPH08107325 A JP H08107325A JP 6240455 A JP6240455 A JP 6240455A JP 24045594 A JP24045594 A JP 24045594A JP H08107325 A JPH08107325 A JP H08107325A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- transformer
- impedance
- circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 トランスを用いたディジタル伝送送信回路に
おいて、送信トランスを切替えることなく、複数種類の
線路インピーダンスに対応できる信号波形を実現する。 【構成】 ドライバ1,2とトランス5との間のソース
抵抗R1 ,R2 に夫々並列に複数のコンデンサC1 ,C
11,C2 ,C21を接続して、スイッチS1 ,S2にてこ
れ等コンデンサを選択自在とする。伝送ケーブル3の特
性インピーダンスZ0 に応じてコンデンサを選択するこ
とにより、送信パルスの立上り時(過渡時)のインピー
ダンスが制御され、Z0 に無関係に立上り特性を一定に
維持できる。
おいて、送信トランスを切替えることなく、複数種類の
線路インピーダンスに対応できる信号波形を実現する。 【構成】 ドライバ1,2とトランス5との間のソース
抵抗R1 ,R2 に夫々並列に複数のコンデンサC1 ,C
11,C2 ,C21を接続して、スイッチS1 ,S2にてこ
れ等コンデンサを選択自在とする。伝送ケーブル3の特
性インピーダンスZ0 に応じてコンデンサを選択するこ
とにより、送信パルスの立上り時(過渡時)のインピー
ダンスが制御され、Z0 に無関係に立上り特性を一定に
維持できる。
Description
【0001】
【産業上の利用分野】本発明はディジタル伝送送信回路
に関し、特に送信すべきディジタル信号を送信トランス
を介して所定インピーダンスの負荷回路へ供給するよう
にしたディジタル伝送送信回路に関するものである。
に関し、特に送信すべきディジタル信号を送信トランス
を介して所定インピーダンスの負荷回路へ供給するよう
にしたディジタル伝送送信回路に関するものである。
【0002】
【従来の技術】送信トランスを使用した従来のディジタ
ル伝送送信回路は一般に伝送信号の基準インピーダンス
に合致した専用の送信トランスを使用してトランジスタ
等のドライバ回路と直接接属する構成となっている。こ
の構成を図2に示している。
ル伝送送信回路は一般に伝送信号の基準インピーダンス
に合致した専用の送信トランスを使用してトランジスタ
等のドライバ回路と直接接属する構成となっている。こ
の構成を図2に示している。
【0003】図2(A)に示す様に、ドライバ10から
の送信パルスVs は送信トランス5の一次側へ直接若し
くは固定的な抵抗(図ではソース抵抗Rs として示して
いる)を介して印加される。送信トランス5の二次側出
力は送信信号規定点に接続されている負荷回路4へ供給
される。
の送信パルスVs は送信トランス5の一次側へ直接若し
くは固定的な抵抗(図ではソース抵抗Rs として示して
いる)を介して印加される。送信トランス5の二次側出
力は送信信号規定点に接続されている負荷回路4へ供給
される。
【0004】この構成において、送信信号規定点におけ
る基準インピーダンスを測定する場合について考える。
図2(A)の回路は図2(B)に示す様なモデル(等価
回路)にて表現することができるので図2(B)を用い
て説明する。図において、Vs は送信パルス電圧,Rs
は送信パルスソース抵抗,Ll はトランス5の漏れイン
ダクタンス,Le はトランス5の実効インダクタンス,
nはトランス5の巻線比,R0 は負荷回路4のインピー
ダンスであり基準インピーダンスである。
る基準インピーダンスを測定する場合について考える。
図2(A)の回路は図2(B)に示す様なモデル(等価
回路)にて表現することができるので図2(B)を用い
て説明する。図において、Vs は送信パルス電圧,Rs
は送信パルスソース抵抗,Ll はトランス5の漏れイン
ダクタンス,Le はトランス5の実効インダクタンス,
nはトランス5の巻線比,R0 は負荷回路4のインピー
ダンスであり基準インピーダンスである。
【0005】尚、Ll は(1−k2 )L1 ,Le はk2
L1 であり、kは定数であって、トランス5の結合度M
は、トランスの一次及び二次のインダクタンスL1 ,L
2 を用いてM=k(L1 L2 )1/2 で表わされるものと
する。
L1 であり、kは定数であって、トランス5の結合度M
は、トランスの一次及び二次のインダクタンスL1 ,L
2 を用いてM=k(L1 L2 )1/2 で表わされるものと
する。
【0006】従って、送信信号規定点における出力電圧
V0 は、 V0 =nVs {R0 /(R0 +n2 Rs )}(e-t/Tf −e-t/Tr ) ……(1) で表わされる。ここに、 Tr =Le /(Rs +R0 /n2 ) ……(2) Tf =L1 /{Rs ‖R0 /n2 } ……(3) であり、‖は並列抵抗値を表わす。
V0 は、 V0 =nVs {R0 /(R0 +n2 Rs )}(e-t/Tf −e-t/Tr ) ……(1) で表わされる。ここに、 Tr =Le /(Rs +R0 /n2 ) ……(2) Tf =L1 /{Rs ‖R0 /n2 } ……(3) であり、‖は並列抵抗値を表わす。
【0007】上式によれば、出力電圧V0 の立上り波形
はTr により規定されることになる。このTr はトラン
ス5の持つ漏れインダクタンスLl ,巻線比n,ソース
抵抗Rs ,基準インピーダンスR0 により定まり、
(2)式のTr より判る様に、トランス5のもつ定数L
l ,n等を一定と考えれば、基準インピーダンスR0 が
大きければ、Tr は小となり立上り波形は急峻となり、
R0 が小さければ、Tr は大となって立上り波形は鈍く
なる。図2(C)にその状態を示している。
はTr により規定されることになる。このTr はトラン
ス5の持つ漏れインダクタンスLl ,巻線比n,ソース
抵抗Rs ,基準インピーダンスR0 により定まり、
(2)式のTr より判る様に、トランス5のもつ定数L
l ,n等を一定と考えれば、基準インピーダンスR0 が
大きければ、Tr は小となり立上り波形は急峻となり、
R0 が小さければ、Tr は大となって立上り波形は鈍く
なる。図2(C)にその状態を示している。
【0008】
【発明が解決しようとする課題】この様な従来のディジ
タル伝送送信回路では、実際には、トランス5から負荷
4の基準インピーダンスへは伝送ケーブルを用いて信号
が供給されることになる。そこで、この伝送ケーブルの
特性インピーダンスに応じた専用の送信トランスを用い
ており、この伝送路の線路インピーダンスが異なる場合
それに応じた送信トランス5を用いる必要がある。
タル伝送送信回路では、実際には、トランス5から負荷
4の基準インピーダンスへは伝送ケーブルを用いて信号
が供給されることになる。そこで、この伝送ケーブルの
特性インピーダンスに応じた専用の送信トランスを用い
ており、この伝送路の線路インピーダンスが異なる場合
それに応じた送信トランス5を用いる必要がある。
【0009】また、複数種類の線路インピーダンスに対
応できる様な送信トランスを使用する場合、送信トラン
スが有する漏れインダクタンス及び終端インピーダンス
(基準インピーダンス)の値により伝送する送信パルス
の波形が図2(C)に示す如く影響を受け、標準の送信
パルスを負荷へ送出することが困難になるという欠点が
ある。
応できる様な送信トランスを使用する場合、送信トラン
スが有する漏れインダクタンス及び終端インピーダンス
(基準インピーダンス)の値により伝送する送信パルス
の波形が図2(C)に示す如く影響を受け、標準の送信
パルスを負荷へ送出することが困難になるという欠点が
ある。
【0010】本発明の目的は送信トランスを取替えるこ
となく複数種類の線路インピーダンスに対応可能な送信
パルス波形を実現するようにしたディジタル伝送送信回
路を提供することである。
となく複数種類の線路インピーダンスに対応可能な送信
パルス波形を実現するようにしたディジタル伝送送信回
路を提供することである。
【0011】
【課題を解決するための手段】本発明によれば、送信す
べきディジタル信号が一次側に供給された送信トランス
を有し、この送信トランスの二次側の出力信号により所
定インピーダンスの負荷回路を駆動するようにしたディ
ジタル伝送送信回路であって、前記送信トランスの一次
側に抵抗とコンデンサの並列回路を有し、前記コンデン
サの容量値を前記負荷回路のインピーダンスに応じて制
御するようにしたことを特徴とするディジタル伝送送信
回路が得られる。
べきディジタル信号が一次側に供給された送信トランス
を有し、この送信トランスの二次側の出力信号により所
定インピーダンスの負荷回路を駆動するようにしたディ
ジタル伝送送信回路であって、前記送信トランスの一次
側に抵抗とコンデンサの並列回路を有し、前記コンデン
サの容量値を前記負荷回路のインピーダンスに応じて制
御するようにしたことを特徴とするディジタル伝送送信
回路が得られる。
【0012】
【作用】送信パルスをトランス,ケーブルを介して送信
信号規定点の基準インピーダンス(負荷回路)へ供給す
るに際して、当該基準インピーダンスに応じて、トラン
スの一次側の抵抗に並列に接続されたコンデンサの容量
値を制御自在として、送信パルスの立上り波形が基準イ
ンピーダンスの変化によって影響を受けない様にしてい
る。
信号規定点の基準インピーダンス(負荷回路)へ供給す
るに際して、当該基準インピーダンスに応じて、トラン
スの一次側の抵抗に並列に接続されたコンデンサの容量
値を制御自在として、送信パルスの立上り波形が基準イ
ンピーダンスの変化によって影響を受けない様にしてい
る。
【0013】
【実施例】以下に本発明の実施例につき図面を用いて説
明する。
明する。
【0014】図1(A)は本発明の実施例の回路図であ
り、(B)はその等価回路図を示している。送信用のド
ライバ1は抵抗値R/2の抵抗R1 と容量2Cのコンデ
ンサC1 ,C11との並列回路を介してインダクタンスL
1 を有する送信トランス5の一次側の一端へ接続され
る。また、ドライバ1と逆極性の出力を有するドライバ
2は抵抗値R/2の抵抗R2 と容量2CのコンデンサC
2 ,C21との並列回路を介して送信トランス5の一次側
(インダクタンスL2 )の他端へ接続される。
り、(B)はその等価回路図を示している。送信用のド
ライバ1は抵抗値R/2の抵抗R1 と容量2Cのコンデ
ンサC1 ,C11との並列回路を介してインダクタンスL
1 を有する送信トランス5の一次側の一端へ接続され
る。また、ドライバ1と逆極性の出力を有するドライバ
2は抵抗値R/2の抵抗R2 と容量2CのコンデンサC
2 ,C21との並列回路を介して送信トランス5の一次側
(インダクタンスL2 )の他端へ接続される。
【0015】尚、ドライバ1,2は互いに逆極性の出力
を同時に生成する代りに、片側ずつ交互にドライブ出力
を生成する方式としても良いものである。
を同時に生成する代りに、片側ずつ交互にドライブ出力
を生成する方式としても良いものである。
【0016】トランス5の二次側出力は特性インピーダ
ンスZ0 の伝送ケーブル3を介して送信信号規定点に接
続されている基準インピーダンスR0 を有する負荷回路
4へ供給されている。尚、常時Z0 =R0 に選定される
ことにより、出力側のインピーダンス整合がなされてい
るものとする。また、トランス5の各定数は図2にて説
明したものと同じとする。
ンスZ0 の伝送ケーブル3を介して送信信号規定点に接
続されている基準インピーダンスR0 を有する負荷回路
4へ供給されている。尚、常時Z0 =R0 に選定される
ことにより、出力側のインピーダンス整合がなされてい
るものとする。また、トランス5の各定数は図2にて説
明したものと同じとする。
【0017】図1(B)は図1(A)の回路の等価回路
であってZ0 =R0 となって整合が取れているので、ト
ランスの二次側のインピーダンスは、一次側換算でR0
/n2 となる。また、非常に短いケーブル3で基準イン
ピーダンスR0 がトランス5と接続されている場合も、
同様にトランス二次側インピーダンスの一次側換算値は
R0 /n2 とみなすことができ(実際には、ケーブルは
L性にみえて等価漏れインダクタンスは大きくなった様
にみえる)、従来の送信回路の図2(B)に示したモデ
ルと同様に考えることができる。
であってZ0 =R0 となって整合が取れているので、ト
ランスの二次側のインピーダンスは、一次側換算でR0
/n2 となる。また、非常に短いケーブル3で基準イン
ピーダンスR0 がトランス5と接続されている場合も、
同様にトランス二次側インピーダンスの一次側換算値は
R0 /n2 とみなすことができ(実際には、ケーブルは
L性にみえて等価漏れインダクタンスは大きくなった様
にみえる)、従来の送信回路の図2(B)に示したモデ
ルと同様に考えることができる。
【0018】すなわち、送信信号規定点における出力電
圧V0 は(1)式となり、その立上り波形の特性は
(2)式のTr にて定まることになる。
圧V0 は(1)式となり、その立上り波形の特性は
(2)式のTr にて定まることになる。
【0019】いま、トランスの巻線比nを2として、終
端する基準インピーダンスR0 が75Ωと120Ω
(2.048Mbps のインタフェース用インピーダン
ス)との2種の場合について考える。
端する基準インピーダンスR0 が75Ωと120Ω
(2.048Mbps のインタフェース用インピーダン
ス)との2種の場合について考える。
【0020】R0 =75Ωの時の立上り波形の傾きと、
R0 =120Ωの時のそれとの差は、1.6倍の差とな
る。基準インピーダンスを75Ωとすると、120Ωの
場合よりもTr は大となり、立上り波形は鈍くなる。従
って、インピーダンスの変更があっても、元の120Ω
の場合と同じ立上り特性を示す様にするには、等価モデ
ルで考えると、実効インダクタンスLe に生じる電圧を
大きくすることによって等価的にR0 に生じる電圧は大
きくなる。
R0 =120Ωの時のそれとの差は、1.6倍の差とな
る。基準インピーダンスを75Ωとすると、120Ωの
場合よりもTr は大となり、立上り波形は鈍くなる。従
って、インピーダンスの変更があっても、元の120Ω
の場合と同じ立上り特性を示す様にするには、等価モデ
ルで考えると、実効インダクタンスLe に生じる電圧を
大きくすることによって等価的にR0 に生じる電圧は大
きくなる。
【0021】そこで、ソースインピーダンスとして、ソ
ース抵抗Rに並列にコンデンサCa,Cb を追加するこ
とにより、出力パルスの立上り時の等価インピーダンス
を下げ、立上り波形が鈍くならない様に急峻な状態を維
持する様にするのである。そのために、基準インピーダ
ンスR0 に応じて、スイッチS10(図1(A)ではスイ
ッチS1 ,S2 を連動)にて切換えてコンデンサCa ,
Cb を選択し容量値を自在に選定するものである。
ース抵抗Rに並列にコンデンサCa,Cb を追加するこ
とにより、出力パルスの立上り時の等価インピーダンス
を下げ、立上り波形が鈍くならない様に急峻な状態を維
持する様にするのである。そのために、基準インピーダ
ンスR0 に応じて、スイッチS10(図1(A)ではスイ
ッチS1 ,S2 を連動)にて切換えてコンデンサCa ,
Cb を選択し容量値を自在に選定するものである。
【0022】
【発明の効果】叙上の如く、本発明によれば、ドライバ
と送信トランスとの間に抵抗に並列のコンデンサを追加
し、送信トランスの二次側に接続される基準インピーダ
ンスに応じてその容量値を選定可能とすることにより、
送信トランスが有する漏れインダクタンスによる二次側
負荷の基準インピーダンスによる立上り波形のなまりを
補正できる。従って、基準インピーダンスに夫々対応し
た送信用パルストランスを用いる必要がなくなり、共用
のパルストランスを使用できるという効果が生ずる。
と送信トランスとの間に抵抗に並列のコンデンサを追加
し、送信トランスの二次側に接続される基準インピーダ
ンスに応じてその容量値を選定可能とすることにより、
送信トランスが有する漏れインダクタンスによる二次側
負荷の基準インピーダンスによる立上り波形のなまりを
補正できる。従って、基準インピーダンスに夫々対応し
た送信用パルストランスを用いる必要がなくなり、共用
のパルストランスを使用できるという効果が生ずる。
【図1】(A)は本発明の実施例の回路図、(B)はそ
の等価回路図である。
の等価回路図である。
【図2】(A)は従来のディジタル伝送送信回路の例を
示す図、(B)はその等価回路図、(C)は出力電圧波
形の特性を示す図である。
示す図、(B)はその等価回路図、(C)は出力電圧波
形の特性を示す図である。
1,2 送信ドライバ 3 伝送ケーブル 4 基準インピーダンス回路(負荷回路) 5 トランス C1 ,C11,C2 ,C21 コンデンサ R1 ,R2 抵抗 S1 ,S2 スイッチ
Claims (3)
- 【請求項1】 送信すべきディジタル信号が一次側に供
給された送信トランスを有し、この送信トランスの二次
側の出力信号により所定インピーダンスの負荷回路を駆
動するようにしたディジタル伝送送信回路であって、前
記送信トランスの一次側に抵抗とコンデンサの並列回路
を有し、前記コンデンサの容量値を前記負荷回路のイン
ピーダンスに応じて制御するようにしたことを特徴とす
るディジタル伝送送信回路。 - 【請求項2】 前記コンデンサは複数並列接続可能な構
成とされており、前記インピーダンスに応じてこれ等コ
ンデンサの並列接続状態を制御することを特徴とする請
求項1記載のディジタル伝送送信回路。 - 【請求項3】 前記送信トランスの二次側と前記負荷回
路とは前記インピーダンスと等しい特性インピーダンス
を有するケーブルを介して接続されていることを特徴と
する請求項1または2記載のディジタル伝送送信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6240455A JPH08107325A (ja) | 1994-10-05 | 1994-10-05 | ディジタル伝送送信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6240455A JPH08107325A (ja) | 1994-10-05 | 1994-10-05 | ディジタル伝送送信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08107325A true JPH08107325A (ja) | 1996-04-23 |
Family
ID=17059758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6240455A Pending JPH08107325A (ja) | 1994-10-05 | 1994-10-05 | ディジタル伝送送信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08107325A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6307445B1 (en) | 1997-07-09 | 2001-10-23 | Nokia Networks Oy | Impedance match of transmission lines having a connection arrangement for selecting impedance |
GB2361857A (en) * | 2000-02-17 | 2001-10-31 | Ic Routing Ltd | Data transmission circuit |
WO2010001456A1 (ja) * | 2008-06-30 | 2010-01-07 | 富士通株式会社 | 波形整形回路および光スイッチ装置 |
JP2013219543A (ja) * | 2012-04-09 | 2013-10-24 | Fujitsu Ltd | 伝送システム |
-
1994
- 1994-10-05 JP JP6240455A patent/JPH08107325A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6307445B1 (en) | 1997-07-09 | 2001-10-23 | Nokia Networks Oy | Impedance match of transmission lines having a connection arrangement for selecting impedance |
GB2361857A (en) * | 2000-02-17 | 2001-10-31 | Ic Routing Ltd | Data transmission circuit |
WO2010001456A1 (ja) * | 2008-06-30 | 2010-01-07 | 富士通株式会社 | 波形整形回路および光スイッチ装置 |
US8310750B2 (en) | 2008-06-30 | 2012-11-13 | Fujitsu Limited | Waveform shaping circuit and optical switching device |
JP2013219543A (ja) * | 2012-04-09 | 2013-10-24 | Fujitsu Ltd | 伝送システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
US5295058A (en) | Universal DC to DC power converter | |
US4716358A (en) | Constant current circuits | |
JPH08107325A (ja) | ディジタル伝送送信回路 | |
GB2095493A (en) | Three state circuit | |
US5109391A (en) | Unbalanced transmitter and receiver | |
JP2987465B2 (ja) | 線路シミユレーシヨン装置用回路装置 | |
EP0171470B1 (de) | Einrichtung zur Speisung von Sendern und Empfängern eines Signalübertragungssystems | |
US3624417A (en) | High-speed pulse driver for modulators, magnetic memories, and the like, having a complementary push-pull output stage | |
US4856058A (en) | Office line interface circuits | |
US4588902A (en) | Analog switching circuit with Zener diode input clamp | |
EP0130664B1 (en) | Signal cuber | |
US4082964A (en) | Diode switch | |
JP2735736B2 (ja) | スイッチング電源 | |
JPH08172442A (ja) | 二線式のパルス信号伝送装置 | |
EP0665997B1 (en) | Line driver circuit | |
JPH0224278Y2 (ja) | ||
JPH0419868Y2 (ja) | ||
US6775079B2 (en) | Signal transmission apparatus and signal recording apparatus in which a rotary transformer is used | |
JPS6219000Y2 (ja) | ||
JPS58205357A (ja) | 線路駆動回路 | |
JPH0824271B2 (ja) | 送信装置 | |
SU1185539A1 (ru) | Вторичный источник электропитани | |
JPH01128617A (ja) | ダイオードスイッチ | |
JPH0250544A (ja) | ラインドライブ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020402 |