JP3249368B2 - アラーム音出力回路 - Google Patents
アラーム音出力回路Info
- Publication number
- JP3249368B2 JP3249368B2 JP34394695A JP34394695A JP3249368B2 JP 3249368 B2 JP3249368 B2 JP 3249368B2 JP 34394695 A JP34394695 A JP 34394695A JP 34394695 A JP34394695 A JP 34394695A JP 3249368 B2 JP3249368 B2 JP 3249368B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- alarm sound
- resistor
- sound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、レベルが徐々に減
衰するエンベロープ付きのアラーム音を発生するアラー
ム時計等に適用されるアラーム音出力回路に関するもの
である。
衰するエンベロープ付きのアラーム音を発生するアラー
ム時計等に適用されるアラーム音出力回路に関するもの
である。
【０００２】
【従来の技術】図３は、一般的なアラーム音出力回路の
一構成例を示す回路図である。このアラーム音出力回路
１は、抵抗素子Ｒ１，Ｒ２，Ｒ３、インバータＩＮＶ
１，ＩＮＶ２、ｎチャネルＭＯＳ（ＮＭＯＳ）トランジ
スタＮＴ１、ＮＭＯＳトランジスタおよびｐチャネルＭ
ＯＳ（ＰＭＯＳ）トランジスタのソース・ドレイン同士
を接続してなる転送ゲートＴＭ１，ＴＭ２、キャパシタ
Ｃ１、ｐｎｐ型トランジスタＱ１、およびスピーカＳＰ
Ｋにより構成されている。そして、抵抗素子Ｒ１，Ｒ
２、インバータＩＮＶ１，ＩＮＶ２、ＮＭＯＳトランジ
スタＮＴ１、および転送ゲートＴＭ１，ＴＭ２は集積回
路ＩＣとして集積化され、キャパシタＣ１、抵抗素子Ｒ
３、およびｐｎｐ型トランジスタＱ１が集積回路ＩＣに
対して外付けされている。
一構成例を示す回路図である。このアラーム音出力回路
１は、抵抗素子Ｒ１，Ｒ２，Ｒ３、インバータＩＮＶ
１，ＩＮＶ２、ｎチャネルＭＯＳ（ＮＭＯＳ）トランジ
スタＮＴ１、ＮＭＯＳトランジスタおよびｐチャネルＭ
ＯＳ（ＰＭＯＳ）トランジスタのソース・ドレイン同士
を接続してなる転送ゲートＴＭ１，ＴＭ２、キャパシタ
Ｃ１、ｐｎｐ型トランジスタＱ１、およびスピーカＳＰ
Ｋにより構成されている。そして、抵抗素子Ｒ１，Ｒ
２、インバータＩＮＶ１，ＩＮＶ２、ＮＭＯＳトランジ
スタＮＴ１、および転送ゲートＴＭ１，ＴＭ２は集積回
路ＩＣとして集積化され、キャパシタＣ１、抵抗素子Ｒ
３、およびｐｎｐ型トランジスタＱ１が集積回路ＩＣに
対して外付けされている。
【０００３】各素子は以下のように接続されている。プ
ルアップ抵抗としての抵抗素子Ｒ１の一端は電源電圧Ｖ
DD、たとえば１．５Ｖの供給ラインに接続され、他端は
転送ゲートＴＭ１の一方の入出力端子に接続されてい
る。転送ゲートＴＭ１のＮＭＯＳトランジスタのゲート
が信号Ｓ１の入力ラインに接続され、ＰＭＯＳトランジ
スタのゲートがインバータＩＮＶ１を介して信号Ｓ１の
入力ラインに接続されている。転送ゲートＴＭ１の他方
の入出力端子はＮＭＯＳトランジスタＮＴ１のドレイ
ン、キャパシタＣ１の一方の電極、および転送ゲートＴ
Ｍ２の一方の入出力端子に接続されている。ＮＭＯＳト
ランジスタＮＴ１のソースは接地され、ゲートが信号Ｓ
２の入力ラインに接続され、キャパシタＣ１の他方の電
極が電源電圧ＶDDの供給ラインに接続されている。
ルアップ抵抗としての抵抗素子Ｒ１の一端は電源電圧Ｖ
DD、たとえば１．５Ｖの供給ラインに接続され、他端は
転送ゲートＴＭ１の一方の入出力端子に接続されてい
る。転送ゲートＴＭ１のＮＭＯＳトランジスタのゲート
が信号Ｓ１の入力ラインに接続され、ＰＭＯＳトランジ
スタのゲートがインバータＩＮＶ１を介して信号Ｓ１の
入力ラインに接続されている。転送ゲートＴＭ１の他方
の入出力端子はＮＭＯＳトランジスタＮＴ１のドレイ
ン、キャパシタＣ１の一方の電極、および転送ゲートＴ
Ｍ２の一方の入出力端子に接続されている。ＮＭＯＳト
ランジスタＮＴ１のソースは接地され、ゲートが信号Ｓ
２の入力ラインに接続され、キャパシタＣ１の他方の電
極が電源電圧ＶDDの供給ラインに接続されている。
【０００４】転送ゲートＴＭ２のＮＭＯＳトランジスタ
のゲートが信号Ｓ３の入力ラインに接続され、ＰＭＯＳ
トランジスタのゲートがインバータＩＮＶ２を介して信
号Ｓ３の入力ラインに接続されている。転送ゲートＴＭ
２の他方の入出力端子は抵抗素子Ｒ２およびＲ３の一方
の端子に接続されている。抵抗素子Ｒ２の他方の端子が
電源電圧ＶDDの供給ラインに接続され、抵抗素子Ｒ３の
他端がトランジスタＱ１のベースに接続されている。そ
して、トランジスタＱ１のエミッタが電源電圧ＶDDの供
給ラインに接続され、コレクタがスピーカＳＰＫに接続
されている。
のゲートが信号Ｓ３の入力ラインに接続され、ＰＭＯＳ
トランジスタのゲートがインバータＩＮＶ２を介して信
号Ｓ３の入力ラインに接続されている。転送ゲートＴＭ
２の他方の入出力端子は抵抗素子Ｒ２およびＲ３の一方
の端子に接続されている。抵抗素子Ｒ２の他方の端子が
電源電圧ＶDDの供給ラインに接続され、抵抗素子Ｒ３の
他端がトランジスタＱ１のベースに接続されている。そ
して、トランジスタＱ１のエミッタが電源電圧ＶDDの供
給ラインに接続され、コレクタがスピーカＳＰＫに接続
されている。
【０００５】ここで、アラーム音出力回路１の動作につ
いて、図４の波形図を参照しつつ説明する。アラーム動
作前は、信号Ｓ１はハイレベル、信号Ｓ２，Ｓ３はロー
レベルに保持されている。したがって、転送ゲートＴＭ
１は導通状態、転送ゲートＴＭ２は非導通状態に保持さ
れており、ノードＮＤ１，ＮＤ２はハイレベルに保持さ
れ、またトランジスタＱ１は非導通状態にあり、コレク
タ側のノードＮＤ３の電位は０Ｖとなっている。
いて、図４の波形図を参照しつつ説明する。アラーム動
作前は、信号Ｓ１はハイレベル、信号Ｓ２，Ｓ３はロー
レベルに保持されている。したがって、転送ゲートＴＭ
１は導通状態、転送ゲートＴＭ２は非導通状態に保持さ
れており、ノードＮＤ１，ＮＤ２はハイレベルに保持さ
れ、またトランジスタＱ１は非導通状態にあり、コレク
タ側のノードＮＤ３の電位は０Ｖとなっている。
【０００６】ここで、アラーム音の出力命令を受ける
と、信号Ｓ１がローレベルに切り替えられる。これによ
り、転送ゲートＴＭ１が非導通状態に切り換わり、ノー
ドＮＤ１がプルアップ抵抗素子Ｒ１と切り離される。そ
して、信号Ｓ２が所定周期でパルス信号として供給され
るとともに、信号Ｓ３としてたとえば周波数１ｋＨｚ〜
４ｋＨｚ程度の音程信号が供給される。パルス信号Ｓ２
の入力によりＮＭＯＳトランジスタＮＴ１が所定周期で
導通状態となり、キャパシタＣ１に対する電荷の充放電
が行われ、ノードＮＤ１の波形は、図４（ｄ）に示すよ
うな抵抗素子Ｒ２，Ｒ３等に基づく時定数により、放電
波形となる。また、音程信号Ｓ３により転送ゲートＴＭ
２の導通状態と非導通状態とが断続的に切り替えられ
る。これにより、ノードＮＤ２の波形は、図４（ｅ）に
示すように、ノードＮＤ１の信号波形に音程信号Ｓ３が
重畳された波形となる。ノードＮＤ２の音信号ＳICによ
りトランジスタＱ１が駆動され、ノードＮＤ３の波形
は、図４（ｆ）に示すような減衰波形となる。その結
果、スピーカＳＢＫから出力音が徐々に減衰するエンベ
ーロープ音として出力される。
と、信号Ｓ１がローレベルに切り替えられる。これによ
り、転送ゲートＴＭ１が非導通状態に切り換わり、ノー
ドＮＤ１がプルアップ抵抗素子Ｒ１と切り離される。そ
して、信号Ｓ２が所定周期でパルス信号として供給され
るとともに、信号Ｓ３としてたとえば周波数１ｋＨｚ〜
４ｋＨｚ程度の音程信号が供給される。パルス信号Ｓ２
の入力によりＮＭＯＳトランジスタＮＴ１が所定周期で
導通状態となり、キャパシタＣ１に対する電荷の充放電
が行われ、ノードＮＤ１の波形は、図４（ｄ）に示すよ
うな抵抗素子Ｒ２，Ｒ３等に基づく時定数により、放電
波形となる。また、音程信号Ｓ３により転送ゲートＴＭ
２の導通状態と非導通状態とが断続的に切り替えられ
る。これにより、ノードＮＤ２の波形は、図４（ｅ）に
示すように、ノードＮＤ１の信号波形に音程信号Ｓ３が
重畳された波形となる。ノードＮＤ２の音信号ＳICによ
りトランジスタＱ１が駆動され、ノードＮＤ３の波形
は、図４（ｆ）に示すような減衰波形となる。その結
果、スピーカＳＢＫから出力音が徐々に減衰するエンベ
ーロープ音として出力される。
【０００７】ところで、アラーム音出力回路において、
出力レベル（音圧）の調整機能を実現する場合には、図
５に示すように、図３の回路の外付け抵抗素子Ｒ３の代
わりに、可変抵抗素子ＶＲ１を設けて、トランジスタＱ
１のベースへの音程信号が重畳された音信号の入力レベ
ルを調整するように構成される。この構成では、可変抵
抗素子ＶＲ１の抵抗値を図示しないボリュームで調整
し、抵抗値が大きくなるように調整すると音圧が小さく
なり、抵抗値が小さくなるように調整すると音圧が大き
くなる。
出力レベル（音圧）の調整機能を実現する場合には、図
５に示すように、図３の回路の外付け抵抗素子Ｒ３の代
わりに、可変抵抗素子ＶＲ１を設けて、トランジスタＱ
１のベースへの音程信号が重畳された音信号の入力レベ
ルを調整するように構成される。この構成では、可変抵
抗素子ＶＲ１の抵抗値を図示しないボリュームで調整
し、抵抗値が大きくなるように調整すると音圧が小さく
なり、抵抗値が小さくなるように調整すると音圧が大き
くなる。
【０００８】
【発明が解決しようとする課題】しかしながら、図５の
回路においては、可変抵抗素子ＶＲ１の抵抗値が小さく
音圧が大きい場合には問題とならないが、抵抗値が大き
く調整され音圧が小さい場合、すなわち音圧を小さく調
整した場合には、集積回路ＩＣ内のノードＮＤ２（図
３）の波形が図６（ｂ）に示すようになり、その結果、
ノードＮＤ３の減衰波形が図４（ｆ）のようにならず、
たとえば正常ならば「ピン〜ポン〜」と出力されるはず
のアラーム音が「ピーポー」となってしまい、正常なア
ラーム音を出力することができない。
回路においては、可変抵抗素子ＶＲ１の抵抗値が小さく
音圧が大きい場合には問題とならないが、抵抗値が大き
く調整され音圧が小さい場合、すなわち音圧を小さく調
整した場合には、集積回路ＩＣ内のノードＮＤ２（図
３）の波形が図６（ｂ）に示すようになり、その結果、
ノードＮＤ３の減衰波形が図４（ｆ）のようにならず、
たとえば正常ならば「ピン〜ポン〜」と出力されるはず
のアラーム音が「ピーポー」となってしまい、正常なア
ラーム音を出力することができない。
【０００９】これを解決するため、図７に示すよう、ト
ランジスタＱ１のコレクタ側にボリューム用可変抵抗素
子ＶＲ２およびＩＣアンプＡＭＰ１を設けた回路構成が
考えられる。しかし、この回路では、出力音については
問題ないが、可変抵抗素子ＶＲ２に流れる電流が大き
く、また、抵抗値が非常に小さいため、ボリュームのコ
ストが増大する。また、ＩＣアンプＡＭＰ１も高価な回
路であることから、回路全体のコスト増大となる。さら
に、ＩＣアンプＡＭＰ１の電源との接続側に、アラーム
音を出力しないとき、消費電力を抑える目的で、電源と
の接続を断続的に行うための切替スイッチＳＷ１を設け
る必要があり、そのための制御端子が必要となる。
ランジスタＱ１のコレクタ側にボリューム用可変抵抗素
子ＶＲ２およびＩＣアンプＡＭＰ１を設けた回路構成が
考えられる。しかし、この回路では、出力音については
問題ないが、可変抵抗素子ＶＲ２に流れる電流が大き
く、また、抵抗値が非常に小さいため、ボリュームのコ
ストが増大する。また、ＩＣアンプＡＭＰ１も高価な回
路であることから、回路全体のコスト増大となる。さら
に、ＩＣアンプＡＭＰ１の電源との接続側に、アラーム
音を出力しないとき、消費電力を抑える目的で、電源と
の接続を断続的に行うための切替スイッチＳＷ１を設け
る必要があり、そのための制御端子が必要となる。
【００１０】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、簡単な構成でエンベロープ付き
のアラーム音を調整できる低コストのアラーム音出力回
路を提供することにある。
のであり、その目的は、簡単な構成でエンベロープ付き
のアラーム音を調整できる低コストのアラーム音出力回
路を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、スピーカから音圧が徐々に減衰するアラ
ーム音を出力するアラーム音出力回路であって、所定の
時定数に基づき徐々にレベルが上昇する放電波形を持つ
信号に音程信号を重畳させた音信号を生成する音信号生
成回路と、ベースに上記音信号が供給され、エミッタが
第１の電源に接続された第１のトランジスタと、一端が
上記第１のトランジスタのコレクタに接続された第１の
抵抗素子と、コレクタに上記スピーカが接続され、エミ
ッタが第２の電源に接続された第２のトランジスタと、
上記第１のトランジスタのコレクタと上記第２のトラン
ジスタのベースとの間に接続された音圧調整用可変抵抗
素子と、上記第２のトランジスタと同一特性を有し、ベ
ースが上記第１の抵抗素子の他端に接続され、エミッタ
が上記第２の電源に接続された第３のトランジスタとを
有する。
め、本発明は、スピーカから音圧が徐々に減衰するアラ
ーム音を出力するアラーム音出力回路であって、所定の
時定数に基づき徐々にレベルが上昇する放電波形を持つ
信号に音程信号を重畳させた音信号を生成する音信号生
成回路と、ベースに上記音信号が供給され、エミッタが
第１の電源に接続された第１のトランジスタと、一端が
上記第１のトランジスタのコレクタに接続された第１の
抵抗素子と、コレクタに上記スピーカが接続され、エミ
ッタが第２の電源に接続された第２のトランジスタと、
上記第１のトランジスタのコレクタと上記第２のトラン
ジスタのベースとの間に接続された音圧調整用可変抵抗
素子と、上記第２のトランジスタと同一特性を有し、ベ
ースが上記第１の抵抗素子の他端に接続され、エミッタ
が上記第２の電源に接続された第３のトランジスタとを
有する。
【００１２】また、本発明のアラーム音出力回路では、
上記可変抵抗素子と上記第２のトランジスタのベースと
の間に、上記第１の抵抗素子の抵抗値より大きい抵抗値
を有する第２の抵抗素子が接続されている。
上記可変抵抗素子と上記第２のトランジスタのベースと
の間に、上記第１の抵抗素子の抵抗値より大きい抵抗値
を有する第２の抵抗素子が接続されている。
【００１３】また、本発明のアラーム音出力回路では、
上記第３のトランジスタは上記第２のトランジスタと同
一特性のトランジスタである。
上記第３のトランジスタは上記第２のトランジスタと同
一特性のトランジスタである。
【００１４】
【作用】本発明のアラーム音出力回路によれば、音信号
生成回路で、所定の時定数に基づき徐々にレベルが上昇
する放電波形を持つ信号に音程信号を重畳させた音信号
が生成され、第１のトランジスタのベースに供給され
る。そして、第１のトランジスタのコレクタ側に音信号
を反転させたような減衰波形が発現される。本回路で
は、第１のトランジスタのコレクタ側に、スピーカの抵
抗値と同程度の抵抗値の第１の抵抗素子が接続されてい
ることから、第１のトランジスタのコレクタ側の信号波
形は、良好な減衰波形となる。そして、この減衰波形を
もつ信号は、音圧調整用の可変抵抗素子を通し、第２の
トランジスタのベースに所定の電流として供給される。
これにより、第２のトランジスタのコレクタ側には第１
のトランジスタのコレクタ側と同相の減衰波形が発現さ
れる。その結果、スピーカから出力音が徐々に減衰する
エンベーロープ音として出力される。
生成回路で、所定の時定数に基づき徐々にレベルが上昇
する放電波形を持つ信号に音程信号を重畳させた音信号
が生成され、第１のトランジスタのベースに供給され
る。そして、第１のトランジスタのコレクタ側に音信号
を反転させたような減衰波形が発現される。本回路で
は、第１のトランジスタのコレクタ側に、スピーカの抵
抗値と同程度の抵抗値の第１の抵抗素子が接続されてい
ることから、第１のトランジスタのコレクタ側の信号波
形は、良好な減衰波形となる。そして、この減衰波形を
もつ信号は、音圧調整用の可変抵抗素子を通し、第２の
トランジスタのベースに所定の電流として供給される。
これにより、第２のトランジスタのコレクタ側には第１
のトランジスタのコレクタ側と同相の減衰波形が発現さ
れる。その結果、スピーカから出力音が徐々に減衰する
エンベーロープ音として出力される。
【００１５】また、ベースに第１の抵抗素子が接続され
た補償用第３のトランジスタは出力段の第２のトランジ
スタと同一特性のトランジスタを用いることにより、ト
ランジスタのＶF （≒０．６Ｖ）が同一化され、良好な
エンベロープ用の減衰波形が生成される。
た補償用第３のトランジスタは出力段の第２のトランジ
スタと同一特性のトランジスタを用いることにより、ト
ランジスタのＶF （≒０．６Ｖ）が同一化され、良好な
エンベロープ用の減衰波形が生成される。
【００１６】また、可変抵抗素子に対して直列に、第１
の抵抗素子の抵抗値より大きな抵抗値の第２の抵抗素子
を接続することにより、可変抵抗素子の抵抗値の変化に
より出力音が変化することがない。
の抵抗素子の抵抗値より大きな抵抗値の第２の抵抗素子
を接続することにより、可変抵抗素子の抵抗値の変化に
より出力音が変化することがない。
【００１７】
【発明の実施の形態】図１は、本発明に係るアラーム音
出力回路の一実施形態を示す回路図である。図１におい
て、一般的な回路構成を示す図３と同一構成部分は同一
符号をもって表している。
出力回路の一実施形態を示す回路図である。図１におい
て、一般的な回路構成を示す図３と同一構成部分は同一
符号をもって表している。
【００１８】すなわち、このアラーム音出力回路１ａ
は、抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５、可変抵抗
素子ＶＲ３、インバータＩＮＶ１，ＩＮＶ２、ＮＭＯＳ
トランジスタＮＴ１、転送ゲートＴＭ１，ＴＭ２、キャ
パシタＣ１、ｐｎｐ型トランジスタＱ１、ｎｐｎ型トラ
ンジスタＱ２，Ｑ３、およびスピーカＳＰＫにより構成
されている。そして、抵抗素子Ｒ１，Ｒ２、インバータ
ＩＮＶ１，ＩＮＶ２、ＮＭＯＳトランジスタＮＴ１、お
よび転送ゲートＴＭ１，ＴＭ２は集積回路ＩＣとして集
積化され、キャパシタＣ１、抵抗素子Ｒ３，Ｒ４，Ｒ
５、可変抵抗素子ＶＲ３、ｐｎｐ型トランジスタＱ１、
およびｎｐｎ型トランジスタＱ２，Ｑ３が集積回路ＩＣ
に対して外付けされている。
は、抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５、可変抵抗
素子ＶＲ３、インバータＩＮＶ１，ＩＮＶ２、ＮＭＯＳ
トランジスタＮＴ１、転送ゲートＴＭ１，ＴＭ２、キャ
パシタＣ１、ｐｎｐ型トランジスタＱ１、ｎｐｎ型トラ
ンジスタＱ２，Ｑ３、およびスピーカＳＰＫにより構成
されている。そして、抵抗素子Ｒ１，Ｒ２、インバータ
ＩＮＶ１，ＩＮＶ２、ＮＭＯＳトランジスタＮＴ１、お
よび転送ゲートＴＭ１，ＴＭ２は集積回路ＩＣとして集
積化され、キャパシタＣ１、抵抗素子Ｒ３，Ｒ４，Ｒ
５、可変抵抗素子ＶＲ３、ｐｎｐ型トランジスタＱ１、
およびｎｐｎ型トランジスタＱ２，Ｑ３が集積回路ＩＣ
に対して外付けされている。
【００１９】本実施形態においては、集積回路ＩＣ内の
各素子および、外付けのキャパシタＣ１、抵抗素子Ｒ３
の接続関係は図３と同様に行われている。そして、第１
のトランジスタとしてのトランジスタＱ１のコレクタに
は、スピーカＳＰＫの抵抗値と同程度の抵抗値、たとえ
ば６オーム程度の第１の抵抗素子としての抵抗素子Ｒ４
の一端およびボリューム用の可変抵抗素子ＶＲ３の一端
が接続されている。抵抗素子Ｒ４の他端は第３のトラン
ジスタとしての補償用トランジスタＱ３のベースに接続
され、トランジスタＱ３のコレクタは正の電源電圧ＶDD
の供給ラインに接続され、エミッタが負の電源電圧
ＶBB、たとえば−１．５Ｖの供給ラインに接続されてい
る。
各素子および、外付けのキャパシタＣ１、抵抗素子Ｒ３
の接続関係は図３と同様に行われている。そして、第１
のトランジスタとしてのトランジスタＱ１のコレクタに
は、スピーカＳＰＫの抵抗値と同程度の抵抗値、たとえ
ば６オーム程度の第１の抵抗素子としての抵抗素子Ｒ４
の一端およびボリューム用の可変抵抗素子ＶＲ３の一端
が接続されている。抵抗素子Ｒ４の他端は第３のトラン
ジスタとしての補償用トランジスタＱ３のベースに接続
され、トランジスタＱ３のコレクタは正の電源電圧ＶDD
の供給ラインに接続され、エミッタが負の電源電圧
ＶBB、たとえば−１．５Ｖの供給ラインに接続されてい
る。
【００２０】可変抵抗素子ＶＲ３の他端は、抵抗素子Ｒ
４の抵抗値の１０倍程度の抵抗値に設定された第２の抵
抗素子としての補償用抵抗素子Ｒ５の一端が接続され、
抵抗素子Ｒ５の他端が第２のトランジスタとしてのトラ
ンジスタＱ２のベースに接続されている。そして、トラ
ンジスタＱ２のコレクタと電源電圧ＶDDの供給ラインと
の間にスピーカＳＰＫが接続され、エミッタが負の電源
電圧ＶBB（たとえば−１．５Ｖ）の供給ラインに接続さ
れている。
４の抵抗値の１０倍程度の抵抗値に設定された第２の抵
抗素子としての補償用抵抗素子Ｒ５の一端が接続され、
抵抗素子Ｒ５の他端が第２のトランジスタとしてのトラ
ンジスタＱ２のベースに接続されている。そして、トラ
ンジスタＱ２のコレクタと電源電圧ＶDDの供給ラインと
の間にスピーカＳＰＫが接続され、エミッタが負の電源
電圧ＶBB（たとえば−１．５Ｖ）の供給ラインに接続さ
れている。
【００２１】次に、上記構成による動作を説明する。ア
ラーム動作前は、信号Ｓ１はハイレベル、信号Ｓ２，Ｓ
３はローレベルに保持されている。したがって、転送ゲ
ートＴＭ１は導通状態、転送ゲートＴＭ２は非導通状態
に保持されており、ノードＮＤ１，ＮＤ２はハイレベル
に保持され、またトランジスタＱ１は非導通状態にあ
り、コレクタ側のノードＮＤ３の電位は０Ｖとなってい
る。
ラーム動作前は、信号Ｓ１はハイレベル、信号Ｓ２，Ｓ
３はローレベルに保持されている。したがって、転送ゲ
ートＴＭ１は導通状態、転送ゲートＴＭ２は非導通状態
に保持されており、ノードＮＤ１，ＮＤ２はハイレベル
に保持され、またトランジスタＱ１は非導通状態にあ
り、コレクタ側のノードＮＤ３の電位は０Ｖとなってい
る。
【００２２】ここで、アラーム音の出力命令を受ける
と、信号Ｓ１がローレベルに切り替えられる。これによ
り、転送ゲートＴＭ１が非導通状態に切り換わり、ノー
ドＮＤ１がプルアップ抵抗素子Ｒ１と切り離される。そ
して、信号Ｓ２が所定周期でパルス信号として供給され
るとともに、信号Ｓ３としてたとえば周波数１ｋＨｚ〜
４ｋＨｚ程度の矩形状の音程信号が供給される。パルス
信号Ｓ２の入力によりＮＭＯＳトランジスタＮＴ１が所
定周期で導通状態となり、キャパシタＣ１に対する電荷
の充放電が行われ、ノードＮＤ１の波形は、抵抗素子Ｒ
２，Ｒ３等に基づく時定数により、図４（ｄ）に示すよ
うな放電波形となる。また、音程信号Ｓ３により転送ゲ
ートＴＭ２の導通状態と非導通状態とが断続的に切り替
えられる。これにより、ノードＮＤ２の波形は、図４
（ｅ）に示すように、ノードＮＤ１の信号波形に音程信
号Ｓ３が重畳された波形となる。
と、信号Ｓ１がローレベルに切り替えられる。これによ
り、転送ゲートＴＭ１が非導通状態に切り換わり、ノー
ドＮＤ１がプルアップ抵抗素子Ｒ１と切り離される。そ
して、信号Ｓ２が所定周期でパルス信号として供給され
るとともに、信号Ｓ３としてたとえば周波数１ｋＨｚ〜
４ｋＨｚ程度の矩形状の音程信号が供給される。パルス
信号Ｓ２の入力によりＮＭＯＳトランジスタＮＴ１が所
定周期で導通状態となり、キャパシタＣ１に対する電荷
の充放電が行われ、ノードＮＤ１の波形は、抵抗素子Ｒ
２，Ｒ３等に基づく時定数により、図４（ｄ）に示すよ
うな放電波形となる。また、音程信号Ｓ３により転送ゲ
ートＴＭ２の導通状態と非導通状態とが断続的に切り替
えられる。これにより、ノードＮＤ２の波形は、図４
（ｅ）に示すように、ノードＮＤ１の信号波形に音程信
号Ｓ３が重畳された波形となる。
【００２３】そして、ノードＮＤ２の音信号ＳINにより
トランジスタＱ１が駆動される。本回路では、トランジ
スタＱ１のコレクタ側に、スピーカＳＰＫの抵抗値と同
程度の抵抗値の抵抗素子Ｒ４が接続されていることか
ら、図４（ｆ）に示すような、ノードＮＤ３の波形は、
ノードＮＤ２の波形を反転させたような減衰波形とな
る。
トランジスタＱ１が駆動される。本回路では、トランジ
スタＱ１のコレクタ側に、スピーカＳＰＫの抵抗値と同
程度の抵抗値の抵抗素子Ｒ４が接続されていることか
ら、図４（ｆ）に示すような、ノードＮＤ３の波形は、
ノードＮＤ２の波形を反転させたような減衰波形とな
る。
【００２４】ノードＮＤ３に現れた減衰波形をもつ信号
は、音圧調整用の可変抵抗素子ＶＲ３および補償用抵抗
素子Ｒ５を通し、トランジスタＱ２のベースに所定の電
流として供給される。これにより、トランジスタＱ２の
コレクタ側にはノードＮＤ２と同相の減衰波形が発現さ
れる。その結果、スピーカＳＢＫから出力音が徐々に減
衰するエンベーロープ音として出力される。
は、音圧調整用の可変抵抗素子ＶＲ３および補償用抵抗
素子Ｒ５を通し、トランジスタＱ２のベースに所定の電
流として供給される。これにより、トランジスタＱ２の
コレクタ側にはノードＮＤ２と同相の減衰波形が発現さ
れる。その結果、スピーカＳＢＫから出力音が徐々に減
衰するエンベーロープ音として出力される。
【００２５】ところで、図１の回路において、補償用ト
ランジスタＱ３を設けない場合には、ノードＮＤ３の波
形は図２（ｂ）に示すような波形となり、トランジスタ
Ｑ２のＶF 以下の電圧になり、出力音が途中で音が切れ
てしまうおそれがある。しかし、本実施形態では、ベー
スに抵抗素子Ｒ４が接続された補償用トランジスタＱ３
は出力段のトランジスタＱ２と同一特性のトランジスタ
を用いていることから、トランジスタのＶF （≒０．６
Ｖ）が同一化され、図２（ａ）に示すような、良好なエ
ンベロープ用の減衰波形が生成される。
ランジスタＱ３を設けない場合には、ノードＮＤ３の波
形は図２（ｂ）に示すような波形となり、トランジスタ
Ｑ２のＶF 以下の電圧になり、出力音が途中で音が切れ
てしまうおそれがある。しかし、本実施形態では、ベー
スに抵抗素子Ｒ４が接続された補償用トランジスタＱ３
は出力段のトランジスタＱ２と同一特性のトランジスタ
を用いていることから、トランジスタのＶF （≒０．６
Ｖ）が同一化され、図２（ａ）に示すような、良好なエ
ンベロープ用の減衰波形が生成される。
【００２６】また、可変抵抗素子ＶＲ３に対して直列
に、抵抗素子Ｒ４の抵抗値より十分に大きな抵抗値の抵
抗素子Ｒ５が接続されていることから、可変抵抗素子Ｖ
Ｒ３の抵抗値の変化により出力音が変化することがな
い。特に、可変抵抗素子ＶＲ３の抵抗値が０オーム近傍
値となるように音圧調整が行われた場合に効果的であ
る。
に、抵抗素子Ｒ４の抵抗値より十分に大きな抵抗値の抵
抗素子Ｒ５が接続されていることから、可変抵抗素子Ｖ
Ｒ３の抵抗値の変化により出力音が変化することがな
い。特に、可変抵抗素子ＶＲ３の抵抗値が０オーム近傍
値となるように音圧調整が行われた場合に効果的であ
る。
【００２７】以上説明したように、本実施形態によれ
ば、所定の時定数に基づき徐々にレベルが上昇する放電
波形を持つ信号に音程信号を重畳させた音信号ＳICを生
成する音信号生成回路としての集積回路ＩＣと、ベース
に音信号ＳICが供給され、エミッタが電源電圧ＶDDの供
給ラインに接続された第１のトランジスタＱ１と、スピ
ーカＳＰＫと略同一の抵抗値を有し、第１のトランジス
タＱ１のコレクタに接続された第１の抵抗素子Ｒ４と、
コレクタにスピーカＳＰＫが接続され、エミッタが負の
電源電圧ＶBBの供給ラインに接続された第２のトランジ
スタＱ２と、第１のトランジスタＱ１のコレクタと第２
のトランジスタＱ２のベースとの間に接続された音圧調
整用可変抵抗素子ＶＲ３と、第２のトランジスタＱ２と
同一特性を有し、ベースが第１の抵抗素子Ｒ４に接続さ
れ、エミッタが負の電源電圧ＶBBの供給ラインに接続さ
れた第３のトランジスタＱ３と、可変抵抗素子ＶＲ３と
第２のトランジスタＱ２のベースとの間に接続され、第
１の抵抗素子Ｒ４の抵抗値より大きい抵抗値を有する第
２の抵抗素子Ｒ５とを有するので、簡単な構成でエンベ
ロープ付きのアラーム音を調整できるアラーム音出力回
路を低コストで実現できる。また、スピーカの駆動電圧
を従来の倍以上にすることができるため、同じＩＣで最
大音圧を上げることができる。
ば、所定の時定数に基づき徐々にレベルが上昇する放電
波形を持つ信号に音程信号を重畳させた音信号ＳICを生
成する音信号生成回路としての集積回路ＩＣと、ベース
に音信号ＳICが供給され、エミッタが電源電圧ＶDDの供
給ラインに接続された第１のトランジスタＱ１と、スピ
ーカＳＰＫと略同一の抵抗値を有し、第１のトランジス
タＱ１のコレクタに接続された第１の抵抗素子Ｒ４と、
コレクタにスピーカＳＰＫが接続され、エミッタが負の
電源電圧ＶBBの供給ラインに接続された第２のトランジ
スタＱ２と、第１のトランジスタＱ１のコレクタと第２
のトランジスタＱ２のベースとの間に接続された音圧調
整用可変抵抗素子ＶＲ３と、第２のトランジスタＱ２と
同一特性を有し、ベースが第１の抵抗素子Ｒ４に接続さ
れ、エミッタが負の電源電圧ＶBBの供給ラインに接続さ
れた第３のトランジスタＱ３と、可変抵抗素子ＶＲ３と
第２のトランジスタＱ２のベースとの間に接続され、第
１の抵抗素子Ｒ４の抵抗値より大きい抵抗値を有する第
２の抵抗素子Ｒ５とを有するので、簡単な構成でエンベ
ロープ付きのアラーム音を調整できるアラーム音出力回
路を低コストで実現できる。また、スピーカの駆動電圧
を従来の倍以上にすることができるため、同じＩＣで最
大音圧を上げることができる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
簡単な構成でエンベロープ付きのアラーム音を調整でき
るアラーム音出力回路を低コストで実現できる。また、
スピーカの駆動電圧を従来の倍以上にすることができる
ため、同じＩＣで最大音圧を上げることができる。
簡単な構成でエンベロープ付きのアラーム音を調整でき
るアラーム音出力回路を低コストで実現できる。また、
スピーカの駆動電圧を従来の倍以上にすることができる
ため、同じＩＣで最大音圧を上げることができる。
【図１】本発明に係るアラーム音出力回路の一実施形態
を示す回路図である。
を示す回路図である。
【図２】本発明に係る補償用トランジスタの有無に応じ
た回路の機能を説明するための図である。
た回路の機能を説明するための図である。
【図３】一般的なアラーム音出力回路の構成例を示す回
路図である。
路図である。
【図４】図３の回路の動作波形を示す図である。
【図５】図１の回路に音圧調整機能を付けた回路例を示
す図である。
す図である。
【図６】図５の回路の問題点を説明するための図であ
る。
る。
【図７】図１の回路に音圧調整機能を付けた他の回路例
を示す図である。
を示す図である。
１ａ…アラーム音出力回路 ＩＣ…集積回路 Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗素子 ＶＲ３…可変抵抗素子 ＩＮＶ１，ＩＮＶ２…インバータ ＮＴ１…ＮＭＯＳトランジスタ ＴＭ１，ＴＭ２…転送ゲート Ｃ１…キャパシタ Ｑ１…ｐｎｐ型トランジスタ（第１のトランジスタ） Ｑ２…ｎｐｎ型トランジスタ（第２のトランジスタ） Ｑ３…ｎｐｎ型トランジスタ（第３のトランジスタ） ＳＰＫ…スピーカ
Claims (3)
- 【請求項１】 スピーカから音圧が徐々に減衰するアラ
ーム音を出力するアラーム音出力回路であって、 所定の時定数に基づき徐々にレベルが上昇する放電波形
を持つ信号に音程信号を重畳させた音信号を生成する音
信号生成回路と、 ベースに上記音信号が供給され、エミッタが第１の電源
に接続された第１のトランジスタと、一端が 上記第１のトランジスタのコレクタに接続された
第１の抵抗素子と、 コレクタに上記スピーカが接続され、エミッタが第２の
電源に接続された第２のトランジスタと、 上記第１のトランジスタのコレクタと上記第２のトラン
ジスタのベースとの間に接続された音圧調整用可変抵抗
素子と、 上記第２のトランジスタと同一特性を有し、ベースが上
記第１の抵抗素子の他端に接続され、エミッタが上記第
２の電源に接続された第３のトランジスタとを有するア
ラーム音出力回路。 - 【請求項２】 上記可変抵抗素子と上記第２のトランジ
スタのベースとの間に、上記第１の抵抗素子の抵抗値よ
り大きい抵抗値を有する第２の抵抗素子が接続されてい
る請求項１記載のアラーム音出力回路。 - 【請求項３】 上記第３のトランジスタは上記第２のト
ランジスタと同一特性のトランジスタである請求項１ま
たは請求項２記載のアラーム音出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34394695A JP3249368B2 (ja) | 1995-12-28 | 1995-12-28 | アラーム音出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34394695A JP3249368B2 (ja) | 1995-12-28 | 1995-12-28 | アラーム音出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09185390A JPH09185390A (ja) | 1997-07-15 |
| JP3249368B2 true JP3249368B2 (ja) | 2002-01-21 |
Family
ID=18365466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34394695A Expired - Fee Related JP3249368B2 (ja) | 1995-12-28 | 1995-12-28 | アラーム音出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249368B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602004026026D1 (de) | 2003-12-24 | 2010-04-29 | Pioneer Corp | Gesteuerte Meldungsvorrichtung, System und Verfahren |
-
1995
- 1995-12-28 JP JP34394695A patent/JP3249368B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09185390A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0303341B1 (en) | Output buffer circuits | |
| US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
| JPH11274934A (ja) | ディファレンシャルスイッチング回路およびディジタルアナログ変換器 | |
| US5608344A (en) | Comparator circuit with hysteresis | |
| KR970031344A (ko) | 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals) | |
| EP0200501A2 (en) | Transition detector circuits | |
| JPH10163855A (ja) | レベル変換回路 | |
| JP3249368B2 (ja) | アラーム音出力回路 | |
| JPH0677804A (ja) | 出力回路 | |
| JP3190710B2 (ja) | 半導体集積回路 | |
| JP3285088B2 (ja) | Ｅｍｉノイズ除去機構を備える波形出力装置 | |
| JP2003283307A (ja) | Ｃｒ発振回路 | |
| US6177847B1 (en) | Oscillating circuit | |
| JP3778566B2 (ja) | 広い電源範囲に亘って動作するのに適した低電圧ＢｉＣＭＯＳデジタル遅延チェーン | |
| JP3879881B2 (ja) | 半導体メモリ装置のモード設定回路 | |
| JP5126058B2 (ja) | 方形波信号を発生させるための回路構成 | |
| JP3510228B2 (ja) | 電圧比較回路 | |
| JP2908254B2 (ja) | 三値論理入力回路 | |
| JP2581851B2 (ja) | ヒューズ検出回路 | |
| JPS6217755B2 (ja) | ||
| JP2002141794A (ja) | 半導体集積回路 | |
| JPH07152443A (ja) | 電流源スタート回路 | |
| JP2947042B2 (ja) | 低位相差差動バッファ | |
| KR970051095A (ko) | 챠지펌프 회로 | |
| JPH0620472A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |