JP3249368B2 - アラーム音出力回路 - Google Patents
アラーム音出力回路Info
- Publication number
- JP3249368B2 JP3249368B2 JP34394695A JP34394695A JP3249368B2 JP 3249368 B2 JP3249368 B2 JP 3249368B2 JP 34394695 A JP34394695 A JP 34394695A JP 34394695 A JP34394695 A JP 34394695A JP 3249368 B2 JP3249368 B2 JP 3249368B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- alarm sound
- resistor
- sound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、レベルが徐々に減
衰するエンベロープ付きのアラーム音を発生するアラー
ム時計等に適用されるアラーム音出力回路に関するもの
である。
衰するエンベロープ付きのアラーム音を発生するアラー
ム時計等に適用されるアラーム音出力回路に関するもの
である。
【0002】
【従来の技術】図3は、一般的なアラーム音出力回路の
一構成例を示す回路図である。このアラーム音出力回路
1は、抵抗素子R1,R2,R3、インバータINV
1,INV2、nチャネルMOS(NMOS)トランジ
スタNT1、NMOSトランジスタおよびpチャネルM
OS(PMOS)トランジスタのソース・ドレイン同士
を接続してなる転送ゲートTM1,TM2、キャパシタ
C1、pnp型トランジスタQ1、およびスピーカSP
Kにより構成されている。そして、抵抗素子R1,R
2、インバータINV1,INV2、NMOSトランジ
スタNT1、および転送ゲートTM1,TM2は集積回
路ICとして集積化され、キャパシタC1、抵抗素子R
3、およびpnp型トランジスタQ1が集積回路ICに
対して外付けされている。
一構成例を示す回路図である。このアラーム音出力回路
1は、抵抗素子R1,R2,R3、インバータINV
1,INV2、nチャネルMOS(NMOS)トランジ
スタNT1、NMOSトランジスタおよびpチャネルM
OS(PMOS)トランジスタのソース・ドレイン同士
を接続してなる転送ゲートTM1,TM2、キャパシタ
C1、pnp型トランジスタQ1、およびスピーカSP
Kにより構成されている。そして、抵抗素子R1,R
2、インバータINV1,INV2、NMOSトランジ
スタNT1、および転送ゲートTM1,TM2は集積回
路ICとして集積化され、キャパシタC1、抵抗素子R
3、およびpnp型トランジスタQ1が集積回路ICに
対して外付けされている。
【0003】各素子は以下のように接続されている。プ
ルアップ抵抗としての抵抗素子R1の一端は電源電圧V
DD、たとえば1.5Vの供給ラインに接続され、他端は
転送ゲートTM1の一方の入出力端子に接続されてい
る。転送ゲートTM1のNMOSトランジスタのゲート
が信号S1の入力ラインに接続され、PMOSトランジ
スタのゲートがインバータINV1を介して信号S1の
入力ラインに接続されている。転送ゲートTM1の他方
の入出力端子はNMOSトランジスタNT1のドレイ
ン、キャパシタC1の一方の電極、および転送ゲートT
M2の一方の入出力端子に接続されている。NMOSト
ランジスタNT1のソースは接地され、ゲートが信号S
2の入力ラインに接続され、キャパシタC1の他方の電
極が電源電圧VDDの供給ラインに接続されている。
ルアップ抵抗としての抵抗素子R1の一端は電源電圧V
DD、たとえば1.5Vの供給ラインに接続され、他端は
転送ゲートTM1の一方の入出力端子に接続されてい
る。転送ゲートTM1のNMOSトランジスタのゲート
が信号S1の入力ラインに接続され、PMOSトランジ
スタのゲートがインバータINV1を介して信号S1の
入力ラインに接続されている。転送ゲートTM1の他方
の入出力端子はNMOSトランジスタNT1のドレイ
ン、キャパシタC1の一方の電極、および転送ゲートT
M2の一方の入出力端子に接続されている。NMOSト
ランジスタNT1のソースは接地され、ゲートが信号S
2の入力ラインに接続され、キャパシタC1の他方の電
極が電源電圧VDDの供給ラインに接続されている。
【0004】転送ゲートTM2のNMOSトランジスタ
のゲートが信号S3の入力ラインに接続され、PMOS
トランジスタのゲートがインバータINV2を介して信
号S3の入力ラインに接続されている。転送ゲートTM
2の他方の入出力端子は抵抗素子R2およびR3の一方
の端子に接続されている。抵抗素子R2の他方の端子が
電源電圧VDDの供給ラインに接続され、抵抗素子R3の
他端がトランジスタQ1のベースに接続されている。そ
して、トランジスタQ1のエミッタが電源電圧VDDの供
給ラインに接続され、コレクタがスピーカSPKに接続
されている。
のゲートが信号S3の入力ラインに接続され、PMOS
トランジスタのゲートがインバータINV2を介して信
号S3の入力ラインに接続されている。転送ゲートTM
2の他方の入出力端子は抵抗素子R2およびR3の一方
の端子に接続されている。抵抗素子R2の他方の端子が
電源電圧VDDの供給ラインに接続され、抵抗素子R3の
他端がトランジスタQ1のベースに接続されている。そ
して、トランジスタQ1のエミッタが電源電圧VDDの供
給ラインに接続され、コレクタがスピーカSPKに接続
されている。
【0005】ここで、アラーム音出力回路1の動作につ
いて、図4の波形図を参照しつつ説明する。アラーム動
作前は、信号S1はハイレベル、信号S2,S3はロー
レベルに保持されている。したがって、転送ゲートTM
1は導通状態、転送ゲートTM2は非導通状態に保持さ
れており、ノードND1,ND2はハイレベルに保持さ
れ、またトランジスタQ1は非導通状態にあり、コレク
タ側のノードND3の電位は0Vとなっている。
いて、図4の波形図を参照しつつ説明する。アラーム動
作前は、信号S1はハイレベル、信号S2,S3はロー
レベルに保持されている。したがって、転送ゲートTM
1は導通状態、転送ゲートTM2は非導通状態に保持さ
れており、ノードND1,ND2はハイレベルに保持さ
れ、またトランジスタQ1は非導通状態にあり、コレク
タ側のノードND3の電位は0Vとなっている。
【0006】ここで、アラーム音の出力命令を受ける
と、信号S1がローレベルに切り替えられる。これによ
り、転送ゲートTM1が非導通状態に切り換わり、ノー
ドND1がプルアップ抵抗素子R1と切り離される。そ
して、信号S2が所定周期でパルス信号として供給され
るとともに、信号S3としてたとえば周波数1kHz〜
4kHz程度の音程信号が供給される。パルス信号S2
の入力によりNMOSトランジスタNT1が所定周期で
導通状態となり、キャパシタC1に対する電荷の充放電
が行われ、ノードND1の波形は、図4(d)に示すよ
うな抵抗素子R2,R3等に基づく時定数により、放電
波形となる。また、音程信号S3により転送ゲートTM
2の導通状態と非導通状態とが断続的に切り替えられ
る。これにより、ノードND2の波形は、図4(e)に
示すように、ノードND1の信号波形に音程信号S3が
重畳された波形となる。ノードND2の音信号SICによ
りトランジスタQ1が駆動され、ノードND3の波形
は、図4(f)に示すような減衰波形となる。その結
果、スピーカSBKから出力音が徐々に減衰するエンベ
ーロープ音として出力される。
と、信号S1がローレベルに切り替えられる。これによ
り、転送ゲートTM1が非導通状態に切り換わり、ノー
ドND1がプルアップ抵抗素子R1と切り離される。そ
して、信号S2が所定周期でパルス信号として供給され
るとともに、信号S3としてたとえば周波数1kHz〜
4kHz程度の音程信号が供給される。パルス信号S2
の入力によりNMOSトランジスタNT1が所定周期で
導通状態となり、キャパシタC1に対する電荷の充放電
が行われ、ノードND1の波形は、図4(d)に示すよ
うな抵抗素子R2,R3等に基づく時定数により、放電
波形となる。また、音程信号S3により転送ゲートTM
2の導通状態と非導通状態とが断続的に切り替えられ
る。これにより、ノードND2の波形は、図4(e)に
示すように、ノードND1の信号波形に音程信号S3が
重畳された波形となる。ノードND2の音信号SICによ
りトランジスタQ1が駆動され、ノードND3の波形
は、図4(f)に示すような減衰波形となる。その結
果、スピーカSBKから出力音が徐々に減衰するエンベ
ーロープ音として出力される。
【0007】ところで、アラーム音出力回路において、
出力レベル(音圧)の調整機能を実現する場合には、図
5に示すように、図3の回路の外付け抵抗素子R3の代
わりに、可変抵抗素子VR1を設けて、トランジスタQ
1のベースへの音程信号が重畳された音信号の入力レベ
ルを調整するように構成される。この構成では、可変抵
抗素子VR1の抵抗値を図示しないボリュームで調整
し、抵抗値が大きくなるように調整すると音圧が小さく
なり、抵抗値が小さくなるように調整すると音圧が大き
くなる。
出力レベル(音圧)の調整機能を実現する場合には、図
5に示すように、図3の回路の外付け抵抗素子R3の代
わりに、可変抵抗素子VR1を設けて、トランジスタQ
1のベースへの音程信号が重畳された音信号の入力レベ
ルを調整するように構成される。この構成では、可変抵
抗素子VR1の抵抗値を図示しないボリュームで調整
し、抵抗値が大きくなるように調整すると音圧が小さく
なり、抵抗値が小さくなるように調整すると音圧が大き
くなる。
【0008】
【発明が解決しようとする課題】しかしながら、図5の
回路においては、可変抵抗素子VR1の抵抗値が小さく
音圧が大きい場合には問題とならないが、抵抗値が大き
く調整され音圧が小さい場合、すなわち音圧を小さく調
整した場合には、集積回路IC内のノードND2(図
3)の波形が図6(b)に示すようになり、その結果、
ノードND3の減衰波形が図4(f)のようにならず、
たとえば正常ならば「ピン〜ポン〜」と出力されるはず
のアラーム音が「ピーポー」となってしまい、正常なア
ラーム音を出力することができない。
回路においては、可変抵抗素子VR1の抵抗値が小さく
音圧が大きい場合には問題とならないが、抵抗値が大き
く調整され音圧が小さい場合、すなわち音圧を小さく調
整した場合には、集積回路IC内のノードND2(図
3)の波形が図6(b)に示すようになり、その結果、
ノードND3の減衰波形が図4(f)のようにならず、
たとえば正常ならば「ピン〜ポン〜」と出力されるはず
のアラーム音が「ピーポー」となってしまい、正常なア
ラーム音を出力することができない。
【0009】これを解決するため、図7に示すよう、ト
ランジスタQ1のコレクタ側にボリューム用可変抵抗素
子VR2およびICアンプAMP1を設けた回路構成が
考えられる。しかし、この回路では、出力音については
問題ないが、可変抵抗素子VR2に流れる電流が大き
く、また、抵抗値が非常に小さいため、ボリュームのコ
ストが増大する。また、ICアンプAMP1も高価な回
路であることから、回路全体のコスト増大となる。さら
に、ICアンプAMP1の電源との接続側に、アラーム
音を出力しないとき、消費電力を抑える目的で、電源と
の接続を断続的に行うための切替スイッチSW1を設け
る必要があり、そのための制御端子が必要となる。
ランジスタQ1のコレクタ側にボリューム用可変抵抗素
子VR2およびICアンプAMP1を設けた回路構成が
考えられる。しかし、この回路では、出力音については
問題ないが、可変抵抗素子VR2に流れる電流が大き
く、また、抵抗値が非常に小さいため、ボリュームのコ
ストが増大する。また、ICアンプAMP1も高価な回
路であることから、回路全体のコスト増大となる。さら
に、ICアンプAMP1の電源との接続側に、アラーム
音を出力しないとき、消費電力を抑える目的で、電源と
の接続を断続的に行うための切替スイッチSW1を設け
る必要があり、そのための制御端子が必要となる。
【0010】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、簡単な構成でエンベロープ付き
のアラーム音を調整できる低コストのアラーム音出力回
路を提供することにある。
のであり、その目的は、簡単な構成でエンベロープ付き
のアラーム音を調整できる低コストのアラーム音出力回
路を提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、スピーカから音圧が徐々に減衰するアラ
ーム音を出力するアラーム音出力回路であって、所定の
時定数に基づき徐々にレベルが上昇する放電波形を持つ
信号に音程信号を重畳させた音信号を生成する音信号生
成回路と、ベースに上記音信号が供給され、エミッタが
第1の電源に接続された第1のトランジスタと、一端が
上記第1のトランジスタのコレクタに接続された第1の
抵抗素子と、コレクタに上記スピーカが接続され、エミ
ッタが第2の電源に接続された第2のトランジスタと、
上記第1のトランジスタのコレクタと上記第2のトラン
ジスタのベースとの間に接続された音圧調整用可変抵抗
素子と、上記第2のトランジスタと同一特性を有し、ベ
ースが上記第1の抵抗素子の他端に接続され、エミッタ
が上記第2の電源に接続された第3のトランジスタとを
有する。
め、本発明は、スピーカから音圧が徐々に減衰するアラ
ーム音を出力するアラーム音出力回路であって、所定の
時定数に基づき徐々にレベルが上昇する放電波形を持つ
信号に音程信号を重畳させた音信号を生成する音信号生
成回路と、ベースに上記音信号が供給され、エミッタが
第1の電源に接続された第1のトランジスタと、一端が
上記第1のトランジスタのコレクタに接続された第1の
抵抗素子と、コレクタに上記スピーカが接続され、エミ
ッタが第2の電源に接続された第2のトランジスタと、
上記第1のトランジスタのコレクタと上記第2のトラン
ジスタのベースとの間に接続された音圧調整用可変抵抗
素子と、上記第2のトランジスタと同一特性を有し、ベ
ースが上記第1の抵抗素子の他端に接続され、エミッタ
が上記第2の電源に接続された第3のトランジスタとを
有する。
【0012】また、本発明のアラーム音出力回路では、
上記可変抵抗素子と上記第2のトランジスタのベースと
の間に、上記第1の抵抗素子の抵抗値より大きい抵抗値
を有する第2の抵抗素子が接続されている。
上記可変抵抗素子と上記第2のトランジスタのベースと
の間に、上記第1の抵抗素子の抵抗値より大きい抵抗値
を有する第2の抵抗素子が接続されている。
【0013】また、本発明のアラーム音出力回路では、
上記第3のトランジスタは上記第2のトランジスタと同
一特性のトランジスタである。
上記第3のトランジスタは上記第2のトランジスタと同
一特性のトランジスタである。
【0014】
【作用】本発明のアラーム音出力回路によれば、音信号
生成回路で、所定の時定数に基づき徐々にレベルが上昇
する放電波形を持つ信号に音程信号を重畳させた音信号
が生成され、第1のトランジスタのベースに供給され
る。そして、第1のトランジスタのコレクタ側に音信号
を反転させたような減衰波形が発現される。本回路で
は、第1のトランジスタのコレクタ側に、スピーカの抵
抗値と同程度の抵抗値の第1の抵抗素子が接続されてい
ることから、第1のトランジスタのコレクタ側の信号波
形は、良好な減衰波形となる。そして、この減衰波形を
もつ信号は、音圧調整用の可変抵抗素子を通し、第2の
トランジスタのベースに所定の電流として供給される。
これにより、第2のトランジスタのコレクタ側には第1
のトランジスタのコレクタ側と同相の減衰波形が発現さ
れる。その結果、スピーカから出力音が徐々に減衰する
エンベーロープ音として出力される。
生成回路で、所定の時定数に基づき徐々にレベルが上昇
する放電波形を持つ信号に音程信号を重畳させた音信号
が生成され、第1のトランジスタのベースに供給され
る。そして、第1のトランジスタのコレクタ側に音信号
を反転させたような減衰波形が発現される。本回路で
は、第1のトランジスタのコレクタ側に、スピーカの抵
抗値と同程度の抵抗値の第1の抵抗素子が接続されてい
ることから、第1のトランジスタのコレクタ側の信号波
形は、良好な減衰波形となる。そして、この減衰波形を
もつ信号は、音圧調整用の可変抵抗素子を通し、第2の
トランジスタのベースに所定の電流として供給される。
これにより、第2のトランジスタのコレクタ側には第1
のトランジスタのコレクタ側と同相の減衰波形が発現さ
れる。その結果、スピーカから出力音が徐々に減衰する
エンベーロープ音として出力される。
【0015】また、ベースに第1の抵抗素子が接続され
た補償用第3のトランジスタは出力段の第2のトランジ
スタと同一特性のトランジスタを用いることにより、ト
ランジスタのVF (≒0.6V)が同一化され、良好な
エンベロープ用の減衰波形が生成される。
た補償用第3のトランジスタは出力段の第2のトランジ
スタと同一特性のトランジスタを用いることにより、ト
ランジスタのVF (≒0.6V)が同一化され、良好な
エンベロープ用の減衰波形が生成される。
【0016】また、可変抵抗素子に対して直列に、第1
の抵抗素子の抵抗値より大きな抵抗値の第2の抵抗素子
を接続することにより、可変抵抗素子の抵抗値の変化に
より出力音が変化することがない。
の抵抗素子の抵抗値より大きな抵抗値の第2の抵抗素子
を接続することにより、可変抵抗素子の抵抗値の変化に
より出力音が変化することがない。
【0017】
【発明の実施の形態】図1は、本発明に係るアラーム音
出力回路の一実施形態を示す回路図である。図1におい
て、一般的な回路構成を示す図3と同一構成部分は同一
符号をもって表している。
出力回路の一実施形態を示す回路図である。図1におい
て、一般的な回路構成を示す図3と同一構成部分は同一
符号をもって表している。
【0018】すなわち、このアラーム音出力回路1a
は、抵抗素子R1,R2,R3,R4,R5、可変抵抗
素子VR3、インバータINV1,INV2、NMOS
トランジスタNT1、転送ゲートTM1,TM2、キャ
パシタC1、pnp型トランジスタQ1、npn型トラ
ンジスタQ2,Q3、およびスピーカSPKにより構成
されている。そして、抵抗素子R1,R2、インバータ
INV1,INV2、NMOSトランジスタNT1、お
よび転送ゲートTM1,TM2は集積回路ICとして集
積化され、キャパシタC1、抵抗素子R3,R4,R
5、可変抵抗素子VR3、pnp型トランジスタQ1、
およびnpn型トランジスタQ2,Q3が集積回路IC
に対して外付けされている。
は、抵抗素子R1,R2,R3,R4,R5、可変抵抗
素子VR3、インバータINV1,INV2、NMOS
トランジスタNT1、転送ゲートTM1,TM2、キャ
パシタC1、pnp型トランジスタQ1、npn型トラ
ンジスタQ2,Q3、およびスピーカSPKにより構成
されている。そして、抵抗素子R1,R2、インバータ
INV1,INV2、NMOSトランジスタNT1、お
よび転送ゲートTM1,TM2は集積回路ICとして集
積化され、キャパシタC1、抵抗素子R3,R4,R
5、可変抵抗素子VR3、pnp型トランジスタQ1、
およびnpn型トランジスタQ2,Q3が集積回路IC
に対して外付けされている。
【0019】本実施形態においては、集積回路IC内の
各素子および、外付けのキャパシタC1、抵抗素子R3
の接続関係は図3と同様に行われている。そして、第1
のトランジスタとしてのトランジスタQ1のコレクタに
は、スピーカSPKの抵抗値と同程度の抵抗値、たとえ
ば6オーム程度の第1の抵抗素子としての抵抗素子R4
の一端およびボリューム用の可変抵抗素子VR3の一端
が接続されている。抵抗素子R4の他端は第3のトラン
ジスタとしての補償用トランジスタQ3のベースに接続
され、トランジスタQ3のコレクタは正の電源電圧VDD
の供給ラインに接続され、エミッタが負の電源電圧
VBB、たとえば−1.5Vの供給ラインに接続されてい
る。
各素子および、外付けのキャパシタC1、抵抗素子R3
の接続関係は図3と同様に行われている。そして、第1
のトランジスタとしてのトランジスタQ1のコレクタに
は、スピーカSPKの抵抗値と同程度の抵抗値、たとえ
ば6オーム程度の第1の抵抗素子としての抵抗素子R4
の一端およびボリューム用の可変抵抗素子VR3の一端
が接続されている。抵抗素子R4の他端は第3のトラン
ジスタとしての補償用トランジスタQ3のベースに接続
され、トランジスタQ3のコレクタは正の電源電圧VDD
の供給ラインに接続され、エミッタが負の電源電圧
VBB、たとえば−1.5Vの供給ラインに接続されてい
る。
【0020】可変抵抗素子VR3の他端は、抵抗素子R
4の抵抗値の10倍程度の抵抗値に設定された第2の抵
抗素子としての補償用抵抗素子R5の一端が接続され、
抵抗素子R5の他端が第2のトランジスタとしてのトラ
ンジスタQ2のベースに接続されている。そして、トラ
ンジスタQ2のコレクタと電源電圧VDDの供給ラインと
の間にスピーカSPKが接続され、エミッタが負の電源
電圧VBB(たとえば−1.5V)の供給ラインに接続さ
れている。
4の抵抗値の10倍程度の抵抗値に設定された第2の抵
抗素子としての補償用抵抗素子R5の一端が接続され、
抵抗素子R5の他端が第2のトランジスタとしてのトラ
ンジスタQ2のベースに接続されている。そして、トラ
ンジスタQ2のコレクタと電源電圧VDDの供給ラインと
の間にスピーカSPKが接続され、エミッタが負の電源
電圧VBB(たとえば−1.5V)の供給ラインに接続さ
れている。
【0021】次に、上記構成による動作を説明する。ア
ラーム動作前は、信号S1はハイレベル、信号S2,S
3はローレベルに保持されている。したがって、転送ゲ
ートTM1は導通状態、転送ゲートTM2は非導通状態
に保持されており、ノードND1,ND2はハイレベル
に保持され、またトランジスタQ1は非導通状態にあ
り、コレクタ側のノードND3の電位は0Vとなってい
る。
ラーム動作前は、信号S1はハイレベル、信号S2,S
3はローレベルに保持されている。したがって、転送ゲ
ートTM1は導通状態、転送ゲートTM2は非導通状態
に保持されており、ノードND1,ND2はハイレベル
に保持され、またトランジスタQ1は非導通状態にあ
り、コレクタ側のノードND3の電位は0Vとなってい
る。
【0022】ここで、アラーム音の出力命令を受ける
と、信号S1がローレベルに切り替えられる。これによ
り、転送ゲートTM1が非導通状態に切り換わり、ノー
ドND1がプルアップ抵抗素子R1と切り離される。そ
して、信号S2が所定周期でパルス信号として供給され
るとともに、信号S3としてたとえば周波数1kHz〜
4kHz程度の矩形状の音程信号が供給される。パルス
信号S2の入力によりNMOSトランジスタNT1が所
定周期で導通状態となり、キャパシタC1に対する電荷
の充放電が行われ、ノードND1の波形は、抵抗素子R
2,R3等に基づく時定数により、図4(d)に示すよ
うな放電波形となる。また、音程信号S3により転送ゲ
ートTM2の導通状態と非導通状態とが断続的に切り替
えられる。これにより、ノードND2の波形は、図4
(e)に示すように、ノードND1の信号波形に音程信
号S3が重畳された波形となる。
と、信号S1がローレベルに切り替えられる。これによ
り、転送ゲートTM1が非導通状態に切り換わり、ノー
ドND1がプルアップ抵抗素子R1と切り離される。そ
して、信号S2が所定周期でパルス信号として供給され
るとともに、信号S3としてたとえば周波数1kHz〜
4kHz程度の矩形状の音程信号が供給される。パルス
信号S2の入力によりNMOSトランジスタNT1が所
定周期で導通状態となり、キャパシタC1に対する電荷
の充放電が行われ、ノードND1の波形は、抵抗素子R
2,R3等に基づく時定数により、図4(d)に示すよ
うな放電波形となる。また、音程信号S3により転送ゲ
ートTM2の導通状態と非導通状態とが断続的に切り替
えられる。これにより、ノードND2の波形は、図4
(e)に示すように、ノードND1の信号波形に音程信
号S3が重畳された波形となる。
【0023】そして、ノードND2の音信号SINにより
トランジスタQ1が駆動される。本回路では、トランジ
スタQ1のコレクタ側に、スピーカSPKの抵抗値と同
程度の抵抗値の抵抗素子R4が接続されていることか
ら、図4(f)に示すような、ノードND3の波形は、
ノードND2の波形を反転させたような減衰波形とな
る。
トランジスタQ1が駆動される。本回路では、トランジ
スタQ1のコレクタ側に、スピーカSPKの抵抗値と同
程度の抵抗値の抵抗素子R4が接続されていることか
ら、図4(f)に示すような、ノードND3の波形は、
ノードND2の波形を反転させたような減衰波形とな
る。
【0024】ノードND3に現れた減衰波形をもつ信号
は、音圧調整用の可変抵抗素子VR3および補償用抵抗
素子R5を通し、トランジスタQ2のベースに所定の電
流として供給される。これにより、トランジスタQ2の
コレクタ側にはノードND2と同相の減衰波形が発現さ
れる。その結果、スピーカSBKから出力音が徐々に減
衰するエンベーロープ音として出力される。
は、音圧調整用の可変抵抗素子VR3および補償用抵抗
素子R5を通し、トランジスタQ2のベースに所定の電
流として供給される。これにより、トランジスタQ2の
コレクタ側にはノードND2と同相の減衰波形が発現さ
れる。その結果、スピーカSBKから出力音が徐々に減
衰するエンベーロープ音として出力される。
【0025】ところで、図1の回路において、補償用ト
ランジスタQ3を設けない場合には、ノードND3の波
形は図2(b)に示すような波形となり、トランジスタ
Q2のVF 以下の電圧になり、出力音が途中で音が切れ
てしまうおそれがある。しかし、本実施形態では、ベー
スに抵抗素子R4が接続された補償用トランジスタQ3
は出力段のトランジスタQ2と同一特性のトランジスタ
を用いていることから、トランジスタのVF (≒0.6
V)が同一化され、図2(a)に示すような、良好なエ
ンベロープ用の減衰波形が生成される。
ランジスタQ3を設けない場合には、ノードND3の波
形は図2(b)に示すような波形となり、トランジスタ
Q2のVF 以下の電圧になり、出力音が途中で音が切れ
てしまうおそれがある。しかし、本実施形態では、ベー
スに抵抗素子R4が接続された補償用トランジスタQ3
は出力段のトランジスタQ2と同一特性のトランジスタ
を用いていることから、トランジスタのVF (≒0.6
V)が同一化され、図2(a)に示すような、良好なエ
ンベロープ用の減衰波形が生成される。
【0026】また、可変抵抗素子VR3に対して直列
に、抵抗素子R4の抵抗値より十分に大きな抵抗値の抵
抗素子R5が接続されていることから、可変抵抗素子V
R3の抵抗値の変化により出力音が変化することがな
い。特に、可変抵抗素子VR3の抵抗値が0オーム近傍
値となるように音圧調整が行われた場合に効果的であ
る。
に、抵抗素子R4の抵抗値より十分に大きな抵抗値の抵
抗素子R5が接続されていることから、可変抵抗素子V
R3の抵抗値の変化により出力音が変化することがな
い。特に、可変抵抗素子VR3の抵抗値が0オーム近傍
値となるように音圧調整が行われた場合に効果的であ
る。
【0027】以上説明したように、本実施形態によれ
ば、所定の時定数に基づき徐々にレベルが上昇する放電
波形を持つ信号に音程信号を重畳させた音信号SICを生
成する音信号生成回路としての集積回路ICと、ベース
に音信号SICが供給され、エミッタが電源電圧VDDの供
給ラインに接続された第1のトランジスタQ1と、スピ
ーカSPKと略同一の抵抗値を有し、第1のトランジス
タQ1のコレクタに接続された第1の抵抗素子R4と、
コレクタにスピーカSPKが接続され、エミッタが負の
電源電圧VBBの供給ラインに接続された第2のトランジ
スタQ2と、第1のトランジスタQ1のコレクタと第2
のトランジスタQ2のベースとの間に接続された音圧調
整用可変抵抗素子VR3と、第2のトランジスタQ2と
同一特性を有し、ベースが第1の抵抗素子R4に接続さ
れ、エミッタが負の電源電圧VBBの供給ラインに接続さ
れた第3のトランジスタQ3と、可変抵抗素子VR3と
第2のトランジスタQ2のベースとの間に接続され、第
1の抵抗素子R4の抵抗値より大きい抵抗値を有する第
2の抵抗素子R5とを有するので、簡単な構成でエンベ
ロープ付きのアラーム音を調整できるアラーム音出力回
路を低コストで実現できる。また、スピーカの駆動電圧
を従来の倍以上にすることができるため、同じICで最
大音圧を上げることができる。
ば、所定の時定数に基づき徐々にレベルが上昇する放電
波形を持つ信号に音程信号を重畳させた音信号SICを生
成する音信号生成回路としての集積回路ICと、ベース
に音信号SICが供給され、エミッタが電源電圧VDDの供
給ラインに接続された第1のトランジスタQ1と、スピ
ーカSPKと略同一の抵抗値を有し、第1のトランジス
タQ1のコレクタに接続された第1の抵抗素子R4と、
コレクタにスピーカSPKが接続され、エミッタが負の
電源電圧VBBの供給ラインに接続された第2のトランジ
スタQ2と、第1のトランジスタQ1のコレクタと第2
のトランジスタQ2のベースとの間に接続された音圧調
整用可変抵抗素子VR3と、第2のトランジスタQ2と
同一特性を有し、ベースが第1の抵抗素子R4に接続さ
れ、エミッタが負の電源電圧VBBの供給ラインに接続さ
れた第3のトランジスタQ3と、可変抵抗素子VR3と
第2のトランジスタQ2のベースとの間に接続され、第
1の抵抗素子R4の抵抗値より大きい抵抗値を有する第
2の抵抗素子R5とを有するので、簡単な構成でエンベ
ロープ付きのアラーム音を調整できるアラーム音出力回
路を低コストで実現できる。また、スピーカの駆動電圧
を従来の倍以上にすることができるため、同じICで最
大音圧を上げることができる。
【0028】
【発明の効果】以上説明したように、本発明によれば、
簡単な構成でエンベロープ付きのアラーム音を調整でき
るアラーム音出力回路を低コストで実現できる。また、
スピーカの駆動電圧を従来の倍以上にすることができる
ため、同じICで最大音圧を上げることができる。
簡単な構成でエンベロープ付きのアラーム音を調整でき
るアラーム音出力回路を低コストで実現できる。また、
スピーカの駆動電圧を従来の倍以上にすることができる
ため、同じICで最大音圧を上げることができる。
【図1】本発明に係るアラーム音出力回路の一実施形態
を示す回路図である。
を示す回路図である。
【図2】本発明に係る補償用トランジスタの有無に応じ
た回路の機能を説明するための図である。
た回路の機能を説明するための図である。
【図3】一般的なアラーム音出力回路の構成例を示す回
路図である。
路図である。
【図4】図3の回路の動作波形を示す図である。
【図5】図1の回路に音圧調整機能を付けた回路例を示
す図である。
す図である。
【図6】図5の回路の問題点を説明するための図であ
る。
る。
【図7】図1の回路に音圧調整機能を付けた他の回路例
を示す図である。
を示す図である。
1a…アラーム音出力回路 IC…集積回路 R1,R2,R3,R4,R5…抵抗素子 VR3…可変抵抗素子 INV1,INV2…インバータ NT1…NMOSトランジスタ TM1,TM2…転送ゲート C1…キャパシタ Q1…pnp型トランジスタ(第1のトランジスタ) Q2…npn型トランジスタ(第2のトランジスタ) Q3…npn型トランジスタ(第3のトランジスタ) SPK…スピーカ
Claims (3)
- 【請求項1】 スピーカから音圧が徐々に減衰するアラ
ーム音を出力するアラーム音出力回路であって、 所定の時定数に基づき徐々にレベルが上昇する放電波形
を持つ信号に音程信号を重畳させた音信号を生成する音
信号生成回路と、 ベースに上記音信号が供給され、エミッタが第1の電源
に接続された第1のトランジスタと、一端が 上記第1のトランジスタのコレクタに接続された
第1の抵抗素子と、 コレクタに上記スピーカが接続され、エミッタが第2の
電源に接続された第2のトランジスタと、 上記第1のトランジスタのコレクタと上記第2のトラン
ジスタのベースとの間に接続された音圧調整用可変抵抗
素子と、 上記第2のトランジスタと同一特性を有し、ベースが上
記第1の抵抗素子の他端に接続され、エミッタが上記第
2の電源に接続された第3のトランジスタとを有するア
ラーム音出力回路。 - 【請求項2】 上記可変抵抗素子と上記第2のトランジ
スタのベースとの間に、上記第1の抵抗素子の抵抗値よ
り大きい抵抗値を有する第2の抵抗素子が接続されてい
る請求項1記載のアラーム音出力回路。 - 【請求項3】 上記第3のトランジスタは上記第2のト
ランジスタと同一特性のトランジスタである請求項1ま
たは請求項2記載のアラーム音出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34394695A JP3249368B2 (ja) | 1995-12-28 | 1995-12-28 | アラーム音出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34394695A JP3249368B2 (ja) | 1995-12-28 | 1995-12-28 | アラーム音出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09185390A JPH09185390A (ja) | 1997-07-15 |
JP3249368B2 true JP3249368B2 (ja) | 2002-01-21 |
Family
ID=18365466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34394695A Expired - Fee Related JP3249368B2 (ja) | 1995-12-28 | 1995-12-28 | アラーム音出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3249368B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602004026026D1 (de) | 2003-12-24 | 2010-04-29 | Pioneer Corp | Gesteuerte Meldungsvorrichtung, System und Verfahren |
-
1995
- 1995-12-28 JP JP34394695A patent/JP3249368B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09185390A (ja) | 1997-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0303341B1 (en) | Output buffer circuits | |
US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
JPH11274934A (ja) | ディファレンシャルスイッチング回路およびディジタルアナログ変換器 | |
US5608344A (en) | Comparator circuit with hysteresis | |
KR970031344A (ko) | 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals) | |
EP0200501A2 (en) | Transition detector circuits | |
JPH10163855A (ja) | レベル変換回路 | |
JP3249368B2 (ja) | アラーム音出力回路 | |
JPH0677804A (ja) | 出力回路 | |
JP3190710B2 (ja) | 半導体集積回路 | |
JP3285088B2 (ja) | Emiノイズ除去機構を備える波形出力装置 | |
JP2003283307A (ja) | Cr発振回路 | |
US6177847B1 (en) | Oscillating circuit | |
JP3778566B2 (ja) | 広い電源範囲に亘って動作するのに適した低電圧BiCMOSデジタル遅延チェーン | |
JP3879881B2 (ja) | 半導体メモリ装置のモード設定回路 | |
JP5126058B2 (ja) | 方形波信号を発生させるための回路構成 | |
JP3510228B2 (ja) | 電圧比較回路 | |
JP2908254B2 (ja) | 三値論理入力回路 | |
JP2581851B2 (ja) | ヒューズ検出回路 | |
JPS6217755B2 (ja) | ||
JP2002141794A (ja) | 半導体集積回路 | |
JPH07152443A (ja) | 電流源スタート回路 | |
JP2947042B2 (ja) | 低位相差差動バッファ | |
KR970051095A (ko) | 챠지펌프 회로 | |
JPH0620472A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |