KR970051095A - 챠지펌프 회로 - Google Patents
챠지펌프 회로 Download PDFInfo
- Publication number
- KR970051095A KR970051095A KR1019950065659A KR19950065659A KR970051095A KR 970051095 A KR970051095 A KR 970051095A KR 1019950065659 A KR1019950065659 A KR 1019950065659A KR 19950065659 A KR19950065659 A KR 19950065659A KR 970051095 A KR970051095 A KR 970051095A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- clock signal
- charge pump
- pump circuit
- sourcing
- Prior art date
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
본 발명은 챠지펌프 회로에 관한 것으로서, 펌핑클럭의 스위(swing)폭을 부우트스트랩시켜 챠지펌프로부터 챠지펌핑되는 출력전압을 상승시키도록 하므로써, 로우 Vcc에서 챠지펌핑을 효율적으로 실행할 수 있도록 한 챠지펌프 회로에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명에 따른 챠지펌프 회로도.
제 4 도는 제3도의 부우트스트랩 클럽신호 구동회로의 상세 회로도.
Claims (3)
- 제1 내지 제3클럭 신호 및 제1 내지 제3클럭바 신호를 각각 입력으로 하는 다수의 부우트스트랩 클럽신호 구동회로와, 상기 다수의 부우트스트랩 클럭신호 구동회로의 출력신호에 따라 각각의 펌핑 노드에 일정전압을 유지시켜주기 위한 다수의 소오싱 트랜지스터 및 상기 다수의 부우트스트랩 클럭신호 구동회로에 따라 턴온/턴오프 되어 전하를 전달해 주는 다수의 전달 트랜지스터 및 결합 캐패시터로 각각 구성되는 다수의 펌핑 유니트들이 대응하여 접속되는 것을 특징으로 하는 챠지펌프 회로.
- 제 1 항에 있어서, 상기 부우트스트랩 클럭신호 구동회로는 전원단자 및 출력단자간에 직렬로 접속되는 전원전압을 입력으로 하는 소오싱 트랜지스터 및 인버터를 경유한 제2클럭 신호를 입력으로 하는 풀업 트랜지스터와, 상기 소오싱 트랜지스터와 풀업 트랜지스터의 접속점으로 접속되며 제1클럭신호를 어느 한 단자로 입력으로 하는 결합 캐패시터와, 상기 출력단자 및 접지간에 인버터를 경유한 제3클럭 신호를 입력으로 하는 풀다운 트랜지스터로 구성된 것을 특징으로 하는 챠지펌프 회로.
- 제 2 항에 있어서, 상기 소오싱 트랜지스터는 임계전압이 OV인 NMOS 트랜지스터로 구성된 것을 특징으로 하는 챠지펌프 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065659A KR970051095A (ko) | 1995-12-29 | 1995-12-29 | 챠지펌프 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065659A KR970051095A (ko) | 1995-12-29 | 1995-12-29 | 챠지펌프 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970051095A true KR970051095A (ko) | 1997-07-29 |
Family
ID=66622691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950065659A KR970051095A (ko) | 1995-12-29 | 1995-12-29 | 챠지펌프 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970051095A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518245B1 (ko) * | 1999-12-17 | 2005-10-04 | 주식회사 하이닉스반도체 | 저전압 챠지 펌프 회로 |
| KR100576504B1 (ko) * | 1999-06-23 | 2006-05-09 | 주식회사 하이닉스반도체 | 챠지펌프 회로 |
| KR100921912B1 (ko) * | 2008-03-27 | 2009-10-16 | 경북대학교 산학협력단 | 고효율 승압 회로 |
-
1995
- 1995-12-29 KR KR1019950065659A patent/KR970051095A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100576504B1 (ko) * | 1999-06-23 | 2006-05-09 | 주식회사 하이닉스반도체 | 챠지펌프 회로 |
| KR100518245B1 (ko) * | 1999-12-17 | 2005-10-04 | 주식회사 하이닉스반도체 | 저전압 챠지 펌프 회로 |
| KR100921912B1 (ko) * | 2008-03-27 | 2009-10-16 | 경북대학교 산학협력단 | 고효율 승압 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3238826B2 (ja) | 出力回路 | |
| KR970023419A (ko) | 차지 펌프 회로 | |
| KR970051145A (ko) | 전위 발생회로 | |
| JP2806717B2 (ja) | チャージポンプ回路 | |
| KR970060239A (ko) | 승압기 회로 | |
| JP2748950B2 (ja) | パワーオンリセット回路 | |
| KR930018852A (ko) | 승압 단속 회로 및 이를 구비하는 출력버퍼회로 | |
| US6225854B1 (en) | Voltage boosting circuit having cross-coupled precharge circuits | |
| US5952851A (en) | Boosted voltage driver | |
| KR900011152A (ko) | 전원전압 강하검파 및 초기화회로 재설정 회로 | |
| EP0055073B1 (en) | Improvements in or relating to electronic clock generators | |
| JP3698550B2 (ja) | ブースト回路及びこれを用いた半導体装置 | |
| KR970051095A (ko) | 챠지펌프 회로 | |
| KR970023446A (ko) | 네가티브 전압 구동 회로 | |
| US6288603B1 (en) | High-voltage bidirectional switch made using high-voltage MOS transistors | |
| KR960006882B1 (ko) | 선충전 회로 | |
| KR960019311A (ko) | 양/음 고전압 발생 전원의 출력전위 리셋회로 | |
| KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
| KR930011274A (ko) | 입력회로 | |
| KR890004495A (ko) | 리셋트신호 발생회로 | |
| KR960019978A (ko) | 펄스 발생기 | |
| KR100316982B1 (ko) | 2개의 ｎ-채널 ｍｏｓ 트랜지스터로 구성된 푸시풀형 출력회로를 갖는 반도체 메모리 장치 | |
| KR920001521A (ko) | 반도체기억장치 | |
| KR100218333B1 (ko) | 부트-스트랩프 회로 | |
| KR100313085B1 (ko) | 데이터 출력 버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |