KR970060239A - 승압기 회로 - Google Patents

승압기 회로 Download PDF

Info

Publication number
KR970060239A
KR970060239A KR1019970000406A KR19970000406A KR970060239A KR 970060239 A KR970060239 A KR 970060239A KR 1019970000406 A KR1019970000406 A KR 1019970000406A KR 19970000406 A KR19970000406 A KR 19970000406A KR 970060239 A KR970060239 A KR 970060239A
Authority
KR
South Korea
Prior art keywords
node
high voltage
clock signals
pair
output mode
Prior art date
Application number
KR1019970000406A
Other languages
English (en)
Other versions
KR100245312B1 (ko
Inventor
나오아키 수도
도시오 다케시마
Original Assignee
가네코 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네코 히사시
Publication of KR970060239A publication Critical patent/KR970060239A/ko
Application granted granted Critical
Publication of KR100245312B1 publication Critical patent/KR100245312B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

정의 고전압과 부의 고전압중 하나를 발생시키도록 제어되어 칩크기를 절약하는 승압기 회로를 제공하기 위해, 전하가 최저 노드(N10)에서 최고 노드(N15)로 이송되는 전하 이송 회로를 갖는 본 발명의 승압기 회로는 정의 고전압 출력 모드와 부의 고전압 출력 모드중 하나를 선택하는 스위칭 수단(1 및 2)을 포함한다. 정의 고전압(VPP)은 정의 고전압 출력 모드에서 최저 노드(N10)로 전원 전압(VCC)을 공급함으로써 최고 노드(N15)로부터 출력되고, 부의 고전압(VBB)은 부의 고전압 출력 모드에서 최고 노드(N15)을 접지시킴으로써 최저 노드(N10)로부터 출력된다.

Description

승압기 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예의 구성을 도시하는 도면.

Claims (9)

  1. 전하가 최저 노드에서 최고 노드로 전달되는 전하 이송 회로를 갖는 승압기 회로에 있어서, 정의 고전압 출력 모드와 부의 고전압 출력 모드 중 하나를 선택하는 스위칭 수단을 포함하여, 상기 정의 고전압 출력 모드에서 상기 최저 노드에 제1 전원 전압을 공급함으로써 상기 최고 노드로부터 정의 고전압이 출력되고, 상기 부의 고전압 출력 모드에서 상기 최고 노드에 제2 전원 전압을 공급함으로써 상기 최저 노드로부터 부의 고전압이 출력되는 것을 특징으로 하는 승압기 회로.
  2. 제1항에 있어서, 상기 최저 노드는 제1 스위치를 통해 상기 제1 전원 전압에 접속되고; 상기 최고 노드는 제2 스위치를 통해 상기 제2 전원 전압에 접속되고; 상기 정의 고전압 출력 모드에서는 상기 제1 스위치가 온되고 상기 제2 스위치가 오프되며; 상기 부의 고전압 출력 모드에서는 상기 제1 스위치가 오프되고 상기 제2 스위치가 온되는 것을 특징으로 하는 승압기 회로.
  3. 제2항에 있어서, 상기 제1 전원 전압의 전위는 승압기 회로가 제공되는 IC 칩의 전원 단자의 전위가 같으며; 상기 제2 전원 전압의 전위는 상기 IC 칩의 접지 단자의 전위와 같은 것을 특징으로 하는 승압기 회로.
  4. 제1항에 있어서, 상기 정의 고전압 출력 모드에서 상기 전하 이송 회로에 공급된 상보형 클럭 신호의 진폭은 상기 부의 고전압 출력 모드에서의 상기 상보형 클럭 신호의 진폭과 다르도록 제어되는 것을 특징으로 하는 승압기 회로.
  5. 제1항에 있어서, 상기 정의 고전압 출력 모드에서 상기 전하 이송 회로에 공급된 상보형 클럭 신호의 주파수는 상기 부의 고전압 출력 모드에서의 상기 상보형 클럭 신호의 주파수와 다르도록 제어되는 것을 특징으로 하는 승압기 회로.
  6. 제4항에 있어서, 다른 진폭을 갖는 한쌍 이상의 상보형 클럭 신호 중에서 상기 전하 이송 회로에 공급될 상보형 클럭 신호를 선택하는 전환 회로를 포함하는 것을 특징으로 하는 승압기 회로.
  7. 제5항에 있어서, 다른 주파수를 갖는 한쌍 이상의 상보형 클럭 신호 중에서 상기 전하 이송 회로에 공급될 상보형 클럭 신호를 선택하는 전환 회로를 포함하는 것을 특징으로 하는 승압기 회로.
  8. 제1항에 있어서, 한쌍의 상보형 클럭 신호가 공급된 상기 전하 이송 회로는 다수의 펌핑 유닛의 캐스케이드 접속을 포함하는데, 상기 다수의 펌핑 유닛중 제1 펌핑 유닛은, MOS 트랜지스터의 다이오드 접속을 통해 상기 최저 노드로부터 공급되고 캐패시터를 통해 상기 한쌍의 상보형 클럭 신호중 하나에 결합된 노드를 가지며; 상기 다수의 펌핑 유닛중 나머지 각각의 펌핑 유닛은, 캐패시터를 통해 상기 한쌍의 상보형 클럭 신호중 하나에 결합되고 MOS 트랜지스터의 다이오드 접속을 통해 상기 다수의 펌핑 유닛중 상기 나머지 각각의 펌핑 유닛의 선행 펌핑 유닛의 노드로부터 공급되는 노드를 가지되, 상기 선행 펌핑 유닛의 노드는 또다른 캐패시터를 통해 상기 한쌍의 상보형 클럭 신호중 나머지 한 클럭 신호에 결합되는 것을 특징으로 하는 승압기 회로.
  9. 제1항에 있어서, 상기 전하 이송 회로는 동일 주파수의 두쌍의 상보형 클럭 신호가 공급된 다수의 펌핑 유닛의 캐스케이드 접속을 포함하는데, 상기 두쌍의 클럭 신호의 각쌍은 동일 위상을 갖는 좁은 펄스 신호와 넓은 펄스 신호의 쌍으로, 두쌍은 서로만큼 차이가 나고; 상기 다수의 펌핑 유닛중 제1 펌핑 유닛은, 캐패시터를 통해 상기두쌍의 클럭 신호중 한쌍의 상기 좁은 펄스 신호에 결합된 승압된 게이트를 갖는 MOS 트랜지스터를 통해 상기 최저 노드로부터 공급된 노드로서, 또다른 캐패시터를 통해 상기 두쌍의 클럭 신호중 상기 한쌍의 상기 넓은 펄스 신호에 결합된 상기 노드의 전위에 의해 케이팅된 또다른 MOS 트랜지스터를 통해 다이오드 접속된 노드를 가지며; 상기 다수의 펌핑 유닛중 나머지 각각의 펌핑 유닛은, 캐패시터를 통해 상기 두쌍의 클럭 신호중 한쌍의 상기 좁은 펄스 신호에 결합된 승압된 게이트를 갖는 MOS 트랜지스터를 통해 상기 다수의 펌핑 유닛의 상기 나머지 각각의 펌핑 유닛의 선행 펌핑 유닛의 노드로부터 공급된 노드로서, 또다른 캐패시터를 통해 상기 두쌍의 클럭 신호중 상기 한쌍의 상기 넓은 펄스 신호에 결합된 상기 노드의 전위에 의해 케이팅된 또다른 MOS 트랜지스터를 통해 다이오드 접속된 노드를 가지되, 상기 선행 펌핑 유닛의 상기 노드는 캐패시터를 통해 상기 두쌍의 클럭 신호중 나머지 한쌍의 클럭 신호의 넓은 펄스 시호에 결합되는 것을 특징으로 하는 승압기 회로.
    ※첨고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970000406A 1996-01-12 1997-01-10 승압기 회로 KR100245312B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2176996A JPH09198887A (ja) 1996-01-12 1996-01-12 高電圧発生回路
JP96-021769 1996-01-12

Publications (2)

Publication Number Publication Date
KR970060239A true KR970060239A (ko) 1997-08-12
KR100245312B1 KR100245312B1 (ko) 2000-03-02

Family

ID=12064291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000406A KR100245312B1 (ko) 1996-01-12 1997-01-10 승압기 회로

Country Status (3)

Country Link
US (1) US5812018A (ko)
JP (1) JPH09198887A (ko)
KR (1) KR100245312B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0822556B1 (en) * 1996-08-02 2003-04-02 STMicroelectronics S.r.l. Bidirectional charge pump
AU5165798A (en) * 1996-11-05 1998-05-29 Aplus Flash Technology, Inc. Positive/negative high voltage charge pump system
JP3378457B2 (ja) 1997-02-26 2003-02-17 株式会社東芝 半導体装置
JPH1145978A (ja) * 1997-07-28 1999-02-16 Toshiba Microelectron Corp 半導体記憶装置及び電圧発生回路
JPH11103254A (ja) * 1997-09-26 1999-04-13 Toshiba Corp アナログデジタル変換回路装置及びその変換方法
US6147547A (en) 1998-05-25 2000-11-14 Mitsubishi Denki Kabushiki Kaisha Charge pump circuit capable of generating positive and negative voltages and nonvolatile semiconductor memory device comprising the same
US5982224A (en) * 1998-09-22 1999-11-09 Samsung Electronics Co., Ltd. Low-power charge pump circuit having reduced body effect
JP3910765B2 (ja) * 1999-09-08 2007-04-25 株式会社東芝 電圧発生回路及びこれを用いた電圧転送回路
US6515901B2 (en) * 2000-12-29 2003-02-04 Intel Corporation Method and apparatus for allowing continuous application of high voltage to a flash memory device power pin
JP2002208290A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp チャージポンプ回路およびこれを用いた不揮発性メモリの動作方法
JP3450307B2 (ja) * 2001-02-26 2003-09-22 エヌイーシーマイクロシステム株式会社 負電圧昇圧回路
US7049855B2 (en) * 2001-06-28 2006-05-23 Intel Corporation Area efficient waveform evaluation and DC offset cancellation circuits
JP2003033007A (ja) * 2001-07-09 2003-01-31 Sanyo Electric Co Ltd チャージポンプ回路の制御方法
US6972973B2 (en) * 2003-01-09 2005-12-06 Denso Corporation Voltage booster having noise reducing structure
FR2886783B1 (fr) * 2005-06-03 2008-02-01 Atmel Corp Pompe a charge bi-directionnelle a haut rendement
WO2006132757A2 (en) * 2005-06-03 2006-12-14 Atmel Corporation High efficiency bi-directional charge pump circuit
US7855591B2 (en) * 2006-06-07 2010-12-21 Atmel Corporation Method and system for providing a charge pump very low voltage applications
KR100812086B1 (ko) * 2006-11-30 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 전압조절장치
US7495500B2 (en) * 2006-12-31 2009-02-24 Sandisk 3D Llc Method for using a multiple polarity reversible charge pump circuit
US7477093B2 (en) * 2006-12-31 2009-01-13 Sandisk 3D Llc Multiple polarity reversible charge pump circuit
JP5157555B2 (ja) * 2008-03-19 2013-03-06 凸版印刷株式会社 チャージポンプ回路
JP2009303460A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 昇圧回路
US8736351B2 (en) * 2011-01-13 2014-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Negative charge pump
US8710908B2 (en) * 2011-01-28 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump and method of biasing deep N-well in charge pump
US8427229B2 (en) * 2011-03-02 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with bi-directional charge pumps
JP2015142449A (ja) * 2014-01-29 2015-08-03 ラピスセミコンダクタ株式会社 チャージポンプ回路
JP2017192168A (ja) * 2016-04-11 2017-10-19 国立研究開発法人産業技術総合研究所 昇圧回路
US10333397B2 (en) * 2017-07-18 2019-06-25 Stmicroelectronics International N.V. Multi-stage charge pump circuit operating to simultaneously generate both a positive voltage and a negative voltage
US10707749B2 (en) * 2018-07-31 2020-07-07 Samsung Electronics Co., Ltd. Charge pump, and high voltage generator and flash memory device having the same
JP7224943B2 (ja) * 2019-01-31 2023-02-20 ローム株式会社 チャージポンプ回路、半導体装置、半導体記憶装置及び電気機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63290159A (ja) * 1987-05-20 1988-11-28 Matsushita Electric Ind Co Ltd 昇圧回路
JPH01259751A (ja) * 1988-04-07 1989-10-17 Toshiba Corp 昇圧回路
US5335200A (en) * 1993-01-05 1994-08-02 Texas Instruments Incorporated High voltage negative charge pump with low voltage CMOS transistors
JP3307453B2 (ja) * 1993-03-18 2002-07-24 ソニー株式会社 昇圧回路
JP3043201B2 (ja) * 1993-04-22 2000-05-22 株式会社東芝 昇圧回路

Also Published As

Publication number Publication date
US5812018A (en) 1998-09-22
JPH09198887A (ja) 1997-07-31
KR100245312B1 (ko) 2000-03-02

Similar Documents

Publication Publication Date Title
KR970060239A (ko) 승압기 회로
US5347171A (en) Efficient negative charge pump
KR970051145A (ko) 전위 발생회로
JPH043110B2 (ko)
US4208595A (en) Substrate generator
KR940010463A (ko) 저(low)전압 전력 공급원상에서 동작하는 전하 펌프
KR980011440A (ko) 반도체 기판용 전하 펌프
KR930024010A (ko) 불휘발성 반도체 기억장치
JPS63290159A (ja) 昇圧回路
KR930008858A (ko) 기판전압 발생 장치의 차아지 펌프회로
US5493486A (en) High efficiency compact low power voltage doubler circuit
KR0165988B1 (ko) 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로
JPH06217527A (ja) 高効率ｎチャネルチャージポンプ
KR0167692B1 (ko) 반도체 메모리장치의 차아지 펌프회로
KR960015568A (ko) 승압전위 발생회로
KR970076865A (ko) 불휘발성 반도체 메모리 장치의 차지 펌프 회로
US6285241B1 (en) Internal voltage boosting circuit
KR20000002394A (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생회로
KR100251987B1 (ko) 하나의 회로로 형성된 포지티브 및 네거티브 차지펌프로 사용이 가능한 차지펌핑회로
KR960043523A (ko) 클램프기능을 가지는 데이타 출력버퍼
KR970017589A (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR970051095A (ko) 챠지펌프 회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR20020007439A (ko) 고속 차지 펌프용 다이나믹 레귤레이션 구성
KR0122316Y1 (ko) 전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee