JP2017192168A

JP2017192168A - 昇圧回路

Info

Publication number: JP2017192168A
Application number: JP2016078764A
Authority: JP
Inventors: 裕司更田; Yuji Koda; 大内　真一; Shinichi Ouchi; 真一大内; 松川　貴; Takashi Matsukawa; 貴松川
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2016-04-11
Filing date: 2016-04-11
Publication date: 2017-10-19

Abstract

【課題】０.１Ｖ程度の低い電圧であっても回路駆動可能な電圧（電源電圧）まで昇圧することができる昇圧回路（昇圧電源回路）を提供する。【解決手段】本発明の入力電圧を昇圧した出力電圧を出力するための昇圧回路は、入力電圧によって駆動し、入力電圧を昇圧した第１出力電圧を出力することができる第１昇圧回路と、入力電圧を昇圧して第１出力電圧より大きな第２出力電圧を出力電圧として出力することができる第２昇圧回路と、を含む。第２昇圧回路は、第１閾値電圧以上の第１出力電圧によって駆動した後に、第１閾値電圧よりも大きな第２閾値電圧以上の第２出力電圧を出力電圧として出力し、かつ当該第２閾値電圧以上の第２出力電圧によって駆動する。【選択図】図１

Description

本発明は、昇圧回路に関し、より具体的には、１Ｖ以下のような低電圧を回路駆動可能な電圧まで昇圧することができる昇圧回路に関する。

従来から電圧をより高い電圧に変換するための昇圧回路が広く利用されている。昇圧回路は、回路駆動用の電源として利用される場合は昇圧電源回路とも呼ばれる。以下、両者は特に区別する必要がある場合を除いて同じ意味で用いられる。ＩＣ等の集積回路（チップ）に実装可能な昇圧回路として、複数のコンデンサとスイッチを組み合わせた構成からなるチャージポンプ回路が利用されている。

特許文献１は、ブーストラップ型チャージポンプ回路で使用されるスイッチング制御回路において、ＭＯＳトランジスタからなるスイッチの制御信号（スイッチング信号）を電源電圧Ｖ_ccにトランジスタの閾値電圧Ｖ_thを加えた電圧（Ｖ_cc＋Ｖ_th）以上の電圧を有するブートストラップ信号として生成することを開示している。

また、特許文献２は、昇圧回路において、１つのチャージポンプ回路の出力電圧の大きさによって動作用発振器と起動用発振器の入力クロックを切り替えることにより、昇圧回路全体の損失を抑制すると共により迅速に出力電圧を目標出力電圧に昇圧することを開示している。

一方、各種電気デバイスの低消費電力化、今後予想される太陽電池や熱発電素子等の環境発電素子を備えるＩｏＴ向けの低消費電力デバイスの普及において、室内等で利用される環境発電素子が発する１Ｖ以下（例えば０.１Ｖ程度）の低電圧を回路駆動可能な電圧まで昇圧する必要性が高まっている。

しかし、特許文献１に記載のスイッチング制御回路では、スイッチング信号はせいぜい入力電圧Ｖ_inの２倍（２Ｖ_in）程度が限度であり、Ｖ_inが１Ｖ以下（例えば０.１Ｖ程度）の小さい入力電圧を想定した場合、ブーストラップ型チャージポンプ回路に対して有効なスイッチング制御（昇圧制御）を行うことはできない。

また、特許文献２に記載の昇圧回路では、１つのチャージポンプ回路を共用しているので、動作用、起動用ともに発振器として低電圧での駆動ができないリング発振器しか使うことができない。その結果、０.１Ｖ程度の低い電源電圧の昇圧動作に用いることは難しい。

特願平５−２６９５６６号公報特開２０１１−１９６７１５号公報

本発明の目的は、上述した特許文献１、２に例示されるようなチャージポンプ回路を用いた昇圧回路では実現が困難である、１Ｖ以下の例えば０.１Ｖ程度の低い電圧であっても回路駆動可能な電圧（電源電圧）まで昇圧することができる昇圧回路（昇圧電源回路）を提供することである。

本発明の一態様では、入力電圧を昇圧した出力電圧を出力するための昇圧回路が提供される。その昇圧回路は、入力電圧によって駆動し、入力電圧を昇圧した第１出力電圧を出力することができる第１昇圧回路と、入力電圧を昇圧して第１出力電圧より大きな第２出力電圧を出力電圧として出力することができる第２昇圧回路と、を含む。第２昇圧回路は、第１閾値電圧以上の第１出力電圧によって駆動した後に、第１閾値電圧よりも大きな第２閾値電圧以上の第２出力電圧を出力電圧として出力し、かつ当該第２閾値電圧以上の第２出力電圧によって駆動する。

本発明の一態様では、第１昇圧回路と、第２昇圧回路とを含む昇圧回路において、入力電圧を昇圧した出力電圧を出力するための方法を提供する。その方法は、（ａ）第１昇圧回路を入力電圧により駆動させ、入力電圧を昇圧した第1出力電圧を生成するステップと、（ｂ）第１閾値電圧以上の第1出力電圧により第２昇圧回路を駆動させ、第１出力電圧より大きな第２出力電圧を生成するステップと、（ｃ）第２閾値電圧以上の第２出力電圧により第２昇圧回路を駆動させるステップと、（ｄ）第２閾値電圧以上の第２出力電圧を昇圧回路の出力電圧として出力するステップと、を含む。

本発明の一実施形態の昇圧回路の全体構成を示す図である。本発明の一実施形態の起動用昇圧回路の構成を示す図である。本発明の一実施形態の起動用昇圧回路中のチャージポンプ回路の構成及び動作を示す図である。本発明の一実施形態の主昇圧回路の構成を示す図である。本発明の一実施形態の主昇圧回路中の４相クロック生成回路の構成を示す図である。本発明の一実施形態の主昇圧回路中のチャージポンプ回路の構成及び動作を示す図である。本発明の一実施形態の回路停止制御回路の構成を示す図である。本発明の他の一実施形態の起動用昇圧回路と回路停止制御回路の構成を示す図である。本発明の一実施形態の電圧検知回路１と電圧検知回路２の構成を示す図である。本発明の一実施形態の昇圧回路の動作のタイミングチャートを示す図である。

図面を参照しながら本発明の実施形態について説明する。図１は、本発明の一実施形態の昇圧回路の全体構成を示す図である。図１の昇圧回路１００は、起動用昇圧回路（第１昇圧回路）１０と、主昇圧回路（第２昇圧回路）２０と、回路停止制御回路３０と、電圧検知回路１（第１検知回路）４０と、電圧検知回路２（第２検知回路）５０を含む。動作の詳細は後述するが、昇圧回路１００は、２つの起動用昇圧回路１０、主昇圧回路２０を備え、両者の動作を切り替えながら入力電圧Ｖ_INを昇圧して出力電圧Ｖ_OUTを生成（出力）するところに１つの特徴がある。回路停止制御回路３０と、電圧検知回路１（４０）と、電圧検知回路２（５０）は、この起動用昇圧回路１０及び主昇圧回路２０の動作切り替えのために必要な回路である。

起動用昇圧回路１０は、入力電圧Ｖ_INを昇圧して電圧Ｖ_Mを出力する。入力電圧Ｖ_INは、少なくとも起動用昇圧回路１０が動作可能な電圧以上であればよく、比較的低い電圧であり、例えば、１Ｖ以下、０.１〜０.３Ｖ程度、あるいは０.１Ｖ以下のような非常に低い電圧を含むことができる。電圧Ｖ_Mは、少なくとも主昇圧回路２０が動作可能な電圧以上であればよく、例えば約０.４Ｖ以上の電圧を含むことができる。すなわち、電圧Ｖ_Mは、主昇圧回路２０を駆動させるための電源電圧として利用される。

主昇圧回路２０は、起動用昇圧回路１０が昇圧した電圧Ｖ_Mで動作し、入力電圧Ｖ_INを昇圧して電圧Ｖ_Mを出力する。出力電圧Ｖ_Mは、これを駆動（電源）電圧として利用する回路を少なくとも駆動（動作）させることができる電圧以上であればよく、例えば約０.４Ｖ以上の電圧を含むことができる。この出力電圧Ｖ_Mは、主昇圧回路２０自らの駆動電圧（電源電圧）としても利用される。出力電圧Ｖ_Mは、電圧検知回路２（５０）の検知信号ＥＮ₀により出力ゲート（ｐＭＯＳトランジスタ）Ｍ₀が開くことにより、昇圧回路１００の出力電圧Ｖ_OUTとして出力される。

電圧検知回路２（５０）は、主昇圧回路２０が昇圧した電圧Ｖ_Mをモニターし、電圧Ｖ_Mが所定の電圧（例えば約０.７Ｖ以上）になったことを検知して、上述した検知信号ＥＮ₀を出力する。検知信号ＥＮ₀は、起動用昇圧回路１０の出力に接続するゲート（ｐＭＯＳトランジスタ）Ｍ_Sに入力され、起動用昇圧回路１０の出力を遮断するためにも利用される。

回路停止制御回路３０は、電圧検知回路２（５０）からの検知信号ＥＮ₀を受けて、起動用昇圧回路１０を停止させるための停止制御信号Ｖ_NWを起動用昇圧回路１０へ出力する。電圧検知回路１（４０）は、起動用昇圧回路１０が昇圧した電圧Ｖ_Mをモニターし、電圧Ｖ_Mが所定の電圧（例えば０.４Ｖ）以上になったことを検知して、主昇圧回路２０を動作させるための信号ＥＮ_Cを主昇圧回路２０へ出力する。以上が図１の昇圧回路１００の概要である。

次に、図２から図９を参照しながら、図１の昇圧回路１００を構成する各回路の詳細について説明する。図２は、本発明の一実施形態の起動用昇圧回路１０の構成を示す図である。起動用昇圧回路１０は、ＬＣ発振器１２と、チャージポンプ回路としてディクソン（Ｄｉｃｋｓｏｎ）型チャージポンプ１４を含む。ＬＣ発振器１２は、入力電圧Ｖ_INを受けて発振し、２つの位相の異なる出力信号（クロック）φ１、φ２を出力する。ＬＣ発振器１２は、例えば０.１Ｖ以下の非常に低い入力電圧Ｖ_INによって動作することができる。ディクソン型チャージポンプ１４は、入力される出力信号（クロック）φ１、φ２を用いて入力電圧Ｖ_INを昇圧した電圧Ｖ_Mを出力する。

図３は、本発明の一実施形態の起動用昇圧回路１０中のチャージポンプ回路１４の構成及び動作を示す図である。チャージポンプ回路１４は、１組のＭＯＳダイオードとコンデンサが直列に複数段（組）接続した構成からなり、ＬＣ発振器１２からのクロックφ１、φ２が順番に（交互に）各段のコンデンサの一方の端子に入力される。図３（ｂ）に示すように、各段のコンデンサには、クロックφ１、φ２に応じていわゆるバケツリレー方式で電荷が順次蓄積していき、最終段のコンデンサに蓄積された電荷量に応じた電圧Ｖ_Mを出力する。

図４は、本発明の一実施形態の主昇圧回路２０の構成を示す図である。主昇圧回路２０は、リング発振器２２と、４相クロック生成回路２４と、ゲート・ブーステッド（Ｇａｔｅ−ｂｏｏｓｔｅｄ）・チャージポンプ２６を含む。図４の各回路は、当初は起動用昇圧回路１０が昇圧した電圧Ｖ_Mで動作し、その後主昇圧回路２０自らが昇圧した電圧Ｖ_Mで動作する。リング発振器２２は、電圧検知回路１（４０）からの信号ＥＮ_Cを受けて発振信号を４相クロック生成回路２４へ出力する。４相クロック生成回路２４は、リング発振器２２からの発振信号を受けて４つのクロックφ´１、φ´２、φ３、φ４を生成して出力する。ゲート・ブーステッド・チャージポンプ２６は、入力されるクロックφ´１、φ´２、φ３、φ４を用いて入力電圧Ｖ_INを昇圧した電圧Ｖ_Mを出力する。

図５は、本発明の一実施形態の主昇圧回路２０中の４相クロック生成回路２４の構成を示す図である。図５（ａ）の破線で囲まれた複数の論理回路（インバータ、ＮＡＮＤ、遅延回路）は、いずれも起動用昇圧回路１０が昇圧した電圧Ｖ_M、または主昇圧回路２０自らが昇圧した電圧Ｖ_Mで動作し、入力される発振信号からクロックφ３、φ４を生成して出力する。その際に、（ａ）中のインバータの出力信号ｎ２とｎ２ｂが、（ｂ）に示されるＭＯＳトランジスタを含む回路構成に入力され、入力電圧Ｖ_INに相当するクロックφ´１、φ´２を出力させる。

図６は、本発明の一実施形態の主昇圧回路２０中のチャージポンプ回路（ゲート・ブーステッド・チャージポンプ）２６の構成及び動作を示す図である。（ａ）のチャージポンプ回路２６は、図３のディクソン型チャージポンプ１４のＭＯＳダイオードをＭＯＳスイッチに変更したいわゆるブートストラップ（Ｂｏｏｔｓｔｒａｐ）型チャージポンプにおいて、そのＭＯＳスイッチのスイッチング信号φ３、φ４を（ｂ）に示すようにより大きな出力電圧Ｖ_Mによって供給するようにしている。これにより、チャージポンプの昇圧効率をより改善することができる。なお、（ｂ）のクロックφ´１、φ´２は、図３のクロックφ１、φ２と同様に入力電圧Ｖ_INに相当している。

図７は、本発明の一実施形態の起動用昇圧回路１０を停止させるための回路停止制御回路３０の構成を示す図である。回路停止制御回路３０は、いずれも電圧Ｖ_Mで動作するリング発振器３２とディクソン型チャージポンプ３４を含む。リング発振器３２が電圧検知回路２（５０）からの検知信号ＥＮ₀を受けて発振し、その発振信号を受けてディクソン型チャージポンプ３４が基板バイアス制御信号（停止制御信号）Ｖ_NWを生成し出力する。基板バイアス制御信号（停止制御信号）Ｖ_NWは、図２の起動用昇圧回路１０のＬＣ発振器１２を構成する２つのｐＭＯＳトランジスタのバックゲート（基板）に入力され、トランジスタの閾値電圧を変化させることによりトランジスタを停止（オフ）させる。その結果、ＬＣ発振器１２の動作が停止し、それにより起動用昇圧回路１０の昇圧動作が停止する。

図８は、本発明の他の一実施形態の起動用昇圧回路１０と回路停止制御回路３０の構成を示す図である。図８では、回路停止制御回路３０が２つのインバータを含むバッファ３６からなり、その出力が起動用昇圧回路１０のＬＣ発振器１２と入力電圧Ｖ_INとの間に設けられたｐＭＯＳトランジスタ（スイッチ）のゲートに入力されるように構成される。電圧検知回路２（５０）からの検知信号ＥＮ₀を受けたバッファ３６の出力電圧（Ｈｉｇｈ）によりｐＭＯＳトランジスタをオフにして、ＬＣ発振器１２の動作を停止させる。これにより起動用昇圧回路１０の昇圧動作が停止する。

図９は、本発明の一実施形態の電圧検知回路１（４０）と電圧検知回路２（５０）の構成を示す図である。（ａ）は低電圧（〜０.４Ｖ）検知用の回路例であり、（ｂ）は比較的高い電圧（〜０.７Ｖ）検知用の回路例である。いずれの回路も電圧Ｖ_Mで動作し、それぞれ検知信号ＥＮ_CとＥＮ₀を出力する。

図１０は、本発明の一実施形態の昇圧回路１００の動作のタイミングチャートを示す図である。なお、図１０では入力電圧Ｖ_INが０.１Ｖで出力電圧Ｖ_OUTが約０.９Ｖの場合を示しているが、これはあくまで一動作例であって、他の入力及び出力電圧の組み合わせにおいても本発明の昇圧回路１００が同様に動作することは言うまでも無い。図１０の上段に示すように、昇圧回路１００の動作は、電圧Ｖ_Mの大きさに応じて、（１）起動モード、（２）変換モード、及び（３）出力モードの３つに分けることができる。

（１）起動モードは、起動用昇圧回路１０が起動し、その出力電圧Ｖ_Mが所定の電圧Ｖ_DL（例えば０.４Ｖ）を越えて主昇圧回路２０が動作可能になるまでの動作期間を意味する。（２）変換モードは、主昇圧回路２０が動作してその出力電圧Ｖ_Mが所定の電圧Ｖ_DH（例えば０.７Ｖ）を越えて外部に出力可能な電圧になるまでの動作期間を意味する。（３）出力モードは、所定の電圧Ｖ_DH以上の出力電圧Ｖ_Mが昇圧回路１００の出力電圧Ｖ_OUTとして実際に出力する動作期間を意味する。

（１）起動モードにおいて、入力電圧Ｖ_INで起動用昇圧回路１０中のＬＣ発振器１２が動作して発振信号Ｖ_LCを出力する。この時、入力ゲートのｐＭＯＳトランジスタＭ_Sがオン状態であって、その発振信号Ｖ_LCの出力（クロックφ１、φ２）を受けて起動用昇圧回路１０中のチャージポンプ回路１４が昇圧動作を開始して電圧Ｖ_Mが上昇していく。電圧検知回路１（４０）は、起動用昇圧回路１０が昇圧した電圧Ｖ_Mをモニターし、電圧Ｖ_Mが所定の電圧Ｖ_DL（例えば０.４Ｖ）以上になったことを検知して（Ｔ１）、主昇圧回路２０を動作させるための検知信号ＥＮ_Ｃを出力する（Ｔ２）。

（２）変換モードにおいて、主昇圧回路２０が信号ＥＮ_Cを受けて動作を開始し、クロックφ´１、φ´２、φ３、φ４を生成すると共に（Ｔ３、Ｔ４）、入力電圧Ｖ_INを昇圧して電圧Ｖ_Mを出力する。電圧検知回路２（５０）は、主昇圧回路２０が昇圧した電圧Ｖ_Mをモニターし、電圧Ｖ_Mが所定の電圧Ｖ_DH（例えば０.７Ｖ）以上になったことを検知して（Ｔ５）、出力ゲート（ｐＭＯＳトランジスタ）Ｍ₀を開かせるための検知信号ＥＮ_Oを出力する（Ｔ６）。この変換モードでは、起動用昇圧回路１０と主昇圧回路２０が同時に駆動していることになる。

（３）出力モードにおいて、主昇圧回路２０によって昇圧された電圧Ｖ_Mが出力電圧_OUTとして出力ゲート（ｐＭＯＳトランジスタ）Ｍ₀から出力される（Ｔ７）。検知信号ＥＮ_Oを受けた入力ゲートのｐＭＯＳトランジスタＭ_Sがオフする。さらに、検知信号ＥＮ_Oを受けた回路停止制御回路３０が動作して、停止制御信号Ｖ_NWを起動用昇圧回路１０へ出力する（Ｔ８）。これにより、起動用昇圧回路１０が動作を停止する。

図１の昇圧回路を６５ｎｍのＣＭＯＳプロセスを用いてＳｉチップ上に試作した。その結果、入力電圧Ｖ_INが０.１Ｖの時、出力電圧Ｖ_OUTとして最大で０.９２Ｖの出力を得ることができた。また、その際の最大の電力変換効率は３３％であり、１％程度の従来の昇圧回路に較べて大幅に電力変換効率を向上させることが可能であることが明らかになった。

以上説明した本発明の一実施形態の昇圧回路によれば、以下に示すよう作用効果を得ることができる。
（１）最初に低電圧で駆動する起動用昇圧回路（ＬＣ発振器とディクソン型チャージポンプ）を用いて昇圧し、その昇圧電圧を用いて主昇圧回路（リング発振器とブートストラップ型チャージポンプ）を駆動させることにより、０.１Ｖ以下のような非常に低い入力電圧を回路駆動が可能な電圧（〜１Ｖ程度）まで昇圧することができる。
（２）その際に、主昇圧回路のブートストラップ型チャージポンプを昇圧後の出力電圧を用いてスイッチング動作させることにより、より効率的に昇圧させることができる。
（３）主昇圧回路による昇圧後は起動用昇圧回路を停止させることにより、昇圧回路全体の消費電力を抑制することができる。

本発明の実施形態について、図を参照しながら説明をした。しかし、本発明はこれらの実施形態に限られるものではない。さらに、本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。

本発明の昇圧回路は、太陽電池や熱発電素子などの環境発電素子から電力を取り出す集積回路（ＩＣ、ＬＳＩ、ＳｏＣ）に適用することができる。特に、太陽電池や熱発電素子等の環境発電素子を備えるＩｏＴ向けの低消費電力デバイスにおいて、例えば室内等で利用される環境発電素子が発する１Ｖ以下（例えば０.１Ｖ程度）の低電圧を昇圧する昇圧回路（昇圧電源回路）として利用することができる。

１０：起動用昇圧回路
１２：ＬＣ発振器
１４、３４：ディクソン型チャージポンプ
１６：ｐＭＯＳトランジスタ
２０：主昇圧回路
２２、３２：リング発振器
２４：４相クロック生成回路
２６：ゲート・ブーステッド・チャージポンプ
３０：回路停止制御回路
３６：バッファ
４０：電圧検知回路１
５０：電圧検知回路２
１００：昇圧回路

Claims

入力電圧を昇圧した出力電圧を出力するための昇圧回路であって、
入力電圧によって駆動し、入力電圧を昇圧した第１出力電圧を出力することができる第１昇圧回路と、
入力電圧を昇圧して第１出力電圧より大きな第２出力電圧を出力電圧として出力することができる第２昇圧回路と、を含み、
第２昇圧回路は、第１閾値電圧以上の第１出力電圧によって駆動した後に、第１閾値電圧よりも大きな第２閾値電圧以上の第２出力電圧を出力電圧として出力し、かつ当該第２閾値電圧以上の第２出力電圧によって駆動する、昇圧回路。
前記第１昇圧回路は、第１発振器と、第１発振器が発生する第１発振信号により電荷を伝送する第１チャージポンプ回路とを含み、
前記第２昇圧回路は、第２発振器と、第２発振器が発生する第２発振信号を受けて４相クロック信号を発生するクロック発生器と、クロック発生器が出力する４相クロック信号により電荷を伝送する第２チャージポンプ回路とを含む、請求項１に記載の昇圧回路。
前記第２チャージポンプ回路はブートストラップ型チャージポンプ回路である、請求項２に記載の昇圧回路。
前記第１発振器はＬＣ発振器からなり、前記第２発振器はリング発振器からなる、請求項２に記載の昇圧回路。
前記第２昇圧回路が前記第２閾値電圧以上の第２出力電圧によって駆動した後に、前記第１昇圧回路を停止するための停止制御回路をさらに含む、請求項１に記載の昇圧回路。
前記第１昇圧回路の第１出力電圧を検知する第１検知回路と、前記第２昇圧回路の第２出力電圧を検知する第２検知回路とをさらに含む、請求項１に記載の昇圧回路。
前記入力電圧は略０.１Ｖ以下の電圧であり、前記第１閾値電圧は略０.４Ｖであり、前記第２閾値電圧は略０.７Ｖである、請求項１に記載の昇圧回路。
第１昇圧回路と、第２昇圧回路とを含む昇圧回路において、入力電圧を昇圧した出力電圧を出力するための方法であって、
第１昇圧回路を入力電圧により駆動させ、入力電圧を昇圧した第1出力電圧を生成するステップと、
第１閾値電圧以上の第1出力電圧により第２昇圧回路を駆動させ、第１出力電圧より大きな第２出力電圧を生成するステップと、
第２閾値電圧以上の第２出力電圧により第２昇圧回路を駆動させるステップと、
第２閾値電圧以上の第２出力電圧を昇圧回路の出力電圧として出力するステップと、を含む方法。
前記第２昇圧回路が前記第２閾値電圧以上の第２出力電圧によって駆動した後に、前記第１昇圧回路を停止させるステップをさらに含む、請求項８に記載の方法。
前記第1出力電圧が前記第１閾値電圧以上か否かを検知するステップと、
前記第２出力電圧が前記第２閾値電圧以上か否かを検知するステップと、をさらに含む、請求項８に記載の方法。