KR0122316Y1 - 전압 발생장치 - Google Patents

전압 발생장치

Info

Publication number
KR0122316Y1
KR0122316Y1 KR2019950010340U KR19950010340U KR0122316Y1 KR 0122316 Y1 KR0122316 Y1 KR 0122316Y1 KR 2019950010340 U KR2019950010340 U KR 2019950010340U KR 19950010340 U KR19950010340 U KR 19950010340U KR 0122316 Y1 KR0122316 Y1 KR 0122316Y1
Authority
KR
South Korea
Prior art keywords
unit
voltage
oscillation
output
delay
Prior art date
Application number
KR2019950010340U
Other languages
English (en)
Other versions
KR960038558U (ko
Inventor
박경아
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019950010340U priority Critical patent/KR0122316Y1/ko
Publication of KR960038558U publication Critical patent/KR960038558U/ko
Application granted granted Critical
Publication of KR0122316Y1 publication Critical patent/KR0122316Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 고안은 본 고안은 전압 발생장치에 관한 것으로, 특히 디램(DRAM:Dynamic Random Access Memory)의 내부인가전압을 발생하기 위한 전압 발생장치에 관한 것으로, 종래에는 내부인가전압을 공급하기 위해서 별도의 전압발생원이 필요로 하게 되므로 디램 내부의 공간을 많이 차지하여 공간확보율의 문제점이 있었으나, 본 고안에서는 디램의 백바이어스 발생기에 들어있는 발진기의 발진주파수를 내부인가전압 발생기의 전압을 발생하기 위한 신호를 인가하는 전압발생원으로 이용하여 별도의 전압발생원이 필요로 하지 않게 되어 디램 내부의 공간 확보율의 문제점을 해결하는 효과가 있게 된다.

Description

전압 발생장치
제1도는 본 고안의 전압 발생장치의 상세회로도.
제2도는 제1도 각 단의 파형도
*도면의 주요부분에 대한 부호의 설명
100:전원스위칭부 110:발진구동부
120:발진부 130:바이어스부
140:펌핑부 150:지연부
160:제1스위칭부 170:충전커패시터
180:제2스위칭부 190:출력부
본 고안은 전압 발생장치에 관한 것으로, 특히 디램(DRAM:Dynamic Random Access Memory)의 백바이어스 발생기에 들어있는 발진기의 발진주파수를 내부인 가전압 발생기의 전압을 발생하기 위한 신호를 인가하는 전압발생원으로 이용하는 전압 발생장치에 관한 것이다.
종래에는 내부인가전압을 공급하기 위해서 별도의 전압발생원이 필요로 하게 되므로 디램 내부의 공간을 많이 차지하여 공간확보율의 문제점이 있었다.
따라서, 본 고안은 종래의 이러한 문제점을 감안하여 디램 내부의 백바이어스 발생기에 들어있는 발진기의 발진주파수를 내부인가전압 발생기의 전압발생원으로 이용하는데 목적이 있는 것으로, 이러한 목적을 갖는 본 고안을 상세히 설명한다.
제1도는 본 고안 전압 발생장치의 상세회로도로서 이에 도시한 바와같이, 파워 온 신호(PWON)에 의해 스위칭되어 발진구동부(110)를 동작시키는 전원스위칭부(100)와, 상기 전원스위칭부(100)가 온되면 발진부(120)에 인에이블신호를 인가하는 상기 발진구동부(110)와, 상기 발진구동부(110)에서 인에이블신호가 인가되면 발진하여 발진주파수(OSC)를 출력하는 상기 발진부(120)와, 상기 발진구동부(110)의 인에이블신호에 의해 구동하여 백바이어스전압(VBB)의 안정된 바이어스를 잡아주는 바이어스부(130)와, 상기 발진부(120)의 발진주파수(OSC) 및 바이어스부(130)의 출력신호를 입력받아 펌핑신호를 발생하여 그에대하여 펌핑함으로써 상기 백바이어스전압(VBB)의 크기를 결정하는 펌핑부(140)와, 상기 발진부(120)의 발진주파수(OSC)를 입력받아 이를 지연시켜 지연주파수(OSC2)를 출력하는 지연부(150)와, 상기 발진부(120)의 발진주파수(OSC)를 입력받아 스위칭하여 전압(Vi)의 충전여부를 결정하는 제1스위칭부(160)와, 상기 제1스위칭부(160)가 온되면 전압(Vi)을 인가받아 이를 충전하는 충전커패시터(170)와, 상기 지연부(150)의 지연주파수(OSC2)를 입력받아 스위칭하여 상기 충전커패시터(170)에 충전된 전하를 출력하는 제2스위칭부(180)와 상기 제2스위칭부(180)의 출력을 인가받아 그 크기를 조정하여 내부인가전압(Vint)을 출력하는 출력부(190)로 구성한다.
이와같이 구성한 본 고안의 작용 및 효과를 상세히 설명한다.
먼저, 파워 온 신호(PWON)가 전원스위칭부(100)에 입력되기전에 백바이어스전압(VBB) 및 내부인가전압(Vint)은 접지전위로 셋팅되어있게되며 파워 온 신호(PWON)가 인가됨으로써 동작되는데, 상기 백바이어스전압(VBB)의 접지전위로 인해 발진구동부(110)의 트랜지스터(P1)이 온된다하더라도 상기 발진구동부(110)의 트랜지스터(P1)(N1)의 폭과 길이의 비율(W/L ratio)로 인해 (A)의 노드는 저전상태로 결정된다.
이로인해, 상기 저전위의 신호로써 인버터로 구성된 발진부(120)는 인에이블되어 제2도(a)에 도시한 바와같이 발진주파수(OSC)를 출력하게 되고, 또한 상기 저전위의 신호를 바이어스부(130)이 트랜지스터(P2)에서 인가받아 온되어 전원전압(Vcc)을 트랜지스터(P3)(N2)(N3)(N4)에 인가하여 상기 백바이어스전압(VBB)의 바이어스를 안정되게 잡아주게된다.
그리고, 상기 바이어스부(130)가 동작되면(B)의 노드는 고전위가 되어 펌핑부(140)도 마찬가지로 동작하게 되는데, 전원전압(Vcc)은 인버터(I4)(I5)를 통하여 낸드게이트(NAND)의 일측단자로 입력되고, 상기 낸드게이트(NAND)의 타측 단자로는 상기 발진부(120)의 발진주파수(OSC)가 입력되어 (C)노드로 그에따른 펌핑신호를 출력하여 인버터(I7)로 입력하게 된다.
이에따라, 상기 인버터(I7)에 고전위구간이 입력되면 그의 출력은 저전위가 되어 트랜지스터(N7)는 온되며 그로인해 트랜지스터(N9)도 온되므로 (D)의 노드는 저전위가되어 커패시터(C1)에 전하가 충전된다.
또한, 상기 인버터(I7)에 저전위구간이 입력되면 그의 출력은 고전위가 되어 트랜지스터(N8)만이 온이되게 되므로 상기 (C)노드의 펌핑신호에 의해 커패시터(C1)에 축적된 전하는 펌핑되어진다.
따라서, 상기 바이어스부(130)의 바이어스가 조정된 전압으로인해 펌핑부(140)의 다이오드로 구성된 트랜지스터(N6)는 온되고 상기 펌핑부(140)의 커패시터(C1)에 의한 펌핑에 의해 백바이어스전압(VBB)은 그 트랜지스터(N6)의 VT만큼 즉 임계전압만큼 저하된 값이 결정되며, 상기 커패시터(C1)에 의한 펌핑에 의하여 결국 백바이어스전압(VBB)이 -3VT의 값이되면 발진구동부(110)의 트랜지스터(P1)는 온되어 (A)의 노드는 고전위가되므로 발진부(120)를 오프시키고, 이로써 백바이어스전압(VBB)은 초기 접지전위에서 -3VT의 전위로 결정되어진다.
한편, 제2도 (a)에 도시한 상기 발진부(120)의 발진주파수(OSC)는 제1스위칭부(160)로 인가되어 트랜지스터(N10)(N13)를 온시킴으로인해 전압(Vi)가 충전커패시터(170)에 충전된다.
그리고, 지연부(150)는 상기 발진부(120)의 발진주파수(OSC)를 입력받아 제2도 (b)에 도시한 바와같은 지연주파수(OSC2)를 출력하게되고, 이를 제2스위칭부(180)에서 입력받아 고전위구간이 입력되면 트랜지스터(N11)(N14)가 온되어 상기 충전커패시터(170)에 충전된 전하를 출력부(190)로 출력하게되며, 이때 상기 제1스위칭부(160)는 오프상태가 된다.
또한, 출력부(190)는 제2스위칭부(180)의 출력을 오피앰프(OP)의 반전입력단자(-)로 입력받아 그 크기를 조정하게 되는데, 이때 오피앰프(OP)의 가상접지(virtual ground) 이론에 의해 충전커패시터(170)의 전하는 상기 오피앰프(OP)의 부궤환 커패시터(CI)에 이들 커패시터(170)(CI)의 비율만큼 충전하여 내부인가전압(Vint)을 출력하게 된다.
이를 식으로 나타내면 다음과 같다.
여기서, CS 는 충전커패시터(170)이다.
이로써, 지연부(150)의 지연주파수(OSC2)의 클럭과 상기 커패시터(170)(CI)의 비율을 조정함으로써 출력부(190)에서 출력되는 내부인가전압(Vint)을 제2도(c)에 도시한 바와같이 조정하여 발생할 수 있다.
이상에서 상세히 설명한 바와같이, 본 고안은 디램의 백바이어스 발생기에 들어있는 발진기의 발진주파수를 내부인가전압 발생기의 전압을 발생하기 위한 신호를 인가하는 전압발생원으로 이용함으로써 별도의 전압발생원이 필요로 하지 않게 되어 디램 내부의 공간확보율의 문제점을 해결하는 효과가 있게 된다.

Claims (2)

  1. 파워 온 신호에 의해 스위칭되어 발진구동부를 동작시키는 전원스위칭부와, 상기 전원스위칭부가 온되면 발진부에 인에이블신호를 인가하는 상기 발진구동부와, 상기 발진구동부에서 인에이블신호가 인가되면 발진하여 발진주파수를 출력하는 상기 발진부와, 상기 발진구동부의 인에이블신호에 의해 구동하여 백바이어스전압의 안정된 바이어스를 잡아주는 바이어스부와, 상기 발진부의 발진주파수 및 바이어스부의 출력신호를 입력받아 펌핑신호를 발생하여 그에대하여 펌핑함으로써 상기 백바이어스전압의 크기를 결정하는 펌핑부와, 상기 발진부의 발진주파수를 입력받아 이를 지연시켜 지연주파수를 출력하는 지연부와, 상기 발진부의 발진주파수를 입력받아 스위칭하여 전압의 충전여부를 결정하는 제1스위칭부와, 상기 제1스위칭부가 온되면 전압을 인가받아 이를 충전하는 충전커패시터와, 상기 지연부의 지연주파수를 입력받아 스위칭하여 상기 충전커패시터에 충전된 전하를 출력하는 제2스위칭부와, 상기 제2스위칭부의 출력을 인가받아 그 크기를 조정하여 내부인가전압을 출력하는 출력부로 구성하여 된 것을 특징으로 하는 전압 발생장치.
  2. 제1항에 있어서, 출력부에서 출력되는 내부인가전압의 크기는 지연부의 지연주파수 클럭 및 충전커패시터와 부궤환커패시터의 비율에 의해 결정되는 것을 특징으로 하는 전압 발생장치.
KR2019950010340U 1995-05-16 1995-05-16 전압 발생장치 KR0122316Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950010340U KR0122316Y1 (ko) 1995-05-16 1995-05-16 전압 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950010340U KR0122316Y1 (ko) 1995-05-16 1995-05-16 전압 발생장치

Publications (2)

Publication Number Publication Date
KR960038558U KR960038558U (ko) 1996-12-18
KR0122316Y1 true KR0122316Y1 (ko) 1998-08-17

Family

ID=19413262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950010340U KR0122316Y1 (ko) 1995-05-16 1995-05-16 전압 발생장치

Country Status (1)

Country Link
KR (1) KR0122316Y1 (ko)

Also Published As

Publication number Publication date
KR960038558U (ko) 1996-12-18

Similar Documents

Publication Publication Date Title
KR950002015B1 (ko) 하나의 오실레이터에 의해 동작되는 정전원 발생회로
US5532653A (en) Supply voltage compensated charge pump oscillator
KR100280957B1 (ko) 승압 회로 및 그 제어 방법
US20020075706A1 (en) Boosted voltage supply
JPH043110B2 (ko)
JPH0114712B2 (ko)
KR930024010A (ko) 불휘발성 반도체 기억장치
KR970060239A (ko) 승압기 회로
JPH0132599B2 (ko)
KR0165988B1 (ko) 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로
KR950020697A (ko) 반도체 기억장치(a semiconductor memory device)
KR100478866B1 (ko) 저전력발진기
KR970076865A (ko) 불휘발성 반도체 메모리 장치의 차지 펌프 회로
KR100294584B1 (ko) 반도체메모리장치의기판바이어스전압발생회로
KR0122316Y1 (ko) 전압 발생장치
KR0174767B1 (ko) 승압 전위 발생 기능을 갖는 반도체 기억장치
KR960019311A (ko) 양/음 고전압 발생 전원의 출력전위 리셋회로
KR100228384B1 (ko) 집적회로 내장형 공급전원 지연회로
US6011426A (en) Substrate voltage generation circuit for semiconductor device
KR100518240B1 (ko) 반도체 메모리의 기판전압 발생회로
KR960001076B1 (ko) 발진 유도 회로
KR900009086B1 (ko) 전원공급 안정화 리세트회로
KR100449265B1 (ko) 고전압 발생 회로를 갖는 반도체 메모리 장치
KR100218247B1 (ko) 고전압 발생기
KR0170279B1 (ko) 반도체 장치의 고전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee