JP3469456B2 - スイッチング素子の駆動回路 - Google Patents
スイッチング素子の駆動回路Info
- Publication number
- JP3469456B2 JP3469456B2 JP05579398A JP5579398A JP3469456B2 JP 3469456 B2 JP3469456 B2 JP 3469456B2 JP 05579398 A JP05579398 A JP 05579398A JP 5579398 A JP5579398 A JP 5579398A JP 3469456 B2 JP3469456 B2 JP 3469456B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching element
- resistor
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、制御回路とスイッ
チング素子の間に設けられる信号位相反転型の駆動回路
について、その回路構成と設計手順を簡略化するための
技術に関する。
チング素子の間に設けられる信号位相反転型の駆動回路
について、その回路構成と設計手順を簡略化するための
技術に関する。
【０００２】
【従来の技術】スイッチング素子を有する回路で、その
スイッチング素子がバイポーラトランジスタの場合には
ＰＮＰ型であるかＮＰＮ型であるか、ＦＥＴの場合には
Ｐチャネル型であるかＮチャネル型であるかによって、
スイッチング素子に供給すべき信号の位相は反対とな
る。そのため、例えば電源装置などで、その制御回路に
市販の制御用ＩＣを使用する場合、そのＩＣが対応する
トランジスタの極性型とスイッチング素子の極性型を同
じにしなければならない。しかし時によっては、要求仕
様からどうしてもスイッチング素子と制御用ＩＣに互い
の極性が合致しない部品を用いざるを得ない、という事
態が発生する。このような場合、制御回路とスイッチン
グ素子の間には信号位相反転型の駆動回路を設けること
になる。図３には、信号位相反転型の駆動回路を設けた
スイッチング電源装置の従来の一例の回路図を示した。
スイッチング素子がバイポーラトランジスタの場合には
ＰＮＰ型であるかＮＰＮ型であるか、ＦＥＴの場合には
Ｐチャネル型であるかＮチャネル型であるかによって、
スイッチング素子に供給すべき信号の位相は反対とな
る。そのため、例えば電源装置などで、その制御回路に
市販の制御用ＩＣを使用する場合、そのＩＣが対応する
トランジスタの極性型とスイッチング素子の極性型を同
じにしなければならない。しかし時によっては、要求仕
様からどうしてもスイッチング素子と制御用ＩＣに互い
の極性が合致しない部品を用いざるを得ない、という事
態が発生する。このような場合、制御回路とスイッチン
グ素子の間には信号位相反転型の駆動回路を設けること
になる。図３には、信号位相反転型の駆動回路を設けた
スイッチング電源装置の従来の一例の回路図を示した。
【０００３】図３において、入力端子１とアースとの間
にトランスＴの１次巻線Ｎ１とＮＰＮ型トランジスタに
よるスイッチングトランジスタＱ１が直列に接続され、
さらに入力端子１とアースとの間にはフィルタ用のコン
デンサＣ１が接続されている。出力端子２とアースとの
間にはダイオードＤ１とトランスＴの２次巻線Ｎ２が直
列に接続され、さらに出力端子２とアースとの間には、
平滑コンデンサＣ２が接続されている。出力端子２とア
ースとの間にはまた、抵抗Ｒ１とＲ２の直列回路が接続
され、その抵抗Ｒ１とＲ２の接続点は制御回路３の電圧
検出端子に接続されている。以上の接続構成により、ス
イッチング方式の電源装置の基本回路が形成されてい
る。
にトランスＴの１次巻線Ｎ１とＮＰＮ型トランジスタに
よるスイッチングトランジスタＱ１が直列に接続され、
さらに入力端子１とアースとの間にはフィルタ用のコン
デンサＣ１が接続されている。出力端子２とアースとの
間にはダイオードＤ１とトランスＴの２次巻線Ｎ２が直
列に接続され、さらに出力端子２とアースとの間には、
平滑コンデンサＣ２が接続されている。出力端子２とア
ースとの間にはまた、抵抗Ｒ１とＲ２の直列回路が接続
され、その抵抗Ｒ１とＲ２の接続点は制御回路３の電圧
検出端子に接続されている。以上の接続構成により、ス
イッチング方式の電源装置の基本回路が形成されてい
る。
【０００４】ここで、制御回路３については、その内部
が、例えばオープンコレクタ方式やそれに類する方式な
どのように、信号出力端子（Ｐ）をアースと接続するか
切り離すかで信号の状態を変化させるよう構成されてい
るものとする。このような構成の制御回路３は、一般
に、ＰＮＰ型のスイッチング素子を直接駆動するのに適
するものであり、制御回路内部の論理構成もＰＮＰ型に
対応したものとされている。そこで、スイッチング素子
にＮＰＮ型のスイッチングトランジスタＱ１を用いた図
３の回路では、スイッチングトランジスタＱ１のベース
と制御回路３との間に、以下のような接続構成で信号位
相反転型の駆動回路４ｃを設けている。
が、例えばオープンコレクタ方式やそれに類する方式な
どのように、信号出力端子（Ｐ）をアースと接続するか
切り離すかで信号の状態を変化させるよう構成されてい
るものとする。このような構成の制御回路３は、一般
に、ＰＮＰ型のスイッチング素子を直接駆動するのに適
するものであり、制御回路内部の論理構成もＰＮＰ型に
対応したものとされている。そこで、スイッチング素子
にＮＰＮ型のスイッチングトランジスタＱ１を用いた図
３の回路では、スイッチングトランジスタＱ１のベース
と制御回路３との間に、以下のような接続構成で信号位
相反転型の駆動回路４ｃを設けている。
【０００５】トーテムポール構造とするために、ＰＮＰ
型のトランジスタＱ２とＮＰＮ型のトランジスタＱ３は
互いのコレクタ同士が接続され、そのコレクタの共通接
続点はスイッチングトランジスタＱ１のベースに接続さ
れる。トランジスタＱ２のエミッタは抵抗Ｒ８を介して
入力端子１に接続され、トランジスタＱ３のエミッタは
アースに接続される。トランジスタＱ２のベースは、抵
抗Ｒ５を介して入力端子１に、また抵抗Ｒ４とコンデン
サＣ３の並列回路を介して制御回路３の信号出力端子
（Ｐ）に接続される。トランジスタＱ３のベースは抵抗
Ｒ７を介してアースに、抵抗Ｒ６とコンデンサＣ４の並
列回路を介してトランジスタＱ２のベースに接続され
る。制御回路３の信号出力端子（Ｐ）と入力端子１との
間には抵抗Ｒ３が接続される。
型のトランジスタＱ２とＮＰＮ型のトランジスタＱ３は
互いのコレクタ同士が接続され、そのコレクタの共通接
続点はスイッチングトランジスタＱ１のベースに接続さ
れる。トランジスタＱ２のエミッタは抵抗Ｒ８を介して
入力端子１に接続され、トランジスタＱ３のエミッタは
アースに接続される。トランジスタＱ２のベースは、抵
抗Ｒ５を介して入力端子１に、また抵抗Ｒ４とコンデン
サＣ３の並列回路を介して制御回路３の信号出力端子
（Ｐ）に接続される。トランジスタＱ３のベースは抵抗
Ｒ７を介してアースに、抵抗Ｒ６とコンデンサＣ４の並
列回路を介してトランジスタＱ２のベースに接続され
る。制御回路３の信号出力端子（Ｐ）と入力端子１との
間には抵抗Ｒ３が接続される。
【０００６】このような回路構成とした図３の回路で、
例えば、信号出力端子（Ｐ）が制御回路３の内部でアー
スと接続されると、トランジスタＱ２のベースから抵抗
Ｒ４とコンデンサＣ３の並列回路、信号出力端子（Ｐ）
の経路で電流が流れ、トランジスタＱ２はオン状態とな
る。なお、コンデンサＣ３はトランジスタＱ２のオン、
オフ動作を高速化するスピードアップコンデンサであ
る。一方、トランジスタＱ３については、抵抗Ｒ４の端
子間に生じた電圧の抵抗Ｒ６、Ｒ７による分圧電圧がそ
のベースに供給される。しかし、この分圧電圧はトラン
ジスタＱ３のベース、エミッタ間のしきい値電圧よりも
低い値であり、トランジスタＱ３はオフ状態となる。そ
の結果、抵抗Ｒ８、トランジスタＱ２を介してスイッチ
ングトランジスタＱ１のベースに電流が流入し、スイッ
チングトランジスタＱ１はオン状態となる。
例えば、信号出力端子（Ｐ）が制御回路３の内部でアー
スと接続されると、トランジスタＱ２のベースから抵抗
Ｒ４とコンデンサＣ３の並列回路、信号出力端子（Ｐ）
の経路で電流が流れ、トランジスタＱ２はオン状態とな
る。なお、コンデンサＣ３はトランジスタＱ２のオン、
オフ動作を高速化するスピードアップコンデンサであ
る。一方、トランジスタＱ３については、抵抗Ｒ４の端
子間に生じた電圧の抵抗Ｒ６、Ｒ７による分圧電圧がそ
のベースに供給される。しかし、この分圧電圧はトラン
ジスタＱ３のベース、エミッタ間のしきい値電圧よりも
低い値であり、トランジスタＱ３はオフ状態となる。そ
の結果、抵抗Ｒ８、トランジスタＱ２を介してスイッチ
ングトランジスタＱ１のベースに電流が流入し、スイッ
チングトランジスタＱ１はオン状態となる。
【０００７】逆に、信号出力端子（Ｐ）が制御回路３の
内部でアースとは切り離されると、トランジスタＱ２と
Ｑ３のそれぞれのベースには、抵抗Ｒ５、Ｒ６、Ｒ７の
直列回路の所定位置に生じた分圧電圧が供給される。な
お、コンデンサＣ４はトランジスタＱ３の動作速度を高
速化するスピードアップコンデンサであり、その作用は
説明を省略する。この時には抵抗Ｒ５、Ｒ６を介してト
ランジスタＱ３のベースに電流が流入し、トランジスタ
Ｑ３はオン状態となる。一方、トランジスタＱ２は、そ
のベース、エミッタ間に抵抗Ｒ５の端子間に生じる電位
差を抵抗Ｒ８を介して受電するが、その電位差はしきい
値電圧よりも低く、オフ状態となる。その結果、スイッ
チングトランジスタＱ１は、ベースに流入する電流が遮
断された上に、そのベース、エミッタ間は短絡され、オ
フ状態となる。このように図３の回路では、駆動回路４
ｃ中のトランジスタＱ２、Ｑ３が交互にオン、オフする
ことにより、スイッチングトランジスタＱ１が駆動され
る。
内部でアースとは切り離されると、トランジスタＱ２と
Ｑ３のそれぞれのベースには、抵抗Ｒ５、Ｒ６、Ｒ７の
直列回路の所定位置に生じた分圧電圧が供給される。な
お、コンデンサＣ４はトランジスタＱ３の動作速度を高
速化するスピードアップコンデンサであり、その作用は
説明を省略する。この時には抵抗Ｒ５、Ｒ６を介してト
ランジスタＱ３のベースに電流が流入し、トランジスタ
Ｑ３はオン状態となる。一方、トランジスタＱ２は、そ
のベース、エミッタ間に抵抗Ｒ５の端子間に生じる電位
差を抵抗Ｒ８を介して受電するが、その電位差はしきい
値電圧よりも低く、オフ状態となる。その結果、スイッ
チングトランジスタＱ１は、ベースに流入する電流が遮
断された上に、そのベース、エミッタ間は短絡され、オ
フ状態となる。このように図３の回路では、駆動回路４
ｃ中のトランジスタＱ２、Ｑ３が交互にオン、オフする
ことにより、スイッチングトランジスタＱ１が駆動され
る。
【０００８】
【発明が解決しようとする課題】図３において、駆動回
路４ｃのトランジスタＱ２とＱ３は、一方がオン状態の
時は他方はオフ状態となる相補動作を行うことでスイッ
チングトランジスタＱ１を駆動する。ここで、トランジ
スタＱ２とＱ３に正確に相補動作を行わせるには、各ト
ランジスタに適正なバイアスを供給するよう、各抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７、Ｒ８の抵抗値を設定する必要が
ある。しかし、抵抗Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８は複
雑な関係で結合しているため、複雑な手順により検討
し、各抵抗値を決定しなければならない。特に直列接続
状態の抵抗Ｒ５、Ｒ６、Ｒ７については、入力電圧の変
動範囲とトランジスタＱ２、Ｑ３の特性値を考慮した上
で、それらトランジスタが確実に相補動作を行うよう、
相互の抵抗値を定める必要がある。
路４ｃのトランジスタＱ２とＱ３は、一方がオン状態の
時は他方はオフ状態となる相補動作を行うことでスイッ
チングトランジスタＱ１を駆動する。ここで、トランジ
スタＱ２とＱ３に正確に相補動作を行わせるには、各ト
ランジスタに適正なバイアスを供給するよう、各抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７、Ｒ８の抵抗値を設定する必要が
ある。しかし、抵抗Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８は複
雑な関係で結合しているため、複雑な手順により検討
し、各抵抗値を決定しなければならない。特に直列接続
状態の抵抗Ｒ５、Ｒ６、Ｒ７については、入力電圧の変
動範囲とトランジスタＱ２、Ｑ３の特性値を考慮した上
で、それらトランジスタが確実に相補動作を行うよう、
相互の抵抗値を定める必要がある。
【０００９】このように図３に示す回路では、その駆動
回路を設計する場合、一つの抵抗の値を決定するのにも
他の抵抗の値や使用するトランジスタの特性を考慮しな
ければならず、その手順が複雑であり、しかも最適設計
が難しかった。また、図３を見ても分かるように、駆動
回路４ｃは部品点数が多く、そのために装置全体の形状
を大型化するという問題も存在した。そこで本発明は、
回路を構成する部品点数が少なくて済み、また、回路の
設計が簡単に行うことのできるスイッチング素子の駆動
回路を提供することを目的とする。
回路を設計する場合、一つの抵抗の値を決定するのにも
他の抵抗の値や使用するトランジスタの特性を考慮しな
ければならず、その手順が複雑であり、しかも最適設計
が難しかった。また、図３を見ても分かるように、駆動
回路４ｃは部品点数が多く、そのために装置全体の形状
を大型化するという問題も存在した。そこで本発明は、
回路を構成する部品点数が少なくて済み、また、回路の
設計が簡単に行うことのできるスイッチング素子の駆動
回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、スイッチング
素子をオン状態とするためにオン状態となる、スイッチ
ング素子とは逆極性の第１のトランジスタと、スイッチ
ング素子をオフ状態とするためにオン状態となる、スイ
ッチング素子とは同極性の第２のトランジスタを有する
スイッチング素子の駆動回路において、各々の主電流路
がトーテムポール構造に接続された第１のトランジスタ
と第２のトランジスタ、第２のトランジスタの制御端子
と電圧供給点との間に接続された第１の抵抗、第１と第
２のトランジスタの各制御端子間に接続された第２の抵
抗と第１のコンデンサの並列回路を具備し、第１のトラ
ンジスタの主電流路の一端は第３の抵抗を介して電圧供
給点に接続し、第１と第２のトランジスタの主電流路の
共通接続点はスイッチング素子の制御端子に接続し、第
２のトランジスタの制御端子はスイッチング素子の制御
回路に接続するか、あるいは第１と第２のトランジスタ
の主電流路の共通接続点は第４の抵抗を介してスイッチ
ング素子の制御端子に接続し、第２のトランジスタの制
御端子はスイッチング素子の制御回路に接続することを
特徴とする。
素子をオン状態とするためにオン状態となる、スイッチ
ング素子とは逆極性の第１のトランジスタと、スイッチ
ング素子をオフ状態とするためにオン状態となる、スイ
ッチング素子とは同極性の第２のトランジスタを有する
スイッチング素子の駆動回路において、各々の主電流路
がトーテムポール構造に接続された第１のトランジスタ
と第２のトランジスタ、第２のトランジスタの制御端子
と電圧供給点との間に接続された第１の抵抗、第１と第
２のトランジスタの各制御端子間に接続された第２の抵
抗と第１のコンデンサの並列回路を具備し、第１のトラ
ンジスタの主電流路の一端は第３の抵抗を介して電圧供
給点に接続し、第１と第２のトランジスタの主電流路の
共通接続点はスイッチング素子の制御端子に接続し、第
２のトランジスタの制御端子はスイッチング素子の制御
回路に接続するか、あるいは第１と第２のトランジスタ
の主電流路の共通接続点は第４の抵抗を介してスイッチ
ング素子の制御端子に接続し、第２のトランジスタの制
御端子はスイッチング素子の制御回路に接続することを
特徴とする。
【００１１】
【発明の実施の形態】本発明の第１の実施の形態として
は、極性の異なる第１と第２のトランジスタの主電流路
をトーテムポール構造に接続し、第１と第２のトランジ
スタの主電流路の共通接続点をスイッチング素子の制御
端子に接続する。そして、スイッチング素子と同じ極性
でスイッチング素子をオフ状態とするためにオン状態と
なる第２のトランジスタの制御端子を、スイッチング素
子のオンデューティを制御する制御回路に直に接続す
る。その上で、第１の抵抗を第２のトランジスタの制御
端子と電圧供給点の間に接続し、第２の抵抗と第１のコ
ンデンサの並列回路を第１と第２のトランジスタの制御
端子間に接続し、第３の抵抗を第１のトランジスタの主
電流路の一端と電圧供給点との間に接続する。
は、極性の異なる第１と第２のトランジスタの主電流路
をトーテムポール構造に接続し、第１と第２のトランジ
スタの主電流路の共通接続点をスイッチング素子の制御
端子に接続する。そして、スイッチング素子と同じ極性
でスイッチング素子をオフ状態とするためにオン状態と
なる第２のトランジスタの制御端子を、スイッチング素
子のオンデューティを制御する制御回路に直に接続す
る。その上で、第１の抵抗を第２のトランジスタの制御
端子と電圧供給点の間に接続し、第２の抵抗と第１のコ
ンデンサの並列回路を第１と第２のトランジスタの制御
端子間に接続し、第３の抵抗を第１のトランジスタの主
電流路の一端と電圧供給点との間に接続する。
【００１２】本発明の第２の実施の形態としては、極性
の異なる第１と第２のトランジスタの主電流路をトーテ
ムポール構造に接続し、第１と第２のトランジスタの主
電流路の共通接続点を第４の抵抗を介してスイッチング
素子の制御端子に接続する。そして、スイッチング素子
と同じ極性でスイッチング素子をオフ状態とするために
オン状態となる第２のトランジスタの制御端子を、スイ
ッチング素子のオンデューティを制御する制御回路に直
に接続する。その上で、第１の抵抗を第２のトランジス
タの制御端子と電圧供給点の間に接続し、第２の抵抗と
第１のコンデンサの並列回路を第１と第２のトランジス
タの制御端子間に接続する。
の異なる第１と第２のトランジスタの主電流路をトーテ
ムポール構造に接続し、第１と第２のトランジスタの主
電流路の共通接続点を第４の抵抗を介してスイッチング
素子の制御端子に接続する。そして、スイッチング素子
と同じ極性でスイッチング素子をオフ状態とするために
オン状態となる第２のトランジスタの制御端子を、スイ
ッチング素子のオンデューティを制御する制御回路に直
に接続する。その上で、第１の抵抗を第２のトランジス
タの制御端子と電圧供給点の間に接続し、第２の抵抗と
第１のコンデンサの並列回路を第１と第２のトランジス
タの制御端子間に接続する。
【００１３】
【実施例】本発明の第１の実施例による信号位相反転型
のスイッチング素子の駆動回路と、それを組み込んだス
イッチング電源装置の回路を図１に示した。図１におい
て、駆動回路４ａは以下のような構成としている。な
お、図１のスイッチング電源装置を構成する回路部分は
図３と同一の構成である。トーテムポール構造とするた
めに、ＰＮＰ型のトランジスタＱ２とＮＰＮ型のトラン
ジスタＱ３の互いのコレクタ同士を接続し、そのコレク
タの共通接続点をスイッチングトランジスタＱ１のベー
スに接続する。トランジスタＱ２のエミッタは抵抗Ｒ１
３を介して入力端子１に接続し、トランジスタＱ３のエ
ミッタはアースに接続する。トランジスタＱ２のベース
とトランジスタＱ３のベースとの間に抵抗Ｒ１２とコン
デンサＣ１１の並列回路を接続し、トランジスタＱ３の
ベースと入力端子１との間に抵抗Ｒ１１を接続する。そ
して、トランジスタＱ３のベースを直に制御回路３の信
号出力端子（Ｐ）に接続する。このような構成とした図
１の駆動回路４ａは以下のように動作する。
のスイッチング素子の駆動回路と、それを組み込んだス
イッチング電源装置の回路を図１に示した。図１におい
て、駆動回路４ａは以下のような構成としている。な
お、図１のスイッチング電源装置を構成する回路部分は
図３と同一の構成である。トーテムポール構造とするた
めに、ＰＮＰ型のトランジスタＱ２とＮＰＮ型のトラン
ジスタＱ３の互いのコレクタ同士を接続し、そのコレク
タの共通接続点をスイッチングトランジスタＱ１のベー
スに接続する。トランジスタＱ２のエミッタは抵抗Ｒ１
３を介して入力端子１に接続し、トランジスタＱ３のエ
ミッタはアースに接続する。トランジスタＱ２のベース
とトランジスタＱ３のベースとの間に抵抗Ｒ１２とコン
デンサＣ１１の並列回路を接続し、トランジスタＱ３の
ベースと入力端子１との間に抵抗Ｒ１１を接続する。そ
して、トランジスタＱ３のベースを直に制御回路３の信
号出力端子（Ｐ）に接続する。このような構成とした図
１の駆動回路４ａは以下のように動作する。
【００１４】信号出力端子（Ｐ）が制御回路３の内部で
アースと接続されると、トランジスタＱ２のベースから
抵抗Ｒ１２とコンデンサＣ１１の並列回路、信号出力端
子（Ｐ）の経路で電流が流れ、トランジスタＱ２はオン
状態となる。一方、トランジスタＱ３については、その
ベース、エミッタ間が制御回路３内で短絡されるため、
オフ状態となる。これによりスイッチングトランジスタ
Ｑ１は、そのベースに抵抗Ｒ１３、トランジスタＱ２を
介して電流が流入し、オン状態となる。この動作の中で
抵抗Ｒ１２はトランジスタＱ２のベース電流を制限し、
抵抗Ｒ１３はスイッチングトランジスタＱ１のベース電
流を制限することになる。この機能は図３中の抵抗Ｒ４
および抵抗Ｒ８が果たす機能にあたる。また、抵抗Ｒ１
１は制御回路３の信号出力端子（Ｐ）に流入する電流を
制限し、図３中の抵抗Ｒ３と同様、負荷抵抗として機能
する。なお、図１中のコンデンサＣ１１は図３中のコン
デンサＣ３と同じスピードアップコンデンサであり、信
号出力端子（Ｐ）が制御回路３の内部でアースされた直
後には、トランジスタＱ２のベース電流を多く流すよう
作用する。
アースと接続されると、トランジスタＱ２のベースから
抵抗Ｒ１２とコンデンサＣ１１の並列回路、信号出力端
子（Ｐ）の経路で電流が流れ、トランジスタＱ２はオン
状態となる。一方、トランジスタＱ３については、その
ベース、エミッタ間が制御回路３内で短絡されるため、
オフ状態となる。これによりスイッチングトランジスタ
Ｑ１は、そのベースに抵抗Ｒ１３、トランジスタＱ２を
介して電流が流入し、オン状態となる。この動作の中で
抵抗Ｒ１２はトランジスタＱ２のベース電流を制限し、
抵抗Ｒ１３はスイッチングトランジスタＱ１のベース電
流を制限することになる。この機能は図３中の抵抗Ｒ４
および抵抗Ｒ８が果たす機能にあたる。また、抵抗Ｒ１
１は制御回路３の信号出力端子（Ｐ）に流入する電流を
制限し、図３中の抵抗Ｒ３と同様、負荷抵抗として機能
する。なお、図１中のコンデンサＣ１１は図３中のコン
デンサＣ３と同じスピードアップコンデンサであり、信
号出力端子（Ｐ）が制御回路３の内部でアースされた直
後には、トランジスタＱ２のベース電流を多く流すよう
作用する。
【００１５】次に、信号出力端子（Ｐ）が制御回路３の
内部でアースから切り離されると、トランジスタＱ３
は、そのベースに抵抗Ｒ１１を介して電流が流入し、オ
ン状態となる。一方、トランジスタＱ２は、信号出力端
子（Ｐ）の位置の電位がトランジスタＱ３のベース、エ
ミッタ間電圧に応じて上昇することによりオン状態を維
持できなくなり、ほぼオフ状態となる。この動作の中で
抵抗Ｒ１１はトランジスタＱ３のベース電流を制限し、
また、トランジスタＱ２のターンオフ時における蓄積電
荷の放電路を形成する。この機能は図３中の抵抗Ｒ５と
Ｒ６が果たす機能にあたる。なお、図１の回路では、ト
ランジスタＱ３を制御回路３に直に接続したことによ
り、図３に示すスピードアップコンデンサとしてのコン
デンサＣ４と帰還設定兼蓄積電荷放電用の抵抗Ｒ７を不
要としている。
内部でアースから切り離されると、トランジスタＱ３
は、そのベースに抵抗Ｒ１１を介して電流が流入し、オ
ン状態となる。一方、トランジスタＱ２は、信号出力端
子（Ｐ）の位置の電位がトランジスタＱ３のベース、エ
ミッタ間電圧に応じて上昇することによりオン状態を維
持できなくなり、ほぼオフ状態となる。この動作の中で
抵抗Ｒ１１はトランジスタＱ３のベース電流を制限し、
また、トランジスタＱ２のターンオフ時における蓄積電
荷の放電路を形成する。この機能は図３中の抵抗Ｒ５と
Ｒ６が果たす機能にあたる。なお、図１の回路では、ト
ランジスタＱ３を制御回路３に直に接続したことによ
り、図３に示すスピードアップコンデンサとしてのコン
デンサＣ４と帰還設定兼蓄積電荷放電用の抵抗Ｒ７を不
要としている。
【００１６】このように図１に示す構成の駆動回路４ａ
は、図３に示す駆動回路４ｃに比べて回路構成は簡素で
ありながらも確実にトランジスタＱ２とＱ３に相補動作
を行わせることが出来る。しかも、抵抗Ｒ１３の抵抗値
は、ほぼスイッチングトランジスタＱ１のベース電流よ
り決定し、抵抗Ｒ１２の抵抗値は抵抗Ｒ１３の抵抗値と
トランジスタＱ２のベース電流より決定することができ
る。そして、抵抗Ｒ１１は抵抗Ｒ１２と抵抗Ｒ１３の合
成抵抗値とトランジスタＱ３のベース電流よりほぼ決定
することができ、図３に示す駆動回路４ｃに比べてはる
かに、各素子の値を容易に決定することができる。
は、図３に示す駆動回路４ｃに比べて回路構成は簡素で
ありながらも確実にトランジスタＱ２とＱ３に相補動作
を行わせることが出来る。しかも、抵抗Ｒ１３の抵抗値
は、ほぼスイッチングトランジスタＱ１のベース電流よ
り決定し、抵抗Ｒ１２の抵抗値は抵抗Ｒ１３の抵抗値と
トランジスタＱ２のベース電流より決定することができ
る。そして、抵抗Ｒ１１は抵抗Ｒ１２と抵抗Ｒ１３の合
成抵抗値とトランジスタＱ３のベース電流よりほぼ決定
することができ、図３に示す駆動回路４ｃに比べてはる
かに、各素子の値を容易に決定することができる。
【００１７】本発明の第２の実施例による信号位相反転
型のスイッチング素子の駆動回路と、それを組み込んだ
スイッチング電源装置の回路を図２に示した。図２に示
す回路は図１の回路と比べて、トランジスタＱ２のエミ
ッタと入力端子１との間に抵抗Ｒ１３を接続する代わり
に、スイッチングトランジスタＱ１のベースとトランジ
スタＱ２のコレクタの間に抵抗Ｒ１４を接続したもので
ある。なお、その他の回路構成は同一となっている。図
１に示す駆動回路４ａの抵抗Ｒ１３は、主にスイッチン
グトランジスタＱ１のベース電流を制限するという役割
を担っている。そこで図２の回路は、スイッチングトラ
ンジスタＱ１のベース電流を制限するために、図１の抵
抗Ｒ１３に代えてスイッチングトランジスタＱ１のベー
スに直に抵抗Ｒ１４を接続したものである。なお、一つ
の駆動回路に図１の抵抗Ｒ１３と図２の抵抗Ｒ１４を一
緒に設けても構わない。
型のスイッチング素子の駆動回路と、それを組み込んだ
スイッチング電源装置の回路を図２に示した。図２に示
す回路は図１の回路と比べて、トランジスタＱ２のエミ
ッタと入力端子１との間に抵抗Ｒ１３を接続する代わり
に、スイッチングトランジスタＱ１のベースとトランジ
スタＱ２のコレクタの間に抵抗Ｒ１４を接続したもので
ある。なお、その他の回路構成は同一となっている。図
１に示す駆動回路４ａの抵抗Ｒ１３は、主にスイッチン
グトランジスタＱ１のベース電流を制限するという役割
を担っている。そこで図２の回路は、スイッチングトラ
ンジスタＱ１のベース電流を制限するために、図１の抵
抗Ｒ１３に代えてスイッチングトランジスタＱ１のベー
スに直に抵抗Ｒ１４を接続したものである。なお、一つ
の駆動回路に図１の抵抗Ｒ１３と図２の抵抗Ｒ１４を一
緒に設けても構わない。
【００１８】
【発明の効果】以上に述べたように本発明によるスイッ
チング素子の駆動回路は、トーテムポール構造とした極
性の異なる第１と第２のトランジスタを使用し、スイッ
チング素子と同じ極性で、スイッチング素子をオフ状態
にするためにオン状態となる第２のトランジスタの制御
端子をスイッチング素子の制御回路に直に接続する。そ
して、第１の抵抗を第２のトランジスタの制御端子と電
圧供給点の間に接続し、第２の抵抗と第１のコンデンサ
の並列回路を第１と第２のトランジスタの制御端子間に
接続する。また、仕様に応じて、第３の抵抗を第１のト
ランジスタの主電流路の一端と電圧供給点との間に接続
するか、あるいは第１と第２のトランジスタの共通接続
点とスイッチング素子の制御端子との間に第４の抵抗を
接続した構造を特徴とする。このような構成とすること
により、素子数が少なく簡素な構成でありながらも、確
実に第１と第２のトランジスタに相補動作を行わせるこ
とができ、しかも設計時において各抵抗の値を容易に決
定することが可能となる。
チング素子の駆動回路は、トーテムポール構造とした極
性の異なる第１と第２のトランジスタを使用し、スイッ
チング素子と同じ極性で、スイッチング素子をオフ状態
にするためにオン状態となる第２のトランジスタの制御
端子をスイッチング素子の制御回路に直に接続する。そ
して、第１の抵抗を第２のトランジスタの制御端子と電
圧供給点の間に接続し、第２の抵抗と第１のコンデンサ
の並列回路を第１と第２のトランジスタの制御端子間に
接続する。また、仕様に応じて、第３の抵抗を第１のト
ランジスタの主電流路の一端と電圧供給点との間に接続
するか、あるいは第１と第２のトランジスタの共通接続
点とスイッチング素子の制御端子との間に第４の抵抗を
接続した構造を特徴とする。このような構成とすること
により、素子数が少なく簡素な構成でありながらも、確
実に第１と第２のトランジスタに相補動作を行わせるこ
とができ、しかも設計時において各抵抗の値を容易に決
定することが可能となる。
【図１】 本発明の第１の実施例によるスイッチング素
子の駆動回路とそれを組み込んだスイッチング電源装置
の回路図。
子の駆動回路とそれを組み込んだスイッチング電源装置
の回路図。
【図２】 本発明の第２の実施例によるスイッチング素
子の駆動回路とそれを組み込んだスイッチング電源装置
の回路図。
子の駆動回路とそれを組み込んだスイッチング電源装置
の回路図。
【図３】 従来のスイッチング素子の駆動回路とそれを
組み込んだスイッチング電源装置の回路図。
組み込んだスイッチング電源装置の回路図。
１ 入力端子（電圧供給端子）
２ 出力端子
３ 制御回路
（Ｐ） 信号出力端子
４ａ〜４ｃ 駆動回路
Ｑ１ スイッチングトランジスタ
Ｑ２ 第１のトランジスタ
Ｑ３ 第２のトランジスタ
Ｒ１１ 第１の抵抗
Ｒ１２ 第２の抵抗
Ｒ１３ 第３の抵抗
Ｒ１４ 第４の抵抗
Ｃ１１ 第１のコンデンサ
Claims (2)
- 【請求項１】 スイッチング素子を制御する制御回路
と、該スイッチング素子をオン状態とするためにオン状
態となる、該スイッチング素子とは逆極性の第１のトラ
ンジスタと、該スイッチング素子をオフ状態とするため
にオン状態となる、該スイッチング素子とは同極性の第
２のトランジスタを有するスイッチング素子の駆動回路
において、 各々の主電流路が直列に接続された前記第１と第２のト
ランジスタ、該第２のトランジスタの制御端子と電圧供
給点との間に接続された第１の抵抗、 該第１と第２のトランジスタの各制御端子間に接続され
た第２の抵抗と第１のコンデンサの並列回路、 該第１のトランジスタの主電流路の一端と電圧供給点と
の間に接続された第３の抵抗を具備し、該第１と第２の
トランジスタの主電流路の共通接続点が該スイッチング
素子の制御端子に接続され、該第２のトランジスタの制
御端子が該制御回路に直接接続されることを特徴とする
スイッチング素子の駆動回路。 - 【請求項２】 スイッチング素子を制御する制御回路
と、該スイッチング素子をオン状態とするためにオン状
態となる、該スイッチング素子とは逆極性の第１のトラ
ンジスタと、該スイッチング素子をオフ状態とするため
にオン状態となる、該スイッチング素子とは同極性の第
２のトランジスタを有するスイッチング素子の駆動回路
において、 各々の主電流路が直列に接続された前記第１と第２のト
ランジスタ、該第２のトランジスタの制御端子と電圧供
給点との間に接続された第１の抵抗、 該第１と第２のトランジスタの各制御端子間に接続され
た第２の抵抗と第１のコンデンサの並列回路、 該第１と第２のトランジスタの主電流路の共通接続点が
第４の抵抗を介して該スイッチング素子の制御端子に接
続され、該第２のトランジスタの制御端子が該制御回路
に直接接続されることを特徴とするスイッチング素子の
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05579398A JP3469456B2 (ja) | 1998-02-20 | 1998-02-20 | スイッチング素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05579398A JP3469456B2 (ja) | 1998-02-20 | 1998-02-20 | スイッチング素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11239047A JPH11239047A (ja) | 1999-08-31 |
| JP3469456B2 true JP3469456B2 (ja) | 2003-11-25 |
Family
ID=13008801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05579398A Expired - Fee Related JP3469456B2 (ja) | 1998-02-20 | 1998-02-20 | スイッチング素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3469456B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1442793B1 (en) * | 2001-09-28 | 2010-12-22 | Shibaura Mechatronics Corporation | Photocatalyst and method for preparing the same |
| CN100392970C (zh) * | 2006-07-11 | 2008-06-04 | 广州汉为电子科技有限公司 | 零偏置工作的无源信号隔离器 |
-
1998
- 1998-02-20 JP JP05579398A patent/JP3469456B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11239047A (ja) | 1999-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| JP3800115B2 (ja) | 過電流検出機能付き負荷駆動回路 | |
| JPH10271680A (ja) | 電源回路 | |
| JP3469456B2 (ja) | スイッチング素子の駆動回路 | |
| CN114337643B (zh) | 一种脉冲信号输出电路 | |
| JPH0843455A (ja) | 絶対値回路 | |
| JPH03169119A (ja) | 出力回路 | |
| JPH03156967A (ja) | 出力回路 | |
| JPH06197445A (ja) | トランジスタ保護回路 | |
| JP2004201083A (ja) | 過電流検出回路 | |
| JP3059893B2 (ja) | スイッチ回路 | |
| US5986411A (en) | IC for implementing the function of a DIAC diode | |
| JPH0575418A (ja) | 過電流検出回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2959408B2 (ja) | 比較回路 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JP3343833B2 (ja) | 電力増幅器 | |
| JP3275778B2 (ja) | 過電流保護回路 | |
| JP2597317Y2 (ja) | 基準電源回路 | |
| JP2003348824A (ja) | スイッチング電源用のドライブ回路 | |
| JP2001177774A (ja) | 固体撮像素子の駆動回路 | |
| JPH04358413A (ja) | トーテムポール回路 | |
| JP2776621B2 (ja) | 出力回路 | |
| JPH0127247Y2 (ja) | ||
| JPH0671176B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |