JPH10271680A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH10271680A JPH10271680A JP9073846A JP7384697A JPH10271680A JP H10271680 A JPH10271680 A JP H10271680A JP 9073846 A JP9073846 A JP 9073846A JP 7384697 A JP7384697 A JP 7384697A JP H10271680 A JPH10271680 A JP H10271680A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】起動スイッチによる電源立ち上げ時に過大電流
が流れないようにした電源回路を提供する。 【解決手段】電源ラインと基準電位点間に直列に順次接
続されたトランジスタＴｒと抵抗Ｒ１、Ｒ２との接続点
ａに出力端子４が接続されるとともに出力端子４と基準
電位点との間にコンデンサ５が接続され、起動スイッチ
２の動作開始に応答してトランジスタＴｒが導通するよ
うに構成された電源回路である。出力端子４側の電圧
（ｂ点の電圧）の変化を遅延する遅延回路１０と、前記
トランジスタＴｒに流れる電流を制限する電流制限回路
１２と、遅延回路１０の出力に基いて電流制限回路１２
の電流制限値をコントロールする電流制限コンロトール
回路１１とを具備し、起動スイッチ２の動作開始に伴う
電流立ち上げ時に過大な出力電流の発生を抑える
が流れないようにした電源回路を提供する。 【解決手段】電源ラインと基準電位点間に直列に順次接
続されたトランジスタＴｒと抵抗Ｒ１、Ｒ２との接続点
ａに出力端子４が接続されるとともに出力端子４と基準
電位点との間にコンデンサ５が接続され、起動スイッチ
２の動作開始に応答してトランジスタＴｒが導通するよ
うに構成された電源回路である。出力端子４側の電圧
（ｂ点の電圧）の変化を遅延する遅延回路１０と、前記
トランジスタＴｒに流れる電流を制限する電流制限回路
１２と、遅延回路１０の出力に基いて電流制限回路１２
の電流制限値をコントロールする電流制限コンロトール
回路１１とを具備し、起動スイッチ２の動作開始に伴う
電流立ち上げ時に過大な出力電流の発生を抑える
Description
【０００１】
【発明の属する技術分野】本発明は、負荷回路に電力を
供給する電源回路に関するものである。
供給する電源回路に関するものである。
【０００２】
【従来の技術】図６は、従来の定電圧電源回路を示して
いる。同図において、電圧Ｖｃｃの電源ライン６とグラ
ンド電位点（基準電位点）との間に、ＰＮＰ型の出力ト
ランジスタＴｒと、第１、第２抵抗Ｒ１，Ｒ２が順次直
列に接続されるとともに、その出力トランジスタＴｒの
コレクタと第１抵抗Ｒ１の接続中点ａが出力端子４に接
続されている。
いる。同図において、電圧Ｖｃｃの電源ライン６とグラ
ンド電位点（基準電位点）との間に、ＰＮＰ型の出力ト
ランジスタＴｒと、第１、第２抵抗Ｒ１，Ｒ２が順次直
列に接続されるとともに、その出力トランジスタＴｒの
コレクタと第１抵抗Ｒ１の接続中点ａが出力端子４に接
続されている。
【０００３】また、第１、第２抵抗Ｒ１，Ｒ２の接続中
点ｂはコンパレータ３の非反転端子（＋）に接続されて
いる。コンパレータ３の反転端子（−）は抵抗Ｒoの一
端と起動スイッチ２の接続点ｄに接続されている。抵抗
Ｒoの他端はグランド電位点に接続され、スイッチ２の
他端は定電流源１を介して電源ラインへ接続されてい
る。起動スイッチ２がＯＮしたときのｄ点の電圧をＶ1
とする。出力端子４には回路の発振防止用のコンデンサ
５が接続される。
点ｂはコンパレータ３の非反転端子（＋）に接続されて
いる。コンパレータ３の反転端子（−）は抵抗Ｒoの一
端と起動スイッチ２の接続点ｄに接続されている。抵抗
Ｒoの他端はグランド電位点に接続され、スイッチ２の
他端は定電流源１を介して電源ラインへ接続されてい
る。起動スイッチ２がＯＮしたときのｄ点の電圧をＶ1
とする。出力端子４には回路の発振防止用のコンデンサ
５が接続される。
【０００４】尚、出力端子４に接続される負荷７（図８
参照）の容量もコンデンサ５と並列に入るが、説明の便
宜のため、ここではコンデンサ５にその負荷容量をも含
めて考えることにする。さて、上記のように構成された
電源回路は、スイッチ２のＯＮによって起動する。
参照）の容量もコンデンサ５と並列に入るが、説明の便
宜のため、ここではコンデンサ５にその負荷容量をも含
めて考えることにする。さて、上記のように構成された
電源回路は、スイッチ２のＯＮによって起動する。
【０００５】まず、スイッチ２のＯＮに伴ってコンパレ
ータ３の反転端子（−）にｄ点の電圧Ｖ1が印加される
と、コンパレータ３の出力はローレベルとなり、トラン
ジスタＴｒがＯＮしてコンデンサ５が急速充電される。
ｂ点の電圧がＶ1以上になると、コンパレータ３の出力
はハイレベルになり、出力トランジスタＴｒはＯＦＦす
るが、負荷７に電流が供給されるに従い、ｂ点の電位は
下がるので、再び出力トランジスタＴｒがＯＮする。つ
まり、出力トランジスタＴｒはｂ点の電圧（従って出力
端子４の電圧）が一定になるように動作する。
ータ３の反転端子（−）にｄ点の電圧Ｖ1が印加される
と、コンパレータ３の出力はローレベルとなり、トラン
ジスタＴｒがＯＮしてコンデンサ５が急速充電される。
ｂ点の電圧がＶ1以上になると、コンパレータ３の出力
はハイレベルになり、出力トランジスタＴｒはＯＦＦす
るが、負荷７に電流が供給されるに従い、ｂ点の電位は
下がるので、再び出力トランジスタＴｒがＯＮする。つ
まり、出力トランジスタＴｒはｂ点の電圧（従って出力
端子４の電圧）が一定になるように動作する。
【０００６】
【発明が解決しようとする課題】ところで、この従来回
路では、スイッチ２を投入して電源を立ち上げるとき
に、コンデンサ５に予め設定した最大電流が流れる。特
性図で示すと図７のように通常の出力負荷電流Ｉoより
も大きな電流Ｉmaxが流れ、グラフのＡ→Ｂ→Ｃ→Ｄの
順序でＤ点に至ることになる。
路では、スイッチ２を投入して電源を立ち上げるとき
に、コンデンサ５に予め設定した最大電流が流れる。特
性図で示すと図７のように通常の出力負荷電流Ｉoより
も大きな電流Ｉmaxが流れ、グラフのＡ→Ｂ→Ｃ→Ｄの
順序でＤ点に至ることになる。
【０００７】このように、起動時に最大電流Ｉmaxが流
れると、電流の入力系統、即ち電源ライン６を不安定な
状態にする。このため、例えば電源ライン６に接続され
ている他の回路８、９（図８参照）の誤動作を引き起こ
したりする虞れがあった。例えば、回路８又は９がマイ
クロコンピュータを含んでいる場合には、そのマイクロ
コンピュータをリセットしてしまうことがあった。
れると、電流の入力系統、即ち電源ライン６を不安定な
状態にする。このため、例えば電源ライン６に接続され
ている他の回路８、９（図８参照）の誤動作を引き起こ
したりする虞れがあった。例えば、回路８又は９がマイ
クロコンピュータを含んでいる場合には、そのマイクロ
コンピュータをリセットしてしまうことがあった。
【０００８】本発明は、このような点に鑑みなされたも
のであって、起動スイッチによる電源立ち上げ時に過大
電流が流れないようにした電源回路を提供することを目
的とする。
のであって、起動スイッチによる電源立ち上げ時に過大
電流が流れないようにした電源回路を提供することを目
的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、電源ラインと基準電位点間に直列に順次
接続されたトランジスタと抵抗との接続点に出力端子が
接続されるとともに前記出力端子と前記基準電位点との
間にコンデンサが接続され、起動スイッチの動作開始に
応答して前記トランジスタが導通するように構成された
電源回路において、前記出力端子の出力電圧の変化を遅
延する遅延回路と、前記トランジスタに流れる電流を制
限する電流制限回路と、前記遅延回路の出力に基いて前
記電流制限回路の電流制限値をコントロールする電流制
限コンロトール回路とを具備し、前記起動スイッチによ
る動作開始に伴う電流立ち上げ時に過大な出力電流の発
生を抑えるようにしている。
め本発明では、電源ラインと基準電位点間に直列に順次
接続されたトランジスタと抵抗との接続点に出力端子が
接続されるとともに前記出力端子と前記基準電位点との
間にコンデンサが接続され、起動スイッチの動作開始に
応答して前記トランジスタが導通するように構成された
電源回路において、前記出力端子の出力電圧の変化を遅
延する遅延回路と、前記トランジスタに流れる電流を制
限する電流制限回路と、前記遅延回路の出力に基いて前
記電流制限回路の電流制限値をコントロールする電流制
限コンロトール回路とを具備し、前記起動スイッチによ
る動作開始に伴う電流立ち上げ時に過大な出力電流の発
生を抑えるようにしている。
【００１０】
【発明の実施の形態】本発明の実施形態の大まかな構成
を示す図１において、図６の従来例と同一部分には同一
の符号を付してある。本実施形態では、エミッタが電源
ライン６に接続され、ベースがコンパレータ３の出力に
接続されたＰＮＰ型のトランジスタＱ２を設けている。
このトランジスタＱ２と出力トランジスタＴｒの電流比
は１：ｎ（ｎ＞１）としている。１２は、コンパレータ
３の出力電流を制限し、それによって出力トランジスタ
Ｔｒの出力電流を制限する電流制限回路である。
を示す図１において、図６の従来例と同一部分には同一
の符号を付してある。本実施形態では、エミッタが電源
ライン６に接続され、ベースがコンパレータ３の出力に
接続されたＰＮＰ型のトランジスタＱ２を設けている。
このトランジスタＱ２と出力トランジスタＴｒの電流比
は１：ｎ（ｎ＞１）としている。１２は、コンパレータ
３の出力電流を制限し、それによって出力トランジスタ
Ｔｒの出力電流を制限する電流制限回路である。
【００１１】１０はｂ点の電圧を遅延する遅延回路であ
り、１１はその出力電圧の値に基いて電流制限回路１２
をその電流制限値を可変するようにコントロールする電
流制限コントロール回路である。電流制限回路１２は電
流制限コントロール回路１１からのコントロール信号に
応じて出力電流を制限する。これらの遅延回路１０、電
流制限コントロール回路１１、電流制限回路１２は電源
立ち上げ時における出力の過電流を防止する過電流防止
回路を構成している。図２は図１において、コンパレー
タ３、遅延回路１０、電流制限コントロール回路１１、
電流制限回路１２を詳細に表わした回路図を示してい
る。
り、１１はその出力電圧の値に基いて電流制限回路１２
をその電流制限値を可変するようにコントロールする電
流制限コントロール回路である。電流制限回路１２は電
流制限コントロール回路１１からのコントロール信号に
応じて出力電流を制限する。これらの遅延回路１０、電
流制限コントロール回路１１、電流制限回路１２は電源
立ち上げ時における出力の過電流を防止する過電流防止
回路を構成している。図２は図１において、コンパレー
タ３、遅延回路１０、電流制限コントロール回路１１、
電流制限回路１２を詳細に表わした回路図を示してい
る。
【００１２】まず、コンパレータ３は定電流源１６と、
その定電流源１６にエミッタが共通に接続された一対の
ＰＮＰ型のトランジスタＴ1、Ｔ2と、トランジスタＴ
1、Ｔ2のコレクタに接続されて、カレントミラー回路を
成す一対のＮＰＮ型のトランジスタＴ3、Ｔ4と、コンパ
レータ３の出力用のトランジスタＴ5とから構成されて
いる。
その定電流源１６にエミッタが共通に接続された一対の
ＰＮＰ型のトランジスタＴ1、Ｔ2と、トランジスタＴ
1、Ｔ2のコレクタに接続されて、カレントミラー回路を
成す一対のＮＰＮ型のトランジスタＴ3、Ｔ4と、コンパ
レータ３の出力用のトランジスタＴ5とから構成されて
いる。
【００１３】トランジスタＴ5のコレクタはトランジス
タＱ２と出力トランジスタＴｒの各ベースに接続され、
エミッタはグランド電位点に接続されている。トランジ
スタＴ1のベースはｄ点に接続され、トランジスタＴ2の
ベースはｂ点に接続されている。
タＱ２と出力トランジスタＴｒの各ベースに接続され、
エミッタはグランド電位点に接続されている。トランジ
スタＴ1のベースはｄ点に接続され、トランジスタＴ2の
ベースはｂ点に接続されている。
【００１４】次に、電流制限回路１２は、コレクタが前
記トランジスタＴ5のベースに接続されるとともに、エ
ミッタがグランド電位点に接続されたＮＰＮ型のトラン
ジスタＱAと、一端がトランジスタＱ２のコレクタ及び
トランジスタＱAのベースに接続され、他端がグランド
電位点に接続された抵抗ＲAと、図のｆ点とグランド電
位点間に接続された抵抗Ｒ５〜Ｒ８及びＮＰＮ型のトラ
ンジスタＱ５〜Ｑ８の各ペアとから構成されている。
記トランジスタＴ5のベースに接続されるとともに、エ
ミッタがグランド電位点に接続されたＮＰＮ型のトラン
ジスタＱAと、一端がトランジスタＱ２のコレクタ及び
トランジスタＱAのベースに接続され、他端がグランド
電位点に接続された抵抗ＲAと、図のｆ点とグランド電
位点間に接続された抵抗Ｒ５〜Ｒ８及びＮＰＮ型のトラ
ンジスタＱ５〜Ｑ８の各ペアとから構成されている。
【００１５】一方、遅延回路１０は抵抗Ｒとコンデンサ
Ｃの積分回路で構成されている。また、電流制限コント
ロール回路１１は非反転端子（＋）が積分回路１０の出
力を受けるように接続された４個（一般的にはＮ個、Ｎ
≧１）のコンパレータと、それらのコンパレータの反転
端子（−）に基準電圧を与える基準電圧発生回路２５と
から成っている。
Ｃの積分回路で構成されている。また、電流制限コント
ロール回路１１は非反転端子（＋）が積分回路１０の出
力を受けるように接続された４個（一般的にはＮ個、Ｎ
≧１）のコンパレータと、それらのコンパレータの反転
端子（−）に基準電圧を与える基準電圧発生回路２５と
から成っている。
【００１６】ここで、基準電圧発生回路２５はスイッチ
２がＯＮの時にＲoに発生する電圧と同じ電圧Ｖ1とグラ
ンド電位点間に直列に接続された抵抗Ｒ１１〜Ｒ１５で
構成されている。
２がＯＮの時にＲoに発生する電圧と同じ電圧Ｖ1とグラ
ンド電位点間に直列に接続された抵抗Ｒ１１〜Ｒ１５で
構成されている。
【００１７】次に、図２の回路の動作を説明する。定電
流源１と１６を連動させるスイッチ２をＯＮする前は、
差動アンプ（コンパレータ３）はＯＦＦ状態となってい
る。このためトランジスタＴ5はＯＦＦであり、トラン
ジスタＱ２、ＴｒはいずれもＯＦＦとなっている。スイ
ッチ２はＯＮすると、抵抗Ｒoに定電流源１からの定電
流が流れることによりｄ点がハイレベルになり、同時に
定電流源１６もＯＮし、差動アンプのためｂ点もハイレ
ベルになろうとする。
流源１と１６を連動させるスイッチ２をＯＮする前は、
差動アンプ（コンパレータ３）はＯＦＦ状態となってい
る。このためトランジスタＴ5はＯＦＦであり、トラン
ジスタＱ２、ＴｒはいずれもＯＦＦとなっている。スイ
ッチ２はＯＮすると、抵抗Ｒoに定電流源１からの定電
流が流れることによりｄ点がハイレベルになり、同時に
定電流源１６もＯＮし、差動アンプのためｂ点もハイレ
ベルになろうとする。
【００１８】このとき通常モードでの立ち上がりでは、
トランジスタＴ１よりもトランジスタＴ2の立ち上がり
が若干遅れるため立ち上がるときに出力トランジスタＴ
ｒが能力いっぱいまで電流を流そうとする。この立ち上
がり時に出力トランジスタＴｒを保護するために抵抗Ｒ
A、トランジスタＱAを入れて、Ｔ5→Ｑ２→ＲA（ＱA）
の系で帰還をかけて一定電流に保ちながら出力が立ち上
がる（ＴｒはＱ２のｎ倍の電流能力を有しているものと
する）ようにしている。
トランジスタＴ１よりもトランジスタＴ2の立ち上がり
が若干遅れるため立ち上がるときに出力トランジスタＴ
ｒが能力いっぱいまで電流を流そうとする。この立ち上
がり時に出力トランジスタＴｒを保護するために抵抗Ｒ
A、トランジスタＱAを入れて、Ｔ5→Ｑ２→ＲA（ＱA）
の系で帰還をかけて一定電流に保ちながら出力が立ち上
がる（ＴｒはＱ２のｎ倍の電流能力を有しているものと
する）ようにしている。
【００１９】しかし、ＲA、ＱAを入れても通常は出力ト
ランジスタＴｒの能力いっぱい近くまで動作できるよう
にしているため立ち上がり電流（ラッシュ電流）がかな
り大きい。この過大ラッシュ電流を回避するために電流
制限コントロール回路１１を設け、立ち上がり時に階段
を追って電流を増加していくようになす。
ランジスタＴｒの能力いっぱい近くまで動作できるよう
にしているため立ち上がり電流（ラッシュ電流）がかな
り大きい。この過大ラッシュ電流を回避するために電流
制限コントロール回路１１を設け、立ち上がり時に階段
を追って電流を増加していくようになす。
【００２０】この電流の増加は次のようにして行なわれ
る。まず、コンデンサＣの充電に伴い、遅延回路１０の
出力電圧が或る値に達すると、コンパレータ２１の出力
がハイレベルに転じ、制限回路１２のトランジスタＱ５
がＯＮして抵抗Ｒ５が抵抗ＲAと並列に入り、ｆ点の電
圧が下がるので、トランジスタＱAによるグランド電位
点への側路電流も減少する。その分、トランジスタＴ5
のベース電流が多くなってトランジスタＴ5のコレクタ
電流も増加するので、トランジスタＱ２及び出力トラン
ジスタＴｒの出力電流が更に上昇し、コンデンサＣの出
力電圧が次の所定値に達すると、コンパレータ２２の出
力もハイレベルに変遷するので、トランジスタＱ５に加
えてトランジスタＱ６もＯＮする状態になり、電流制限
回路１２において動作する抵抗はＲAにＲ５とＲ６が並
列に加わる。
る。まず、コンデンサＣの充電に伴い、遅延回路１０の
出力電圧が或る値に達すると、コンパレータ２１の出力
がハイレベルに転じ、制限回路１２のトランジスタＱ５
がＯＮして抵抗Ｒ５が抵抗ＲAと並列に入り、ｆ点の電
圧が下がるので、トランジスタＱAによるグランド電位
点への側路電流も減少する。その分、トランジスタＴ5
のベース電流が多くなってトランジスタＴ5のコレクタ
電流も増加するので、トランジスタＱ２及び出力トラン
ジスタＴｒの出力電流が更に上昇し、コンデンサＣの出
力電圧が次の所定値に達すると、コンパレータ２２の出
力もハイレベルに変遷するので、トランジスタＱ５に加
えてトランジスタＱ６もＯＮする状態になり、電流制限
回路１２において動作する抵抗はＲAにＲ５とＲ６が並
列に加わる。
【００２１】そのため、トランジスタＱAの側路電流が
一層小さくなり、出力電流は大きくなる。以上の如き動
作を繰り返し、トランジスタＱ５〜Ｑ８の全てがＯＮ状
態となると、出力電流は一番大きなものとなる。図５に
おいて、Ｄ点に至る（通常状態になる）と、その後の出
力電流の制御はｂ点の電圧によってコンパレータ３を介
して行なわれる。
一層小さくなり、出力電流は大きくなる。以上の如き動
作を繰り返し、トランジスタＱ５〜Ｑ８の全てがＯＮ状
態となると、出力電流は一番大きなものとなる。図５に
おいて、Ｄ点に至る（通常状態になる）と、その後の出
力電流の制御はｂ点の電圧によってコンパレータ３を介
して行なわれる。
【００２２】ここで、遅延回路１０及び抵抗Ｒ５〜Ｒ８
の意義を説明する。今、仮に電流制限コントロール回路
１１のコンパレータ２１〜２４を用いて段階的に電流を
増加していくとしても、遅延時間が全くなければラッシ
ュ電流の最大値はＲ５〜Ｒ８を入れない状態と変わらな
いため（即ち、充分コンデンサ５にチャージされないた
め）、ｂ点にＲＣを接続して遅延時間をもたせることに
より、出力電流をチャージしながらコンパレータ２１〜
２４が順次切り替わることにより立ち上がり時のラッシ
ュ電流に制限をかけようとするものである。
の意義を説明する。今、仮に電流制限コントロール回路
１１のコンパレータ２１〜２４を用いて段階的に電流を
増加していくとしても、遅延時間が全くなければラッシ
ュ電流の最大値はＲ５〜Ｒ８を入れない状態と変わらな
いため（即ち、充分コンデンサ５にチャージされないた
め）、ｂ点にＲＣを接続して遅延時間をもたせることに
より、出力電流をチャージしながらコンパレータ２１〜
２４が順次切り替わることにより立ち上がり時のラッシ
ュ電流に制限をかけようとするものである。
【００２３】抵抗Ｒ５〜Ｒ８については、トランジスタ
Ｑ５〜Ｑ８のＮＰＮトランジスタの飽和電圧を仮に０Ｖ
とすれば、ｂ点が０Ｖ時はＲAのみで制限電流が決ま
り、Ｑ２のコレクタ電流の最大値はＶF（QA）／ＲAとな
り、出力が上がっていくに伴い、制限電流はＲAとＲ
５、Ｒ６、Ｒ７、Ｒ８がそれぞれ並列になること（つま
り合成抵抗値が小さくなること）によって、増加してい
く。
Ｑ５〜Ｑ８のＮＰＮトランジスタの飽和電圧を仮に０Ｖ
とすれば、ｂ点が０Ｖ時はＲAのみで制限電流が決ま
り、Ｑ２のコレクタ電流の最大値はＶF（QA）／ＲAとな
り、出力が上がっていくに伴い、制限電流はＲAとＲ
５、Ｒ６、Ｒ７、Ｒ８がそれぞれ並列になること（つま
り合成抵抗値が小さくなること）によって、増加してい
く。
【００２４】以上のことをまとめると、 差動アンプ（コンパレータ３）がスイッチ２によって
立ち上がるとき、通常は出力トランジスタＴｒは能力い
っぱいのラッシュ電流を流しながら立ち上がる 一般的な電流制限はＲAとＱAのＶF（閾値電圧）で帰
還をかけて決める 段階的に出力電流を増加するためにコンパレータ２１
〜２４を入れ、電流制限を順次切り換える 出力立ち上げ時に遅延をもたせなければ電流制限を切
り換えても意味がないため遅延回路１０のＲＣを入れて
出力のコンデンサに充分電流を充電しながら立ち上げて
必要以上のラッシュ電流が流れないようにする。
立ち上がるとき、通常は出力トランジスタＴｒは能力い
っぱいのラッシュ電流を流しながら立ち上がる 一般的な電流制限はＲAとＱAのＶF（閾値電圧）で帰
還をかけて決める 段階的に出力電流を増加するためにコンパレータ２１
〜２４を入れ、電流制限を順次切り換える 出力立ち上げ時に遅延をもたせなければ電流制限を切
り換えても意味がないため遅延回路１０のＲＣを入れて
出力のコンデンサに充分電流を充電しながら立ち上げて
必要以上のラッシュ電流が流れないようにする。
【００２５】次に、図３の実施形態は遅延回路１０をコ
ンパレータ３０と、ＮＰＮ型のトランジスタＱ９、Ｑ１
０、定電流源３１、３２、コンデンサＣで構成している
点が図２と相違しているだけで、他の部分は同一であ
る。コンパレータ３０はｂ点の電圧が基準電圧Ｖ２以上
になると、出力をハイレベルにし、トランジスタＱ９を
ＯＮする。そのためトランジスタＱ１０がＯＦＦとなっ
てコンデンサＣに電流Ｉ3が流れ込む。
ンパレータ３０と、ＮＰＮ型のトランジスタＱ９、Ｑ１
０、定電流源３１、３２、コンデンサＣで構成している
点が図２と相違しているだけで、他の部分は同一であ
る。コンパレータ３０はｂ点の電圧が基準電圧Ｖ２以上
になると、出力をハイレベルにし、トランジスタＱ９を
ＯＮする。そのためトランジスタＱ１０がＯＦＦとなっ
てコンデンサＣに電流Ｉ3が流れ込む。
【００２６】尚、コンパレータ３０の出力がローレベル
のときは、トランジスタＱ９がＯＦＦで、定電流Ｉ2が
トランジスタＱ１０のベース電流となり、トランジスタ
Ｑ１０のＯＮにより、定電流Ｉ3はトランジスタＱ１０
を介してグランド電位点に流れ、コンデンサＣは充電さ
れない。定電流源Ｉ3とコンデンサＣを使用する目的は
定電流源でコンデンサをチャージすれば直線的に電圧が
上がるためコンパレータ２１〜２４の切り換えタイミン
グを取り易くするためである。
のときは、トランジスタＱ９がＯＦＦで、定電流Ｉ2が
トランジスタＱ１０のベース電流となり、トランジスタ
Ｑ１０のＯＮにより、定電流Ｉ3はトランジスタＱ１０
を介してグランド電位点に流れ、コンデンサＣは充電さ
れない。定電流源Ｉ3とコンデンサＣを使用する目的は
定電流源でコンデンサをチャージすれば直線的に電圧が
上がるためコンパレータ２１〜２４の切り換えタイミン
グを取り易くするためである。
【００２７】上記図２、図３において、電流制限回路１
２を図４に示す回路に変更しても同様な効果が得られ
る。図４において、トランジスタＱBはトランジスタＱA
とトランジスタＱ２のコレクタ電流によってドライブさ
れるカレントミラー回路を形成している。トランジスタ
Ｑ５〜Ｑ８はそのドライブ電流を一部側路することによ
ってトランジスタＱA（ＱB）の導通度を下げるように働
く。
２を図４に示す回路に変更しても同様な効果が得られ
る。図４において、トランジスタＱBはトランジスタＱA
とトランジスタＱ２のコレクタ電流によってドライブさ
れるカレントミラー回路を形成している。トランジスタ
Ｑ５〜Ｑ８はそのドライブ電流を一部側路することによ
ってトランジスタＱA（ＱB）の導通度を下げるように働
く。
【００２８】
【発明の効果】請求項１の発明によれば、起動スイッチ
を投入した電源立ち上げ時にラッシュ電流が流れないの
で、電源ラインに接続されている他の回路に悪影響を与
えないという効果が得られる。請求項２の発明によれ
ば、段階的に出力電流を変化させることができるので、
出力電流を徐々に多くしていき、定常電流値へ円滑に上
げていくことが可能となる。請求項３の発明によれば、
同じ形のコンパレータを複数用いて、それらの比較基準
電圧を異ならせてやるだけでよいので、段階的な電流制
限コントロール回路が簡単に実現できる。
を投入した電源立ち上げ時にラッシュ電流が流れないの
で、電源ラインに接続されている他の回路に悪影響を与
えないという効果が得られる。請求項２の発明によれ
ば、段階的に出力電流を変化させることができるので、
出力電流を徐々に多くしていき、定常電流値へ円滑に上
げていくことが可能となる。請求項３の発明によれば、
同じ形のコンパレータを複数用いて、それらの比較基準
電圧を異ならせてやるだけでよいので、段階的な電流制
限コントロール回路が簡単に実現できる。
【図１】本発明の一実施形態の定電圧電源回路を示す回
路図。
路図。
【図２】図１の回路の詳細構成図。
【図３】本発明の他の実施形態の定電圧電源回路を示す
回路図。
回路図。
【図４】図１及び図３にける電流制限回路部分の変形例
を示す回路図。
を示す回路図。
【図５】本発明による電源立ち上げ時における出力電流
の特性図。
の特性図。
【図６】従来例の回路図。
【図７】その従来例の電源立ち上げ時における出力電流
の特性図。
の特性図。
【図８】従来例の問題点を説明するための図。
２ 起動スイッチ Ｔｒ 出力トランジスタ ４ 出力端子 １０ 遅延回路 １１ 電流制限コントロール回路 １２ 電流制限回路 Ｑ２１〜Ｑ２４ コンパレータ
Claims (3)
- 【請求項１】電源ラインと基準電位点間に直列に順次接
続されたトランジスタと抵抗との接続点に出力端子が接
続されるとともに前記出力端子と前記基準電位点との間
にコンデンサが接続され、起動スイッチの動作開始に応
答して前記トランジスタが導通するように構成された電
源回路において、 前記出力端子の出力電圧の変化を遅延する遅延回路と、 前記トランジスタに流れる電流を制限する電流制限回路
と、 前記遅延回路の出力に基いて前記電流制限回路の電流制
限値をコントロールする電流制限コンロトール回路と、 を具備し、前記起動スイッチの動作開始に伴う電流立ち
上げ時に過大な出力電流の発生を抑えるようにしたこと
を特徴とする電源回路。 - 【請求項２】前記電流制限コントロール回路は前記遅延
回路の出力上昇の複数段階にわたって前記電流制限値を
変えることを特徴とする請求項１に記載の電源回路。 - 【請求項３】前記電流制限値コントロール回路は前記遅
延回路の出力電圧を入力して比較する基準電圧値が異な
る複数のコンパレータから成ることを特徴とする請求項
１又は請求項２に記載の電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07384697A JP3805056B2 (ja) | 1997-03-26 | 1997-03-26 | 電源回路 |
| US09/047,345 US5883504A (en) | 1997-03-26 | 1998-03-25 | Power supply unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07384697A JP3805056B2 (ja) | 1997-03-26 | 1997-03-26 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10271680A true JPH10271680A (ja) | 1998-10-09 |
| JP3805056B2 JP3805056B2 (ja) | 2006-08-02 |
Family
ID=13529927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07384697A Expired - Fee Related JP3805056B2 (ja) | 1997-03-26 | 1997-03-26 | 電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5883504A (ja) |
| JP (1) | JP3805056B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002049430A (ja) * | 2000-08-04 | 2002-02-15 | Mitsumi Electric Co Ltd | 電源回路 |
| JP2003271251A (ja) * | 2002-03-19 | 2003-09-26 | Ricoh Co Ltd | ボルテージレギュレータ |
| JP2004280136A (ja) * | 2003-03-12 | 2004-10-07 | Nanopower Solution Kk | 過電流制御回路を有する電源回路 |
| US7049879B2 (en) | 2002-07-12 | 2006-05-23 | Denso Corporation | Power supply circuit with control of rise characteristics of output voltage |
| JP2007181290A (ja) * | 2005-12-27 | 2007-07-12 | Mitsumi Electric Co Ltd | 電源回路及びその起動方法 |
| JP2008226004A (ja) * | 2007-03-14 | 2008-09-25 | Omron Corp | 入力スレーブ |
| JP2009266121A (ja) * | 2008-04-28 | 2009-11-12 | Oki Semiconductor Co Ltd | レギュレータ |
| CN113300586A (zh) * | 2021-06-10 | 2021-08-24 | 深圳市微源半导体股份有限公司 | 一种应用于电源管理芯片的功率管软启动电路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473608B1 (en) | 1999-01-12 | 2002-10-29 | Powerdsine Ltd. | Structure cabling system |
| US6631066B1 (en) * | 2000-05-05 | 2003-10-07 | National Semiconductor Corporation | Apparatus and method for initiating crowbar protection in a shunt regulator |
| US7202634B2 (en) * | 2001-08-17 | 2007-04-10 | O2Micro International Limited | Voltage mode, high accuracy battery charger |
| US20120274288A1 (en) * | 2009-09-23 | 2012-11-01 | Rudolf Wegener | Providing in rush current tolerance to an electronic device |
| KR20150050880A (ko) * | 2013-11-01 | 2015-05-11 | 에스케이하이닉스 주식회사 | 전압 레귤레이터 및 바이어스 전류 조절 장치 |
| EP2876521B1 (en) | 2013-11-26 | 2016-05-25 | Dialog Semiconductor GmbH | Circuit with Controlled Inrush Current |
| US20240012437A1 (en) * | 2020-09-29 | 2024-01-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Current limiter, method of operating the same, and hotswap module |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4019096A (en) * | 1976-06-07 | 1977-04-19 | Rockwell International Corporation | Current limiting apparatus |
| US4891728A (en) * | 1986-12-23 | 1990-01-02 | Siemens Aktiengesellschaft | Circuit arrangement for limiting the switch-on current and for providing an over voltage protection in switch mode power supply devices |
| US4937697A (en) * | 1989-05-22 | 1990-06-26 | Motorola, Inc. | Semiconductor device protection circuit |
| US5214359A (en) * | 1991-11-01 | 1993-05-25 | Warn Industries, Inc. | Winch with electronic current limiter |
| JPH08140260A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 電源装置 |
-
1997
- 1997-03-26 JP JP07384697A patent/JP3805056B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-25 US US09/047,345 patent/US5883504A/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002049430A (ja) * | 2000-08-04 | 2002-02-15 | Mitsumi Electric Co Ltd | 電源回路 |
| JP2003271251A (ja) * | 2002-03-19 | 2003-09-26 | Ricoh Co Ltd | ボルテージレギュレータ |
| US7049879B2 (en) | 2002-07-12 | 2006-05-23 | Denso Corporation | Power supply circuit with control of rise characteristics of output voltage |
| JP2004280136A (ja) * | 2003-03-12 | 2004-10-07 | Nanopower Solution Kk | 過電流制御回路を有する電源回路 |
| JP2007181290A (ja) * | 2005-12-27 | 2007-07-12 | Mitsumi Electric Co Ltd | 電源回路及びその起動方法 |
| JP2008226004A (ja) * | 2007-03-14 | 2008-09-25 | Omron Corp | 入力スレーブ |
| JP2009266121A (ja) * | 2008-04-28 | 2009-11-12 | Oki Semiconductor Co Ltd | レギュレータ |
| CN113300586A (zh) * | 2021-06-10 | 2021-08-24 | 深圳市微源半导体股份有限公司 | 一种应用于电源管理芯片的功率管软启动电路 |
| CN113300586B (zh) * | 2021-06-10 | 2022-04-01 | 深圳市微源半导体股份有限公司 | 一种应用于电源管理芯片的功率管软启动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5883504A (en) | 1999-03-16 |
| JP3805056B2 (ja) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10271680A (ja) | 電源回路 | |
| JP2009183143A (ja) | 閾値検出回路 | |
| JP3751099B2 (ja) | 電源回路 | |
| US4322634A (en) | Device for protection in the case of d.c. supply-voltage drop | |
| JP2003283314A (ja) | 過電流検出機能付き負荷駆動回路 | |
| JPS6162321A (ja) | 電池エネルギー節約回路 | |
| US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
| JP4104767B2 (ja) | 基準電圧回路 | |
| JP2615890B2 (ja) | 制御機器の入力装置 | |
| JP2004046787A (ja) | 微小電流発生回路 | |
| JP3343833B2 (ja) | 電力増幅器 | |
| JP2002049430A (ja) | 電源回路 | |
| JP2814749B2 (ja) | ２線式伝送器 | |
| JP2789746B2 (ja) | ３値論理回路 | |
| JPH1039940A (ja) | 制御された電源 | |
| JPH11112315A (ja) | 不感応コンパレータ回路 | |
| JP3317922B2 (ja) | 半導体装置内蔵用のスイッチ回路 | |
| JPH05160690A (ja) | 発振器 | |
| JPH0347775B2 (ja) | ||
| JPH10190363A (ja) | 帰還増幅回路 | |
| JPH10256851A (ja) | 利得制御回路 | |
| JPH10111342A (ja) | プログラマブルロード回路 | |
| JPH05102818A (ja) | デジタル回路の出力段 | |
| JPH1169790A (ja) | スイッチング電源 | |
| JPH0530641A (ja) | 電源電圧の極性切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20051227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |