JPH10256851A

JPH10256851A - 利得制御回路

Info

Publication number: JPH10256851A
Application number: JP5511197A
Authority: JP
Inventors: Michihiro Komatsu; 道広小松
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1997-03-10
Filing date: 1997-03-10
Publication date: 1998-09-25

Abstract

(57)【要約】【課題】構成部品が少なくて済み、回路構成が比較的
簡単で、製造コストを安価にでき、かつ、信号減衰度に
対して広いダイナミックレンジを持たせることを可能に
した利得制御回路を提供する。【解決手段】異極性方向に直列接続された第１及び第
２のＰＩＮダイオード５、１６と、利得制御信号で駆動
される単一の駆動トランジスタ１２と、抵抗２０とを備
え、第１及び第２のＰＩＮダイオード５、１６の共通接
続側の電極を交流的に信号出力端子２及び直流的に抵抗
２０を介して基準電位点にそれぞれ接続し、第１のＰＩ
Ｎダイオード５の共通接続側の電極とは反対側の電極を
交流的に信号入力端子１及び直流的に駆動トランジスタ
１２の出力にそれぞれ接続し、第２のＰＩＮダイオード
１６の共通接続側の電極とは反対側の電極を基準電位と
異なる固定直流電位点に接続している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、利得制御回路に係
り、特に、２個または３個のＰＩＮダイオードと利得制
御信号で駆動される単一の駆動トランジスタとを用い、
簡単な回路構成により、大きな信号減衰度が得られる利
得制御回路に関する。

【０００２】

【従来の技術】従来、テレビジョンチューナ等におい
て、自動利得制御（ＡＧＣ）を行なうための利得制御回
路としては、２個のＰＩＮダイオードを用いるＬ型形式
のものと、３個のＰＩＮダイオードを用いるπ型形式の
ものとが知られている。

【０００３】図３は、かかる既知のＬ型形式の利得制御
回路の構成の一例を示す回路図であり、また、図４は、
同じく既知のπ型形式の利得制御回路の構成の一例を示
す回路図である。

【０００４】図３に示されるように、このＬ型形式の利
得制御回路は、信号入力端子３１と信号出力端子３２と
の間に直流阻止コンデンサ３３、３４を介して直列接続
された第１のＰＩＮダイオード３５と、第１のＰＩＮダ
イオード３５のアノードと接地点（基準電位点）間に直
流阻止コンデンサ３６、３７を介して直列接続された第
２のＰＩＮダイオード３８と、第１のＰＩＮダイオード
３５のカソードと接地点間に接続された抵抗３９と、そ
れぞれベースが利得制御電圧供給端子４０に接続される
ＮＰＮ駆動トランジスタ４１及びＰＮＰ駆動トランジス
タ４２と、第１のＰＩＮダイオード３５のアノードとＮ
ＰＮ駆動トランジスタ４１のエミッタ間に接続されるイ
ンダクタ４３と、第２のＰＩＮダイオード３８のカソー
ドとＰＮＰ駆動トランジスタ４２のエミッタ間に接続さ
れる第２抵抗４４とを備えており、第２のＰＩＮダイオ
ード３８のアノード及びＮＰＮ駆動トランジスタ４１の
コレクタが電源端子４５に接続され、ＰＮＰ駆動トラン
ジスタ４２のコレクタが接地点に接続された構成のもの
である。

【０００５】また、図４に示されるように、π型形式の
利得制御回路は、図３に図示されたＬ型形式の利得制御
回路に加えて、第１のＰＩＮダイオード３５のカソード
と接地点間に、直流阻止コンデンサ４６、４７を介して
第３のＰＩＮダイオード４８が直列接続され、第３のＰ
ＩＮダイオード４８のカソードとＰＮＰ駆動トランジス
タ４２のエミッタ間に、第３抵抗４９が接続され、第３
のＰＩＮダイオード４８のアノードが電源端子４５に接
続された構成のものである。なお、図４において、図３
に図示された構成要素と同じ構成要素については同じ符
号を付け、それら構成要素についての説明を省略してい
る。

【０００６】前記構成による利得制御回路は、それぞ
れ、概略、次のように動作する。

【０００７】まず、Ｌ型形式の利得制御回路の動作は、
次のとおりである。

【０００８】利得制御電圧供給端子４０に供給される正
極性の利得制御電圧が大きいとき、ＮＰＮ駆動トランジ
スタ４１が完全なオン状態またはそれに近い状態にな
り、ＰＮＰ駆動トランジスタ４２がオフ状態またはそれ
に近い状態になる。このとき、電源端子４５の電源電圧
からＮＰＮ駆動トランジスタ４１、第１のＰＩＮダイオ
ード３５、抵抗３９をそれぞれ介して接地点に電流が流
れ、第１のＰＩＮダイオード３５のインピーダンスが小
さくなるのに対し、第２のＰＩＮダイオード３８は、Ｐ
ＮＰ駆動トランジスタ４２によって電流の通流が遮ら
れ、そのインピーダンスが大きくなるので、信号入力端
子３１に加わる信号は、第１のＰＩＮダイオード３５及
び第２のＰＩＮダイオード３８の双方で殆んどまたはあ
まり減衰を受けずに、信号出力端子３２に供給される。

【０００９】利得制御電圧供給端子４０に供給される正
極性の利得制御電圧が低下すると、ＮＰＮ駆動トランジ
スタ４１は、完全なオン状態またはそれに近い状態から
半オン状態に移行し、ＰＮＰ駆動トランジスタ４２は、
完全なオフ状態またはそれに近い状態から同様に半オン
状態に移行する。このとき、第１のＰＩＮダイオード３
５を流れる電流は、ＮＰＮ駆動トランジスタ４１の通流
電流の減少分に応じて減少し、第１のＰＩＮダイオード
３５のインピーダンスがやや大きくなるのに対し、ＰＮ
Ｐ駆動トランジスタ４２は、その半オン状態になるのに
伴い、電源端子４５から第２のＰＩＮダイオード３８、
第２抵抗４４、ＰＮＰ駆動トランジスタ４２をそれぞれ
介して接地点に電流が流れ、第２のＰＩＮダイオード３
８のインピーダンスがやや減少するので、信号入力端子
３１に加わる信号は、第１のＰＩＮダイオード３５及び
第２のＰＩＮダイオード３８の双方で若干の減衰を受
け、信号出力端子３２に供給される。

【００１０】利得制御電圧供給端子４０に供給される正
極性の利得制御電圧が小さくなると、ＮＰＮ駆動トラン
ジスタ４１は、完全なオフ状態またはそれに近い状態に
なり、ＰＮＰ駆動トランジスタ４２は、完全なオン状態
またはそれに近い状態になる。このとき、第１のＰＩＮ
ダイオード３５は、ＮＰＮ駆動トランジスタ４１が完全
なオフ状態またはそれに近い状態になるのに伴い、通流
電流が遮られ、そのインピーダンスが大きくなるのに対
し、第２のＰＩＮダイオード３８は、ＰＮＰ駆動トラン
ジスタ４２が完全なオン状態またはそれに近い状態にな
るのに伴い、通流電流が大きくなり、そのインピーダン
スが小さくなるので、信号入力端子３１に加わる信号
は、第１のＰＩＮダイオード３５及び第２のＰＩＮダイ
オード３８の双方で大きな減衰を受け、信号出力端子３
２に供給される。

【００１１】このように、本例のＬ型タイプの利得制御
回路によれば、利得制御電圧の大きさの変化に対応し
て、信号減衰度を順次制御することが可能になるもので
ある。そして、受信したテレビジョン放送信号の大きさ
に対応して正極性電圧の大きさが変動する利得制御電
圧、具体的には、受信したテレビジョン放送信号が大き
いときに正極性電圧が小さく、受信したテレビジョン放
送信号が小さくなるにしたがって正極性電圧が大きくな
る利得制御電圧を通常の手段によって形成し、形成した
利得制御電圧を利得制御電圧供給端子４０に供給すれ
ば、受信したテレビジョン放送信号が大きくなるにした
がって順次増大した信号減衰度を得ることができる。

【００１２】次に、π型形式の利得制御回路の動作は、
次のとおりである。

【００１３】Ｌ型形式の利得制御回路に対応する構成部
分、即ち、第１のＰＩＮダイオード３５と第２のＰＩＮ
ダイオード３８、及び、ＮＰＮ駆動トランジスタ４１と
ＰＮＰ駆動トランジスタ４２からなる構成部分の、正極
性の利得制御電圧の大きさが変動したときの動作は、前
述のＬ型形式の利得制御回路の動作と殆んど同じであ
る。また、第３のＰＩＮダイオード４８に関連する構成
部分の動作は、Ｌ型形式の利得制御回路における第２の
ＰＩＮダイオード３８の動作と殆んど同じである。

【００１４】即ち、利得制御電圧供給端子４０に供給さ
れる正極性の利得制御電圧が大きいとき、ＰＮＰ駆動ト
ランジスタ４２がオフ状態またはそれに近い状態になる
ことにより、第３のＰＩＮダイオード４８は、ＰＮＰ駆
動トランジスタ４２によって電流の通流が遮られ、その
インピーダンスが大きくなるので、信号入力端子３１に
加わる信号は、第１のＰＩＮダイオード３５、第２のＰ
ＩＮダイオード３８及び第３のＰＩＮダイオード４８の
それぞれで殆んどまたはあまり減衰を受けずに、信号出
力端子３２に供給される。

【００１５】利得制御電圧供給端子４０に供給される正
極性の利得制御電圧が低下すると、ＰＮＰ駆動トランジ
スタ４２が完全なオフ状態またはそれに近い状態から半
オン状態に移行するのに伴い、第３のＰＩＮダイオード
４８の通流電流がやや増大し、そのインピーダンスがや
や減少するので、信号入力端子３１に加わる信号は、第
１のＰＩＮダイオード３５、第２のＰＩＮダイオード３
８及び第３のＰＩＮダイオード４８のそれぞれで若干の
減衰を受け、信号出力端子３２に供給される。

【００１６】利得制御電圧供給端子４０に供給される正
極性の利得制御電圧が小さくなると、ＰＮＰ駆動トラン
ジスタ４２が完全なオン状態またはそれに近い状態にな
ることにより、第３のＰＩＮダイオード４８の通流電流
が増大し、そのインピーダンスが小さくなるので、信号
入力端子３１に加わる信号は、第１のＰＩＮダイオード
３５、第２のＰＩＮダイオード３８及び第３のＰＩＮダ
イオード４８のそれぞれで大きな減衰を受け、信号出力
端子３２に供給される。

【００１７】このように、本例のπ型タイプの利得制御
回路によれば、第３のＰＩＮダイオード４８による信号
の減衰機能が加わったことにより、前述のＬ型タイプの
利得制御回路に比べて大きな信号減衰度が得られる、即
ち、前述のＬ型タイプの利得制御回路よりも信号減衰に
対して広いダイナミックレンジを持たせることができ
る。

【００１８】そして、本例のπ型タイプの利得制御回路
においても、前述のＬ型タイプの利得制御回路と同様
に、受信したテレビジョン放送信号の大きさに対応して
正極性電圧の大きさが変動する利得制御電圧、具体的
に、受信したテレビジョン放送信号が大きいときに正極
性電圧が小さく、受信したテレビジョン放送信号が小さ
くなるにしたがって正極性電圧が大きくなる利得制御電
圧を通常の手段によって形成し、この利得制御電圧を利
得制御電圧供給端子４０に供給すれば、受信したテレビ
ジョン放送信号が大きくなるにしたがって順次増大する
信号減衰度を得ることができる。

【００１９】

【発明が解決しようとする課題】前記既知のＬ型タイプ
の利得制御回路及びπ型タイプの利得制御回路は、いず
れも、利得制御電圧により第１のＰＩＮダイオード３５
及び第２のＰＩＮダイオード３８を制御する際、また
は、利得制御電圧により第１のＰＩＮダイオード３５、
第２のＰＩＮダイオード３８及び第３のＰＩＮダイオー
ド４８を制御する際に、異なる導電型の２個のトランジ
スタ４１、４２、即ち、ＮＰＮ駆動トランジスタ４１及
びＰＮＰ駆動トランジスタ４２が必要になり、その上
に、第２のＰＩＮダイオード３８の両端に直流阻止コン
デンサ３６、３７を接続し、または、第２のＰＩＮダイ
オード３８及び第３のＰＩＮダイオード４８の両端にそ
れぞれ直流阻止コンデンサ３６、３７及び直流阻止コン
デンサ４６、４７を接続する必要があるので、構成部品
が多くなり、その分回路構成が複雑になって、製造コス
トが高くなるという問題がある。

【００２０】本発明は、これらの問題点を解決するもの
で、その１つの目的は、構成部品が少なくて済み、回路
構成が比較的簡単であり、製造コストを安価にできる利
得制御回路を提供することにある。

【００２１】また、本発明の他の目的は、信号減衰度に
対して広いダイナミックレンジを持たせることを可能に
した利得制御回路を提供することにある。

【００２２】

【課題を解決するための手段】前記１つの目的を達成す
るために、本発明の利得制御回路は、同極性方向に直列
接続された第１及び第２のＰＩＮダイオード及び利得制
御信号で駆動される単一の駆動トランジスタを有し、第
１のＰＩＮダイオードを信号伝送路に直接接続し、第２
のＰＩＮダイオードを信号伝送路に分路接続して、第１
及び第２のＰＩＮダイオードのインピーダンスを、単一
の駆動トランジスタの出力によって、互いに逆方向に変
化させる第１の手段を具備している。

【００２３】また、前記１つの目的及び他の目的を達成
するために、本発明の利得制御回路は、異極性方向に直
列接続された第１及び第２のＰＩＮダイオード、抵抗、
利得制御信号で駆動される単一の駆動トランジスタを有
し、第１のＰＩＮダイオードを信号伝送路に直列接続
し、第２のＰＩＮダイオードを抵抗とともに信号伝送路
に分路接続して、第１及び第２のＰＩＮダイオードのイ
ンピーダンスを、単一の駆動トランジスタの出力によっ
て、互いに逆方向に変化させる第２の手段を具備してい
る。

【００２４】前記第１の手段によれば、同極性方向に直
列接続された第１及び第２のＰＩＮダイオードと単一の
駆動トランジスタとを用い、利得制御電圧が印加される
単一の駆動トランジスタの出力により第１及び第２のＰ
ＩＮダイオードが制御されるので、既知のこの種の利得
制御回路に比べて、用いられる構成部品が少なく、回路
構成が比較的簡単になり、製造コストが安価になる。

【００２５】また、前記第２の手段によれば、異極性方
向に直列接続された第１及び第２のＰＩＮダイオードと
単一の駆動トランジスタと抵抗とを用い、利得制御電圧
が印加される単一の駆動トランジスタの出力により第１
及び第２のＰＩＮダイオードが制御され、既知のこの種
の利得制御回路に比べて、用いられる構成部品が少な
く、回路構成が比較的簡単になり、製造コストが安価に
なる他に、大きな信号減衰時に、抵抗の両端に得られる
電圧により第１のＰＩＮダイオードに逆バイアス電圧が
印加されるので、既知のこの種の利得制御回路に比べ
て、信号減衰度がより大きくなる。

【００２６】

【発明の実施の形態】本発明の第１の実施の形態におい
て、利得制御回路は、同極性方向に直列接続された第１
及び第２のＰＩＮダイオードと、利得制御信号で駆動さ
れる単一の駆動トランジスタとを備え、第１及び第２の
ＰＩＮダイオードにおける共通接続側の電極を交流的に
信号入力端子及び直流的に駆動トランジスタの出力にそ
れぞれ接続し、第２のＰＩＮダイオードにおける共通接
続側の電極とは反対側の電極を固定直流電位点に接続
し、第１のＰＩＮダイオードの共通接続側の電極とは反
対側の電極を交流的に信号出力端子及び直流的に基準電
位点（接地点）にそれぞれ接続したものである。

【００２７】本発明の第１の実施の形態の具体例におい
ては、固定直流電位点が直流電源電圧を抵抗分圧回路に
よって分圧した点である。

【００２８】本発明の第１の実施の形態の好適例におい
ては、直列接続された第１及び第２のＰＩＮダイオード
をツインダイオードで構成している。

【００２９】また、本発明の第２の実施の形態におい
て、利得制御回路は、異極性方向に直列接続された第１
及び第２のＰＩＮダイオードと、利得制御信号で駆動さ
れる単一の駆動トランジスタと、抵抗とを備え、第１及
び第２のＰＩＮダイオードの共通接続側の電極を交流的
に信号出力端子及び直流的に抵抗を介して基準電位点
（接地点）にそれぞれ接続し、第１のＰＩＮダイオード
の共通接続側の電極とは反対側の電極を交流的に信号入
力端子及び直流的に駆動トランジスタの出力にそれぞれ
接続し、第２のＰＩＮダイオードの共通接続側の電極と
は反対側の電極を基準電位と異なる固定電位点に接続し
たものである。

【００３０】本発明の第２の実施の１つの形態において
は、第１のＰＩＮダイオードの共通接続側の電極とは反
対側の電極と第２の固定直流電位点との間に第３のＰＩ
Ｎダイオードを接続したものである。

【００３１】本発明の第２の実施の形態の具体例におい
ては、第２の固定直流電位点が直流電源電圧を抵抗分圧
回路によって分圧した点である。

【００３２】本発明の第１の実施の形態によれば、同極
性方向に直列接続された第１及び第２のＰＩＮダイオー
ドと利得制御電圧が印加される単一の駆動トランジスタ
とを用い、第１のＰＩＮダイオードを信号伝送路に直接
接続し、第２のＰＩＮダイオードを信号伝送路に分路接
続して、単一の駆動トランジスタの出力により第１及び
第２のＰＩＮダイオードを流れる電流を互いに逆方向に
制御し、それらのインピーダンスを互いに逆方向に制御
しているので、既知のこの種の利得制御回路に比べて、
用いられる構成部品が少なく、簡単な回路構成を有し、
製造コストが安価な利得制御回路を得ることができる。

【００３３】また、本発明の第２の実施の形態によれ
ば、異極性方向に直列接続された第１及び第２のＰＩＮ
ダイオードと利得制御電圧が印加される単一の駆動トラ
ンジスタと抵抗とを用い、第１のＰＩＮダイオードを信
号伝送路に直接接続し、第２のＰＩＮダイオード及び抵
抗を信号伝送路に分路接続して、単一の駆動トランジス
タの出力により第１及び第２のＰＩＮダイオードを流れ
る電流を互いに逆方向に制御し、それらのインピーダン
スを互いに逆方向に制御するとともに、第１及び第２の
ＰＩＮダイオードを流れる電流を抵抗を通して流すよう
にしているので、既知のこの種の利得制御回路に比べ
て、用いられる構成部品が少なく、簡単な回路構成を有
し、製造コストが安価な利得制御回路が得られる他に、
信号減衰度が大きくなったとき、抵抗の両端に発生する
電圧が第１のＰＩＮダイオードに逆バイアス電圧を加え
るので、第１のＰＩＮダイオードのインピーダンスが相
当に大きくなり、既知のこの種の利得制御回路に比べ
て、信号減衰度がより大きな利得制御回路が得られる。

【００３４】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００３５】図１は、本発明による利得制御回路の第１
の実施例の構成を示す回路図であって、２個のＰＩＮダ
イオードを用いたＬ型形式の利得制御回路の例を示すも
のである。

【００３６】図１に示されるように、第１の実施例によ
るＬ型形式の利得制御回路は、信号入力端子１と信号出
力端子２との間に直流阻止コンデンサ３、４を介して直
列接続された第１のＰＩＮダイオード５と、第１のＰＩ
Ｎダイオード５のアノードと接地点（請求項の基準電位
点）間に平滑コンデンサ７を介して直列接続され、第１
のＰＩＮダイオード５に対して同極性に直列接続された
第２のＰＩＮダイオード６と、第１のＰＩＮダイオード
５のカソードと接地点間に接続された信号阻止用インダ
クタ１０と、ベースが利得制御電圧供給端子１１に接続
された駆動トランジスタ１２と、駆動トランジスタ１２
のエミッタと接地点間に接続されたエミッタ出力抵抗１
３と、第１のＰＩＮダイオード５のアノードと駆動トラ
ンジスタ１２のエミッタ間に接続された信号阻止用イン
ダクタ１４と、第２のＰＩＮダイオード６のアノードと
電源端子１５及び接地点との間にそれぞれ接続された分
圧抵抗８、９とを備えており、駆動トランジスタ１２の
コレクタが電源端子１５に接続された構成になってい
る。

【００３７】前記構成による第１の実施例の利得制御回
路は、次のように動作する。

【００３８】いま、利得制御電圧供給端子１１に加わる
正極性の利得制御電圧が大きいと、駆動トランジスタ１
２は完全なオン状態またはそれに近い状態になる。この
とき、第１のＰＩＮダイオード５は、電源端子１５から
トランジスタ１２のエミッタ電圧、即ち、抵抗１３には
利得制御電圧に近い電圧が加わり、駆動トランジスタ１
２、インダクタ１４、第１のＰＩＮダイオード５、イン
ダクタ１０をそれぞれ通して接地点に流れる比較的大き
な電流によって、そのインピーダンスが小さくなる。一
方、第２のＰＩＮダイオード６は、アノードに分圧抵抗
８、９で分圧された固定直流電圧が、また、カソードに
利得制御電圧に近い電圧がそれぞれ印加されてオフ状態
またはそれに近い状態になり、そのインピーダンスが大
きくなる。このため、信号入力端子１に加わる信号は、
第１のＰＩＮダイオード５及び第２のＰＩＮダイオード
６の双方で殆んどまたはあまり減衰を受けずに、信号出
力端子２に供給される。

【００３９】次に、利得制御電圧供給端子１１に加わる
正極性の利得制御電圧が中間値の近くまで低下すると、
駆動トランジスタ１２は、完全なオン状態またはそれに
近い状態から半オン状態に移行する。このとき、第１の
ＰＩＮダイオード５は、駆動トランジスタ１２の半オン
状態への移行による通流電流の減少によってそのインピ
ーダンスがやや大きくなる。一方、第２のＰＩＮダイオ
ード６は、駆動トランジスタ１２の半オン状態への移行
により、カソードにアノードに加わる固定直流電圧より
も若干小さい電圧が加わって半オン状態に近い状態にな
り、そのインピーダンスがやや減少する。このため、信
号入力端子１に加わる信号は、第１のＰＩＮダイオード
５及び第２のＰＩＮダイオード６の双方で若干の減衰を
受け、信号出力端子２に供給される。

【００４０】続いて、利得制御電圧供給端子１１に加わ
る正極性の利得制御電圧が小さくなると、駆動トランジ
スタ１２は、完全なオフ状態またはそれに近い状態にな
る。このとき、第１のＰＩＮダイオード５は通流電流が
遮られ、そのインピーダンスが大きくなる。一方、第２
のＰＩＮダイオード６は、カソードに接地電圧に近い電
圧が加わって完全なオン状態またはそれに近い状態にな
り、そのインピーダンスが小さくなる。このため、信号
入力端子１に加わる信号は、第１のＰＩＮダイオード５
及び第２のＰＩＮダイオード６の双方で大きな減衰を受
け、信号出力端子２に供給される。

【００４１】そして、利得制御電圧供給端子１１に供給
される正極性の利得制御電圧が大きい状態と中間値の状
態の間にあれば、利得制御電圧の大きさの度合に応じ
て、利得制御電圧が大きいときの動作と利得制御電圧が
中間値のときの動作との中間的な動作が行なわれ、ま
た、利得制御電圧供給端子１１に供給される正極性の利
得制御電圧が中間値の状態と小さい状態の間にあれば、
同様に、利得制御電圧の大きさの度合に応じて、利得制
御電圧が中間値のときの動作と利得制御電圧が小さいと
きの動作との中間的な動作が行われる。

【００４２】この場合、第２のＰＩＮダイオード６のア
ノードに接続される分圧抵抗８、９は、利得制御電圧が
大きい状態から順次低下した際の第２のＰＩＮダイオー
ド６の利得制御の開始レベルを設定するもので、分圧抵
抗８、９の抵抗値を選択して固定直流電圧を調整すれ
ば、第２のＰＩＮダイオード６の利得制御の開始レベル
を適宜設定することができる。

【００４３】また、第１の実施例において、利得制御電
圧の可変範囲に余裕がある場合は、第１のＰＩＮダイオ
ード５のカソードと接地点間に接続されるインダクタ１
０の代わりに抵抗を用いてもよい。

【００４４】このように、第１の実施例によれば、利得
制御電圧の大きさが変動するにしたがって、信号減衰度
を順次制御することが可能になるもので、少ない構成部
品の使用により、比較的簡単な回路構成を採用した、製
造コストが安価な利得制御回路を得ることができる。

【００４５】また、第１のＰＩＮダイオード５及び第２
のＰＩＮダイオード６に、一体にモールド外装されたツ
インダイオードを用いれば、回路構成がより簡単にな
り、小型化も可能になる。

【００４６】なお、第１の実施例において、受信したテ
レビジョン放送信号が大きいときに正極性電圧が小さ
く、受信したテレビジョン放送信号が小さくなるにした
がって正極性電圧が大きくなる利得制御電圧を通常の利
得制御電圧発生手段によって形成し、得られた利得制御
電圧を利得制御電圧供給端子１１に供給すると、受信し
たテレビジョン放送信号の大きさに対応した信号減衰、
即ち、自動利得制御（ＡＧＣ）を行なうことができる。

【００４７】また、図２は、本発明による利得制御回路
の第２の実施例の構成を示す回路図であって、３個のＰ
ＩＮダイオードを用いたπ型形式の利得制御回路の例を
示すものである。

【００４８】図２に示されるように、第２の実施例のπ
型形式の利得制御回路は、図１に図示された第１の実施
例のＬ型形式の利得制御回路に加えて、第１のＰＩＮダ
イオード５のカソードと接地点間に、第３のＰＩＮダイ
オード（請求項４乃至６における第２のＰＩＮダイオー
ド）１６と第２の平滑コンデンサ１７の直列回路が、第
１のＰＩＮダイオード５のカソードと第３のＰＩＮダイ
オード１６のカソードとが直接接続される状態で接続さ
れ、第３のＰＩＮダイオード１６のアノードと、電源端
子１５との間及び接地点との間にそれぞれ分圧抵抗を１
８、１９が接続され、また、第１の実施例のＬ型形式の
利得制御回路における第１のＰＩＮダイオード５のカソ
ードと接地点間に接続された信号阻止用インダクタ１０
の代わりに抵抗２０を接続した構成になっている。な
お、図２において、図１に図示された構成要素と同じ構
成要素については同じ符号を付け、それらの構成要素に
ついての説明は省略する。

【００４９】前記構成による第２の実施例の利得制御回
路は、次のように動作する。

【００５０】いま、利得制御電圧供給端子１１に加わる
正極性の利得制御電圧が大きいと、駆動トランジスタ１
２は完全なオン状態またはそれに近い状態になる。この
とき、第１のＰＩＮダイオード５は、電源端子１５から
トランジスタ１２のエミッタ電圧、即ち、抵抗１３には
利得制御電圧に近い電圧が加わり、駆動トランジスタ１
２、信号阻止用インダクタ１４、第１のＰＩＮダイオー
ド５、抵抗２０をそれぞれ通して接地点に流れる比較的
大きな電流により、そのインピーダンスが小さくなる。
一方、第２のＰＩＮダイオード６は、アノードに分圧抵
抗８、９で分圧された第１の固定直流電圧が加わり、カ
ソードに利得制御電圧に近い電圧が加わってオフ状態ま
たはそれに近い状態になり、そのインピーダンスが大き
くなる。また、第３のＰＩＮダイオード１６は、アノー
ドに分圧抵抗１８、１９で分圧された第１の固定直流電
圧よりもやや低い第２の固定直流電圧が加わり、カソー
ドに利得制御電圧に近い電圧から第１のＰＩＮダイオー
ド５による降下電圧を差し引いた電圧がそれぞれ加わっ
てオフ状態またはそれに近い状態になり、そのインピー
ダンスが大きくなる。このため、信号入力端子１に加わ
る信号は、第１のＰＩＮダイオード５、第２のＰＩＮダ
イオード６及び第３のＰＩＮダイオード１６の３者で殆
んどまたはあまり減衰を受けずに、信号出力端子２に供
給される。

【００５１】次に、利得制御電圧供給端子１１に加わる
正極性の利得制御電圧が中間値の近くまで低下すると、
駆動トランジスタ１２は、完全なオン状態またはそれに
近い状態から半オン状態に移行する。このとき、第１の
ＰＩＮダイオード５は、駆動トランジスタ１２の半オン
状態への移行に伴う通流電流の減少によって、そのイン
ピーダンスがやや大きくなる。一方、第２のＰＩＮダイ
オード６は、駆動トランジスタ１２の半オン状態への移
行に伴い、そのカソードに第１の固定直流電圧よりも若
干小さい電圧が加わって半オン状態に近い状態になり、
そのインピーダンスがやや減少する。また、第３のＰＩ
Ｎダイオード１６は、カソード電圧が第１のＰＩＮダイ
オード５のアノード電圧の低下に伴って低下し、アノー
ドに加わる第２の固定直流電圧よりも若干小さい電圧に
低下することから、電源端子１５から一方の分圧抵抗１
８、第３のＰＩＮダイオード１６、抵抗２０をそれぞれ
通して接地点に流れる電流が発生して半オン状態に近い
状態になり、そのインピーダンスがやや減少する。この
ため、信号入力端子１に加わる信号は、第１のＰＩＮダ
イオード５、第２のＰＩＮダイオード６及び第３のＰＩ
Ｎダイオード１６の３者でそれぞれ若干の減衰を受け、
信号出力端子２に供給される。

【００５２】次いで、利得制御電圧供給端子１１に加わ
る正極性の利得制御電圧が中間値を超えてさらに小さく
なると、駆動トランジスタ１２は、オフ状態に近い状態
になる。このとき、第１のＰＩＮダイオード５は、駆動
トランジスタ１２がオフ状態に近い状態になるだけでな
く、後述するように、第３のＰＩＮダイオード１６の通
流電流の増大による抵抗２０の端子間電圧が増すことに
より、カソード電圧がやや高くなることから、通流電流
が遮られ、そのインピーダンスが大きくなる。一方、第
２のＰＩＮダイオード６は、カソードにかなり低い電圧
が加わってオン状態に移行し、そのインピーダンスがか
なり小さくなる。また、第３のＰＩＮダイオード１６
は、第１のＰＩＮダイオード５のアノード電圧の大きな
低下に伴い、カソード電圧が大きく低下してそのアノー
ドに加わる第２の固定直流電圧よりもかなり低い電圧に
なるので、通流電流が増大し、そのインピーダンスがか
なり小さくなる。このため、信号入力端子１に加わる信
号は、第１のＰＩＮダイオード５、第２のＰＩＮダイオ
ード６及び第３のＰＩＮダイオード１６の３者でかなり
大きな減衰を受け、信号出力端子２に供給される。

【００５３】続いて、利得制御電圧供給端子１１に加わ
る正極性の利得制御電圧がもっとも小さい状態またはそ
れに近い状態になると、駆動トランジスタ１２は、完全
なオフ状態またはそれに近い状態になる。このとき、第
１のＰＩＮダイオード５は、駆動トランジスタ１２が完
全なオフ状態またはそれに近い状態になるだけでなく、
抵抗２０の端子間電圧のかなりの増大によりカソード電
圧がかなり高くなって、逆バイアス電圧が加わった状態
になり、通流電流が完全に遮断されて、そのインピーダ
ンスが相当に大きくなる。一方、第２のＰＩＮダイオー
ド６は、カソードに接地電圧に近い電圧が加わって完全
なオン状態またはそれに近い状態になり、そのインピー
ダンスが相当小さくなる。また、第３のＰＩＮダイオー
ド１６は、第１のＰＩＮダイオード５の完全なオフ状態
またはそれに近い状態への移行により、カソード電圧が
第２の固定直流電圧よりも相当小さい電圧になるので、
通流電流がさらに増大し、そのインピーダンスが相当小
さくなる。このため、信号入力端子１に加わる信号は、
第１のＰＩＮダイオード５、第２のＰＩＮダイオード６
及び第３のＰＩＮダイオード１６の３者で著しく大きな
減衰を受け、信号出力端子２に供給される。

【００５４】そして、この第２の実施例においても、利
得制御電圧供給端子１１に供給される正極性の利得制御
電圧が大きい状態と中間値の状態の間にあれば、利得制
御電圧の大きさの度合に応じて、利得制御電圧が大きい
ときの動作と利得制御電圧が中間値のときの動作との中
間的な動作が行われ、また、利得制御電圧供給端子１１
に供給される正極性の利得制御電圧が中間値の状態と中
間値を超えて小さくなった状態の間にあれば、利得制御
電圧の大きさの度合に応じて、利得制御電圧が中間値の
ときの動作と利得制御電圧が中間値を超えて小さくなっ
たときの動作との中間的な動作が行なわれ、さらに、利
得制御電圧供給端子１１に供給される正極性の利得制御
電圧が中間値を超えて小さくなった状態と利得制御電圧
がもっとも小さい状態の間にあれば、利得制御電圧の大
きさの度合に応じて、利得制御電圧が中間値を超えて小
さくなったときの動作と利得制御電圧がもっとも小さい
ときとの中間的な動作が行なわれる。

【００５５】この場合、第２のＰＩＮダイオード６のア
ノードに接続される分圧抵抗８、９は、利得制御電圧が
大きい状態から順次低下した際の第２のＰＩＮダイオー
ド６による利得制御の開始レベルを設定するものであ
り、第３のＰＩＮダイオード１６のアノードに接続され
る分圧抵抗１８、１９は、同様に利得制御電圧が大きい
状態から順次低下した際の第３のＰＩＮダイオード１６
による利得制御の開始レベルを設定するものであって、
分圧抵抗８、９及び分圧抵抗１８、１９の各抵抗値を選
択して第１の固定直流電圧及び第２固定直流電圧を調整
すれば、第２のＰＩＮダイオード６及び第３のＰＩＮダ
イオード１６の利得制御の開始レベルを各別に適宜設定
することができる。

【００５６】ところで、第２の実施例においては、多
少、信号減衰度が低下することを容認するならば、第２
のＰＩＮダイオード６及びそれに関連する分圧抵抗８、
９及び平滑コンデンサ７を省略することができる。

【００５７】このように、第２の実施例の利得制御回路
によれば、第１の実施例と同様に、利得制御電圧の大き
さが変わるにしたがって、信号減衰度を順次制御するこ
とが可能になるもので、少ない構成部品の使用により、
比較的簡単な回路構成を採用した、製造コストが安価な
利得制御回路を得ることができる。

【００５８】また、第２の実施例の利得制御回路によれ
ば、利得制御電圧がある値以下に低下すると、抵抗２０
の端子間電圧によって、信号伝送路に直列接続された第
１のＰＩＮダイオード５に逆バイアス電圧が加わるよう
になるので、第１のＰＩＮダイオード５が完全な遮断状
態に駆動されるようになり、それによって、既知のこの
種の利得制御回路に比べて、信号減衰度に対するダイナ
ミックレンジを拡大することができる、信号遮断時にお
ける第１のＰＩＮダイオード５の接合容量が減少して信
号漏洩量を減少することができる、信号遮断時に比較的
大きなレベルの信号が第１のＰＩＮダイオード５で整流
されることがない等の利点がある。

【００５９】この場合、第１のＰＩＮダイオード５及び
第２のＰＩＮダイオード６としてまたは第１のＰＩＮダ
イオード５及び第３のＰＩＮダイオード１６として、一
体にモールド外装されたツインダイオードを用いれば、
回路構成がより簡単化され、小型化が可能になる。

【００６０】そして、この第２の実施例においても、受
信したテレビジョン放送信号が大きいときに正極性電圧
が小さく、受信したテレビジョン放送信号が小さくなる
にしたがって正極性電圧が大きくなる利得制御電圧を通
常の利得制御電圧発生手段によって形成し、得られた利
得制御電圧を利得制御電圧供給端子１１に供給すれば、
受信したテレビジョン放送信号の大きさに対応した信号
減衰、即ち、自動利得制御（ＡＧＣ）を行なうことがで
きる。

【００６１】

【発明の効果】以上のように、請求項１乃至３に記載の
発明によれば、同極性方向に直列接続した第１及び第２
のＰＩＮダイオードと利得制御電圧が加えられる単一の
駆動トランジスタとを用い、第１のＰＩＮダイオードを
信号伝送路に直列接続し、第２のＰＩＮダイオードを信
号伝送路に分路接続して、駆動トランジスタの出力で第
１及び第２のＰＩＮダイオードの通流電流を互いに逆方
向に制御し、それらのインピーダンスの大きさを互いに
逆方向に制御しているので、既知のこの種の利得制御回
路に比べて、用いる構成部品が少なくて済み、簡単な回
路構成で、製造コストが安価な利得制御回路が得られる
という効果がある。

【００６２】また、請求項４乃至６に記載の発明によれ
ば、異極性方向に直列接続した第１及び第２のＰＩＮダ
イオードと利得制御電圧が加えられる単一の駆動トラン
ジスタと抵抗とを用い、第１のＰＩＮダイオードを信号
伝送路に直列接続し、第２のＰＩＮダイオード及び抵抗
を信号伝送路に分路接続して、駆動トランジスタの出力
で第１及び第２のＰＩＮダイオードの通流電流を互いに
逆方向に制御し、それらのインピーダンスの大きさを互
いに逆方向に制御するとともに、第１及び第２のＰＩＮ
ダイオードの通流電流を抵抗にも通流させているので、
既知のこの種の利得制御回路に比べて、用いる構成部品
が少なくて済み、簡単な回路構成で、製造コストが安価
な利得制御回路が得られるという効果に加えて、信号減
衰度が大きくなったとき、抵抗の両端に発生する電圧が
第１のＰＩＮダイオードに逆バイアス電圧を加えるの
で、第１のＰＩＮダイオードのインピーダンスが相当大
きくなり、既知のこの種の利得制御回路に比べて、信号
減衰度がより大きな利得制御回路が得られるという効果
がある。

【図面の簡単な説明】

【図１】本発明による利得制御回路の第１の実施例の構
成を示す回路図である。

【図２】本発明による利得制御回路の第２の実施例の構
成を示す回路図である。

【図３】既知のＬ型形式の利得制御回路の構成の一例を
示す回路図である。

【図４】既知のπ型形式の利得制御回路の構成の一例を
示す回路図である。

【符号の説明】

１信号入力端子２信号出力端子３、４直流阻止コンデンサ５第１のＰＩＮダイオード６第２のＰＩＮダイオード７、１７平滑コンデンサ８、９、１８、１９分圧抵抗１０、１４インダクタ１１利得制御信号供給端子１２駆動トランジスタ１３エミッタ出力抵抗１５電源端子１６第３のＰＩＮダイオード２０抵抗

Claims

【特許請求の範囲】

【請求項１】同極性方向に直列接続された第１及び第
２のＰＩＮダイオードと、利得制御信号で駆動される単
一の駆動トランジスタとを備え、前記第１及び第２のＰ
ＩＮダイオードにおける共通接続側の電極を交流的に信
号入力端子及び直流的に前記駆動トランジスタの出力に
それぞれ接続し、前記第２のＰＩＮダイオードにおける
前記共通接続側の電極とは反対側の電極を固定直流電位
点に接続し、前記第１のＰＩＮダイオードにおける前記
共通接続側の電極とは反対側の電極を交流的に信号出力
端子及び直流的に基準電位点にそれぞれ接続したことを
特徴とする利得制御回路。
【請求項２】前記固定直流電位点は、直流電源電圧を
抵抗分圧回路によって分圧した点であることを特徴とす
る請求項１に記載の利得制御回路。
【請求項３】前記直列接続された第１及び第２のＰＩ
Ｎダイオードは、ツインダイオードであることを特徴と
する請求項１に記載の利得制御回路。
【請求項４】異極性方向に直列接続された第１及び第
２のＰＩＮダイオードと、利得制御信号で駆動される単
一の駆動トランジスタと、抵抗とを備え、前記第１及び
第２のＰＩＮダイオードの共通接続側の電極を交流的に
信号出力端子及び直流的に前記抵抗を介して基準電位点
にそれぞれ接続し、前記第１のＰＩＮダイオードの前記
共通接続側の電極とは反対側の電極を交流的に信号入力
端子及び直流的に前記駆動トランジスタの出力にそれぞ
れ接続し、前記第２のＰＩＮダイオードの前記共通接続
側の電極とは反対側の電極を前記基準電位と異なる固定
直流電位点に接続したことを特徴とする利得制御回路。
【請求項５】前記第１のＰＩＮダイオードの前記共通
接続側の電極とは反対側の電極と第２の固定直流電位点
との間に第３のＰＩＮダイオードを接続したことを特徴
とする請求項４に記載の利得制御回路。
【請求項６】前記第２の固定直流電位点は、直流電源
電圧を抵抗分圧回路によって分圧した点であることを特
徴とする請求項４に記載の利得制御回路。