JPH0983267A - 差動回路 - Google Patents
差動回路Info
- Publication number
- JPH0983267A JPH0983267A JP7233709A JP23370995A JPH0983267A JP H0983267 A JPH0983267 A JP H0983267A JP 7233709 A JP7233709 A JP 7233709A JP 23370995 A JP23370995 A JP 23370995A JP H0983267 A JPH0983267 A JP H0983267A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- power supply
- resistors
- positive power
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、差動回路に関するもので電源オフ
時の入力端子からの電流もれこみによる他回路の誤作動
を防ぐことを目的とする。 【構成】 トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４のコレ
クタにダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を接続するこ
とで、電源オフ時の入力端子Ｎ１、Ｎ２から正電源端子
ＶＳＳ１への電流の供給を阻止し、他回路の誤作動を防
ぐことができる。
時の入力端子からの電流もれこみによる他回路の誤作動
を防ぐことを目的とする。 【構成】 トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４のコレ
クタにダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を接続するこ
とで、電源オフ時の入力端子Ｎ１、Ｎ２から正電源端子
ＶＳＳ１への電流の供給を阻止し、他回路の誤作動を防
ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置における差動
回路に関するものである。
回路に関するものである。
【０００２】
【従来の技術】図７は従来の差動回路の例であり、Ｉ１
１、Ｉ１２、Ｉ１３は電流源、Ｔ１１、Ｔ１２、Ｔ１
３、Ｔ１４はトランジスタ、Ｒ１１、Ｒ１２は抵抗、Ｎ
１１、Ｎ１２は入力端子、Ｎ１３、Ｎ１４は出力端子、
ＶＳＳ１１は正電源端子、ＶＳＳ１２は負電源端子であ
る。
１、Ｉ１２、Ｉ１３は電流源、Ｔ１１、Ｔ１２、Ｔ１
３、Ｔ１４はトランジスタ、Ｒ１１、Ｒ１２は抵抗、Ｎ
１１、Ｎ１２は入力端子、Ｎ１３、Ｎ１４は出力端子、
ＶＳＳ１１は正電源端子、ＶＳＳ１２は負電源端子であ
る。
【０００３】トランジスタＴ１１とトランジスタＴ１２
のエミッタを電流源Ｉ１１に接続し、トランジスタＴ１
１、Ｔ１２のそれぞれのコレクタに抵抗Ｒ１１、Ｒ１２
を接続し、抵抗Ｒ１、Ｒ２のもう一方の端子を正電源端
子ＶＳＳ１１に接続する。トランジスタＴ１１、Ｔ１２
のそれぞれのコレクタにトランジスタＴ１３、Ｔ１４の
それぞれのベースを接続し、トランジスタＴ１３、Ｔ１
４のコレクタを正電源端子ＶＳＳ１１に接続する。トラ
ンジスタＴ１３、Ｔ１４のそれぞれのエミッタに電流源
Ｉ２、Ｉ３をそれぞれ接続する。
のエミッタを電流源Ｉ１１に接続し、トランジスタＴ１
１、Ｔ１２のそれぞれのコレクタに抵抗Ｒ１１、Ｒ１２
を接続し、抵抗Ｒ１、Ｒ２のもう一方の端子を正電源端
子ＶＳＳ１１に接続する。トランジスタＴ１１、Ｔ１２
のそれぞれのコレクタにトランジスタＴ１３、Ｔ１４の
それぞれのベースを接続し、トランジスタＴ１３、Ｔ１
４のコレクタを正電源端子ＶＳＳ１１に接続する。トラ
ンジスタＴ１３、Ｔ１４のそれぞれのエミッタに電流源
Ｉ２、Ｉ３をそれぞれ接続する。
【０００４】以上のように構成された差動回路の入力端
子Ｎ１１、Ｎ１２に電圧を与えると、２つの入力電圧の
差を増幅した電圧が出力電圧の差として出力端子Ｎ１
３、Ｎ１４から得られる。
子Ｎ１１、Ｎ１２に電圧を与えると、２つの入力電圧の
差を増幅した電圧が出力電圧の差として出力端子Ｎ１
３、Ｎ１４から得られる。
【０００５】
【発明が解決しようとする課題】上記従来の差動回路で
は正電源がオフした場合、この正電源端子に接続される
他の回路に入力端子から電流が供給され誤作動を起こす
ことが問題である。
は正電源がオフした場合、この正電源端子に接続される
他の回路に入力端子から電流が供給され誤作動を起こす
ことが問題である。
【０００６】また、正電源の電圧変動は出力電圧に大き
く影響を与え、この出力に接続される後段の回路の電源
が異なる場合、出力電圧が変動により次段の線形入力範
囲を超えてしまう恐れがあることが問題である。
く影響を与え、この出力に接続される後段の回路の電源
が異なる場合、出力電圧が変動により次段の線形入力範
囲を超えてしまう恐れがあることが問題である。
【０００７】また、出力電圧が必要ない時でも出力のト
ランジスタに電流が流れ電力を消費することが問題であ
る。
ランジスタに電流が流れ電力を消費することが問題であ
る。
【０００８】
【課題を解決するための手段】上記問題を解決するため
に本発明では、差動回路のトランジスタ対及び入力部の
トランジスタのコレクタにダイオードを接続する。出力
部のトランジスタのエミッタに直列抵抗を接続し、負荷
抵抗をスイッチを介して電源に接続する。また、トラン
ジスタ対と抵抗を入力部のトランジスタ対に接続したも
のである。
に本発明では、差動回路のトランジスタ対及び入力部の
トランジスタのコレクタにダイオードを接続する。出力
部のトランジスタのエミッタに直列抵抗を接続し、負荷
抵抗をスイッチを介して電源に接続する。また、トラン
ジスタ対と抵抗を入力部のトランジスタ対に接続したも
のである。
【０００９】
【作用】本発明は上記した構成によって、正電源がオフ
した場合に入力端子からの正電源端子への電流供給がダ
イオードが逆バイアスされることにより阻止される。
した場合に入力端子からの正電源端子への電流供給がダ
イオードが逆バイアスされることにより阻止される。
【００１０】また、電源電圧変動による出力電圧変動が
抵抗分割されることにより低減される。出力が必要ない
ときスイッチをオフすることにより出力電圧発生に必要
な電流をカットすることとなる。
抵抗分割されることにより低減される。出力が必要ない
ときスイッチをオフすることにより出力電圧発生に必要
な電流をカットすることとなる。
【００１１】
（実施例１）図１において、Ｉ１、Ｉ２、Ｉ３は電流
源、Ｔ１、Ｔ２、Ｔ３、Ｔ４はトランジスタ、Ｄ１、Ｄ
２、Ｄ３、Ｄ４はダイオード、Ｒ１、Ｒ２は抵抗、Ｎ
１、Ｎ２は入力端子、Ｎ３、Ｎ４は出力端子、ＶＳＳ１
は正電源端子、ＶＳＳ２は負電源端子である。
源、Ｔ１、Ｔ２、Ｔ３、Ｔ４はトランジスタ、Ｄ１、Ｄ
２、Ｄ３、Ｄ４はダイオード、Ｒ１、Ｒ２は抵抗、Ｎ
１、Ｎ２は入力端子、Ｎ３、Ｎ４は出力端子、ＶＳＳ１
は正電源端子、ＶＳＳ２は負電源端子である。
【００１２】トランジスタＴ１とトランジスタＴ２のエ
ミッタを電流源Ｉ１に接続し、それぞれベースにトラン
ジスタＴ３とトランジスタＴ４のそれぞれのエミッタと
電流源Ｉ２と電流源Ｉ３をそれぞれ接続する。トランジ
スタＴ１、Ｔ２、Ｔ３、Ｔ４のそれぞれのコレクタにダ
イオードＤ１、Ｄ２、Ｄ３、Ｄ４のそれぞれのカソード
を接続し、ダイオードＤ３、Ｄ４のアノードを正電源端
子ＶＳＳ１に接続する。ダイオードＤ１、Ｄ２のそれぞ
れのアノードに抵抗Ｒ１、Ｒ２を接続し、抵抗Ｒ１、Ｒ
２のもう一方の端子を正電源端子ＶＳＳ１に接続する。
ミッタを電流源Ｉ１に接続し、それぞれベースにトラン
ジスタＴ３とトランジスタＴ４のそれぞれのエミッタと
電流源Ｉ２と電流源Ｉ３をそれぞれ接続する。トランジ
スタＴ１、Ｔ２、Ｔ３、Ｔ４のそれぞれのコレクタにダ
イオードＤ１、Ｄ２、Ｄ３、Ｄ４のそれぞれのカソード
を接続し、ダイオードＤ３、Ｄ４のアノードを正電源端
子ＶＳＳ１に接続する。ダイオードＤ１、Ｄ２のそれぞ
れのアノードに抵抗Ｒ１、Ｒ２を接続し、抵抗Ｒ１、Ｒ
２のもう一方の端子を正電源端子ＶＳＳ１に接続する。
【００１３】以上のように構成された差動回路につい
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅され、抵抗Ｒ１、Ｒ２の電圧降
下によって入力電圧差が増幅された電圧差として出力端
子Ｎ３、Ｎ４から得られる。
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅され、抵抗Ｒ１、Ｒ２の電圧降
下によって入力電圧差が増幅された電圧差として出力端
子Ｎ３、Ｎ４から得られる。
【００１４】以上のように本実施例によれば、入力電圧
の差を増幅した電圧が出力電圧の差として得られ、電源
がオフした状態では、トランジスタＴ１、Ｔ２、Ｔ３、
Ｔ４のそれぞれのコレクタにダイオードが接続されるこ
とにより入力端子に電圧が入力されてもダイオードＤ
１、Ｄ２、Ｄ３、Ｄ４がすべて逆バイアスとなるため、
入力端子Ｎ１、Ｎ２から正電源端子ＶＳＳ１への電流の
供給を阻止することができる。
の差を増幅した電圧が出力電圧の差として得られ、電源
がオフした状態では、トランジスタＴ１、Ｔ２、Ｔ３、
Ｔ４のそれぞれのコレクタにダイオードが接続されるこ
とにより入力端子に電圧が入力されてもダイオードＤ
１、Ｄ２、Ｄ３、Ｄ４がすべて逆バイアスとなるため、
入力端子Ｎ１、Ｎ２から正電源端子ＶＳＳ１への電流の
供給を阻止することができる。
【００１５】（実施例２）図２において、Ｉ１、Ｉ２、
Ｉ３は電流源、Ｔ１、Ｔ２、Ｔ３、Ｔ４はトランジス
タ、Ｄ１、Ｄ２、Ｄ３はダイオード、Ｒ１、Ｒ２は抵
抗、Ｎ１、Ｎ２は入力端子、Ｎ３、Ｎ４は出力端子、Ｖ
ＳＳ１は正電源端子、ＶＳＳ２は負電源端子である。
Ｉ３は電流源、Ｔ１、Ｔ２、Ｔ３、Ｔ４はトランジス
タ、Ｄ１、Ｄ２、Ｄ３はダイオード、Ｒ１、Ｒ２は抵
抗、Ｎ１、Ｎ２は入力端子、Ｎ３、Ｎ４は出力端子、Ｖ
ＳＳ１は正電源端子、ＶＳＳ２は負電源端子である。
【００１６】トランジスタＴ１とトランジスタＴ２のエ
ミッタを電流源Ｉ１に接続し、それぞれのベースにトラ
ンジスタＴ３とトランジスタＴ４のそれぞれのエミッタ
と電流源Ｉ２と電流源Ｉ３をそれぞれ接続する。トラン
ジスタＴ１、Ｔ２のそれぞれのコレクタにダイオードＤ
１、Ｄ２のそれぞれのカソードを接続する。トランジス
タＴ３、Ｔ４のコレクタにダイオードＤ３のカソードを
接続し、そのアノードを正電源端子ＶＳＳ１に接続す
る。ダイオードＤ１、Ｄ２のそれぞれのアノードに抵抗
Ｒ１、Ｒ２を接続し、抵抗Ｒ１、Ｒ２のもう一方の端子
を正電源端子ＶＳＳ１に接続する。
ミッタを電流源Ｉ１に接続し、それぞれのベースにトラ
ンジスタＴ３とトランジスタＴ４のそれぞれのエミッタ
と電流源Ｉ２と電流源Ｉ３をそれぞれ接続する。トラン
ジスタＴ１、Ｔ２のそれぞれのコレクタにダイオードＤ
１、Ｄ２のそれぞれのカソードを接続する。トランジス
タＴ３、Ｔ４のコレクタにダイオードＤ３のカソードを
接続し、そのアノードを正電源端子ＶＳＳ１に接続す
る。ダイオードＤ１、Ｄ２のそれぞれのアノードに抵抗
Ｒ１、Ｒ２を接続し、抵抗Ｒ１、Ｒ２のもう一方の端子
を正電源端子ＶＳＳ１に接続する。
【００１７】以上のように構成された差動回路につい
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅され、抵抗Ｒ１、Ｒ２の電圧降
下によって入力電圧差が増幅された電圧差として出力端
子Ｎ３、Ｎ４から得られる。
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅され、抵抗Ｒ１、Ｒ２の電圧降
下によって入力電圧差が増幅された電圧差として出力端
子Ｎ３、Ｎ４から得られる。
【００１８】以上のように本実施例によれば、入力電圧
の差を増幅した電圧が出力電圧の差として得られ、電源
がオフした状態では、トランジスタＴ１、Ｔ２、Ｔ３、
Ｔ４のそれぞれのコレクタにダイオードが接続されるこ
とにより入力端子に電圧が入力されてもダイオードＤ
１、Ｄ２、Ｄ３がすべて逆バイアスとなるため、入力端
子Ｎ１、Ｎ２から正電源端子ＶＳＳ１への電流の供給を
阻止することができる。
の差を増幅した電圧が出力電圧の差として得られ、電源
がオフした状態では、トランジスタＴ１、Ｔ２、Ｔ３、
Ｔ４のそれぞれのコレクタにダイオードが接続されるこ
とにより入力端子に電圧が入力されてもダイオードＤ
１、Ｄ２、Ｄ３がすべて逆バイアスとなるため、入力端
子Ｎ１、Ｎ２から正電源端子ＶＳＳ１への電流の供給を
阻止することができる。
【００１９】（実施例３）図３において、Ｉ１、Ｉ２、
Ｉ３は電流源、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６は
トランジスタ、Ｄ１、Ｄ２、Ｄ３はダイオード、Ｒ１、
Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は抵抗、Ｎ１、Ｎ２は入
力端子、Ｎ５、Ｎ６は出力端子、ＶＳＳ１は正電源端
子、ＶＳＳ２は負電源端子である。
Ｉ３は電流源、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６は
トランジスタ、Ｄ１、Ｄ２、Ｄ３はダイオード、Ｒ１、
Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は抵抗、Ｎ１、Ｎ２は入
力端子、Ｎ５、Ｎ６は出力端子、ＶＳＳ１は正電源端
子、ＶＳＳ２は負電源端子である。
【００２０】トランジスタＴ１とトランジスタＴ２のエ
ミッタを電流源Ｉ１に接続し、それぞれのベースにトラ
ンジスタＴ３とトランジスタＴ４のそれぞれのエミッタ
と電流源Ｉ２と電流源Ｉ３をそれぞれ接続する。トラン
ジスタＴ１、Ｔ２のそれぞれのコレクタにダイオードＤ
１、Ｄ２のそれぞれのカソードを接続する。トランジス
タＴ３、Ｔ４のコレクタにダイオードＤ３のカソードを
接続し、そのアノードを正電源端子ＶＳＳ１に接続す
る。ダイオードＤ１、Ｄ２のそれぞれのアノードに抵抗
Ｒ１、Ｒ２を接続し、抵抗Ｒ１、Ｒ２のもう一方の端子
を正電源端子ＶＳＳ１に接続する。ダイオードＤ１、Ｄ
２のそれぞれのアノードにトランジスタＴ５、Ｔ６のそ
れぞれのベースを接続し、トランジスタＴ５、Ｔ６のコ
レクタを正電源端子ＶＳＳ１に接続する。トランジスタ
Ｔ５、Ｔ６のそれぞれのエミッタに直列に接続した抵抗
Ｒ３、Ｒ４及び抵抗Ｒ５、Ｒ６をそれぞれ接続し、これ
ら直列抵抗のもう一方の端子を負電源端子ＶＳＳ２に接
続する。
ミッタを電流源Ｉ１に接続し、それぞれのベースにトラ
ンジスタＴ３とトランジスタＴ４のそれぞれのエミッタ
と電流源Ｉ２と電流源Ｉ３をそれぞれ接続する。トラン
ジスタＴ１、Ｔ２のそれぞれのコレクタにダイオードＤ
１、Ｄ２のそれぞれのカソードを接続する。トランジス
タＴ３、Ｔ４のコレクタにダイオードＤ３のカソードを
接続し、そのアノードを正電源端子ＶＳＳ１に接続す
る。ダイオードＤ１、Ｄ２のそれぞれのアノードに抵抗
Ｒ１、Ｒ２を接続し、抵抗Ｒ１、Ｒ２のもう一方の端子
を正電源端子ＶＳＳ１に接続する。ダイオードＤ１、Ｄ
２のそれぞれのアノードにトランジスタＴ５、Ｔ６のそ
れぞれのベースを接続し、トランジスタＴ５、Ｔ６のコ
レクタを正電源端子ＶＳＳ１に接続する。トランジスタ
Ｔ５、Ｔ６のそれぞれのエミッタに直列に接続した抵抗
Ｒ３、Ｒ４及び抵抗Ｒ５、Ｒ６をそれぞれ接続し、これ
ら直列抵抗のもう一方の端子を負電源端子ＶＳＳ２に接
続する。
【００２１】以上のように構成された差動回路につい
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅される。抵抗Ｒ１、Ｒ２の電圧
降下によって入力電圧差が増幅された電圧差がトランジ
スタＴ５、Ｔ６のそれぞれのベースを通してそれぞれの
エミッタに伝わり、それぞれの電圧が抵抗Ｒ３、Ｒ４及
び抵抗Ｒ５、Ｒ６によって抵抗分割されることにより出
力電圧差として出力端子Ｎ５、Ｎ６から得られる。
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅される。抵抗Ｒ１、Ｒ２の電圧
降下によって入力電圧差が増幅された電圧差がトランジ
スタＴ５、Ｔ６のそれぞれのベースを通してそれぞれの
エミッタに伝わり、それぞれの電圧が抵抗Ｒ３、Ｒ４及
び抵抗Ｒ５、Ｒ６によって抵抗分割されることにより出
力電圧差として出力端子Ｎ５、Ｎ６から得られる。
【００２２】以上のように本実施例によれば、入力電圧
の差を増幅した電圧が出力電圧の差として得られる。正
電源の電圧変動による出力電圧の変動は抵抗Ｒ３、Ｒ４
及び抵抗Ｒ５、Ｒ６による抵抗分割により減少する。電
源がオフした状態では、トランジスタＴ１、Ｔ２、Ｔ
３、Ｔ４のそれぞれのコレクタにダイオードが接続され
ることにより入力端子Ｎ１、Ｎ２に電圧が入力されても
ダイオードＤ１、Ｄ２、Ｄ３がすべて逆バイアスとなる
ため、入力端子Ｎ１、Ｎ２から正電源端子ＶＳＳ１への
電流の供給を阻止することができる。
の差を増幅した電圧が出力電圧の差として得られる。正
電源の電圧変動による出力電圧の変動は抵抗Ｒ３、Ｒ４
及び抵抗Ｒ５、Ｒ６による抵抗分割により減少する。電
源がオフした状態では、トランジスタＴ１、Ｔ２、Ｔ
３、Ｔ４のそれぞれのコレクタにダイオードが接続され
ることにより入力端子Ｎ１、Ｎ２に電圧が入力されても
ダイオードＤ１、Ｄ２、Ｄ３がすべて逆バイアスとなる
ため、入力端子Ｎ１、Ｎ２から正電源端子ＶＳＳ１への
電流の供給を阻止することができる。
【００２３】（実施例４）図４において、Ｉ１、Ｉ２、
Ｉ３は電流源、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６は
トランジスタ、Ｄ１、Ｄ２、Ｄ３はダイオード、Ｒ１、
Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は抵抗、Ｓ１はスイッ
チ、Ｎ１、Ｎ２は入力端子、Ｎ５、Ｎ６は出力端子、Ｖ
ＳＳ１は正電源端子、ＶＳＳ２は負電源端子である。
Ｉ３は電流源、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６は
トランジスタ、Ｄ１、Ｄ２、Ｄ３はダイオード、Ｒ１、
Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は抵抗、Ｓ１はスイッ
チ、Ｎ１、Ｎ２は入力端子、Ｎ５、Ｎ６は出力端子、Ｖ
ＳＳ１は正電源端子、ＶＳＳ２は負電源端子である。
【００２４】トランジスタＴ１とトランジスタＴ２のエ
ミッタを電流源Ｉ１に接続し、それぞれのベースにトラ
ンジスタＴ３とトランジスタＴ４のそれぞれのエミッタ
と電流源Ｉ２と電流源Ｉ３をそれぞれ接続する。トラン
ジスタＴ１、Ｔ２のそれぞれのコレクタにダイオードＤ
１、Ｄ２のそれぞれのカソードを接続する。トランジス
タＴ３、Ｔ４のコレクタにダイオードＤ３のカソードを
接続し、そのアノードを正電源端子ＶＳＳ１に接続す
る。ダイオードＤ１、Ｄ２のそれぞれのアノードに抵抗
Ｒ１、Ｒ２を接続し、抵抗Ｒ１、Ｒ２のもう一方の端子
をスイッチＳ１を介して正電源端子ＶＳＳ１に接続す
る。ダイオードＤ１、Ｄ２のそれぞれのアノードにトラ
ンジスタＴ５、Ｔ６のそれぞれのベースを接続し、トラ
ンジスタＴ５、Ｔ６のコレクタを正電源端子ＶＳＳ１に
接続する。トランジスタＴ５、Ｔ６のそれぞれのエミッ
タに直列に接続した抵抗Ｒ３、Ｒ４及び抵抗Ｒ５、Ｒ６
をそれぞれ接続し、これら直列抵抗のもう一方の端子を
負電源端子ＶＳＳ２に接続する。
ミッタを電流源Ｉ１に接続し、それぞれのベースにトラ
ンジスタＴ３とトランジスタＴ４のそれぞれのエミッタ
と電流源Ｉ２と電流源Ｉ３をそれぞれ接続する。トラン
ジスタＴ１、Ｔ２のそれぞれのコレクタにダイオードＤ
１、Ｄ２のそれぞれのカソードを接続する。トランジス
タＴ３、Ｔ４のコレクタにダイオードＤ３のカソードを
接続し、そのアノードを正電源端子ＶＳＳ１に接続す
る。ダイオードＤ１、Ｄ２のそれぞれのアノードに抵抗
Ｒ１、Ｒ２を接続し、抵抗Ｒ１、Ｒ２のもう一方の端子
をスイッチＳ１を介して正電源端子ＶＳＳ１に接続す
る。ダイオードＤ１、Ｄ２のそれぞれのアノードにトラ
ンジスタＴ５、Ｔ６のそれぞれのベースを接続し、トラ
ンジスタＴ５、Ｔ６のコレクタを正電源端子ＶＳＳ１に
接続する。トランジスタＴ５、Ｔ６のそれぞれのエミッ
タに直列に接続した抵抗Ｒ３、Ｒ４及び抵抗Ｒ５、Ｒ６
をそれぞれ接続し、これら直列抵抗のもう一方の端子を
負電源端子ＶＳＳ２に接続する。
【００２５】以上のように構成された差動回路につい
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅される。抵抗Ｒ１、Ｒ２の電圧
降下によって入力電圧差が増幅された電圧差がトランジ
スタＴ５、Ｔ６のそれぞれのベースを通してそれぞれの
エミッタに伝わり、それぞれの電圧が抵抗Ｒ３、Ｒ４及
び抵抗Ｒ５、Ｒ６によって抵抗分割されることにより出
力電圧差として出力端子Ｎ５、Ｎ６から得られる。
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅される。抵抗Ｒ１、Ｒ２の電圧
降下によって入力電圧差が増幅された電圧差がトランジ
スタＴ５、Ｔ６のそれぞれのベースを通してそれぞれの
エミッタに伝わり、それぞれの電圧が抵抗Ｒ３、Ｒ４及
び抵抗Ｒ５、Ｒ６によって抵抗分割されることにより出
力電圧差として出力端子Ｎ５、Ｎ６から得られる。
【００２６】以上のように本実施例によれば、スイッチ
Ｓ１を短絡した状態で入力電圧の差を増幅した電圧が出
力電圧の差として得られる。正電源の電圧変動による出
力電圧の変動は抵抗抵抗Ｒ３、Ｒ４及び抵抗Ｒ５、Ｒ６
による抵抗分割により減少する。また、スイッチＳ１を
開放することで、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、
Ｒ６に流れる電流をカットすることができる。電源がオ
フした状態では、トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４
のそれぞれのコレクタにダイオードが接続されることに
より入力端子Ｎ１、Ｎ２に電圧が入力されてもダイオー
ドＤ１、Ｄ２、Ｄ３がすべて逆バイアスとなるため、入
力端子Ｎ１、Ｎ２から正電源端子ＶＳＳ１への電流の供
給を阻止することができる。
Ｓ１を短絡した状態で入力電圧の差を増幅した電圧が出
力電圧の差として得られる。正電源の電圧変動による出
力電圧の変動は抵抗抵抗Ｒ３、Ｒ４及び抵抗Ｒ５、Ｒ６
による抵抗分割により減少する。また、スイッチＳ１を
開放することで、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、
Ｒ６に流れる電流をカットすることができる。電源がオ
フした状態では、トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４
のそれぞれのコレクタにダイオードが接続されることに
より入力端子Ｎ１、Ｎ２に電圧が入力されてもダイオー
ドＤ１、Ｄ２、Ｄ３がすべて逆バイアスとなるため、入
力端子Ｎ１、Ｎ２から正電源端子ＶＳＳ１への電流の供
給を阻止することができる。
【００２７】（実施例５）図５において、Ｉ１、Ｉ２、
Ｉ３は電流源、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６は
トランジスタ、Ｄ１、Ｄ２、Ｄ３はダイオード、Ｒ１、
Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は抵抗、Ｓ２はスイッ
チ、Ｎ１、Ｎ２は入力端子、Ｎ５、Ｎ６は出力端子、Ｖ
ＳＳ１は正電源端子、ＶＳＳ２は負電源端子である。
Ｉ３は電流源、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６は
トランジスタ、Ｄ１、Ｄ２、Ｄ３はダイオード、Ｒ１、
Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は抵抗、Ｓ２はスイッ
チ、Ｎ１、Ｎ２は入力端子、Ｎ５、Ｎ６は出力端子、Ｖ
ＳＳ１は正電源端子、ＶＳＳ２は負電源端子である。
【００２８】トランジスタＴ１とトランジスタＴ２のエ
ミッタを電流源Ｉ１に接続し、それぞれのベースにトラ
ンジスタＴ３とトランジスタＴ４のそれぞれのエミッタ
と電流源Ｉ２と電流源Ｉ３をそれぞれ接続する。トラン
ジスタＴ１、Ｔ２のそれぞれのコレクタにダイオードＤ
１、Ｄ２のそれぞれのカソードを接続する。トランジス
タＴ３、Ｔ４のコレクタにダイオードＤ３のカソードを
接続し、そのアノードを正電源端子ＶＳＳ１に接続す
る。ダイオードＤ１、Ｄ２のそれぞれのアノードに抵抗
Ｒ１、Ｒ２を接続し、抵抗Ｒ１、Ｒ２のもう一方の端子
をスイッチＳ２に接続し、スイッチＳ２の他の端子を正
電源端子ＶＳＳ１及び負電源端子ＶＳＳ２に接続する。
ダイオードＤ１、Ｄ２のそれぞれのアノードにトランジ
スタＴ５、Ｔ６のそれぞれのベースを接続し、トランジ
スタＴ５、Ｔ６のコレクタを正電源端子ＶＳＳ１に接続
する。トランジスタＴ５、Ｔ６のそれぞれのエミッタに
直列に接続した抵抗Ｒ３、Ｒ４及び抵抗Ｒ５、Ｒ６をそ
れぞれ接続し、これら直列抵抗のもう一方の端子を負電
源端子ＶＳＳ２に接続する。
ミッタを電流源Ｉ１に接続し、それぞれのベースにトラ
ンジスタＴ３とトランジスタＴ４のそれぞれのエミッタ
と電流源Ｉ２と電流源Ｉ３をそれぞれ接続する。トラン
ジスタＴ１、Ｔ２のそれぞれのコレクタにダイオードＤ
１、Ｄ２のそれぞれのカソードを接続する。トランジス
タＴ３、Ｔ４のコレクタにダイオードＤ３のカソードを
接続し、そのアノードを正電源端子ＶＳＳ１に接続す
る。ダイオードＤ１、Ｄ２のそれぞれのアノードに抵抗
Ｒ１、Ｒ２を接続し、抵抗Ｒ１、Ｒ２のもう一方の端子
をスイッチＳ２に接続し、スイッチＳ２の他の端子を正
電源端子ＶＳＳ１及び負電源端子ＶＳＳ２に接続する。
ダイオードＤ１、Ｄ２のそれぞれのアノードにトランジ
スタＴ５、Ｔ６のそれぞれのベースを接続し、トランジ
スタＴ５、Ｔ６のコレクタを正電源端子ＶＳＳ１に接続
する。トランジスタＴ５、Ｔ６のそれぞれのエミッタに
直列に接続した抵抗Ｒ３、Ｒ４及び抵抗Ｒ５、Ｒ６をそ
れぞれ接続し、これら直列抵抗のもう一方の端子を負電
源端子ＶＳＳ２に接続する。
【００２９】以上のように構成された差動回路につい
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅される。抵抗Ｒ１、Ｒ２の電圧
降下によって入力電圧差が増幅された電圧差がトランジ
スタＴ５、Ｔ６のそれぞれのベースを通してそれぞれの
エミッタに伝わり、それぞれの電圧が抵抗Ｒ３、Ｒ４及
び抵抗Ｒ５、Ｒ６によって抵抗分割されることにより出
力電圧差として出力端子Ｎ５、Ｎ６から得られる。
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅される。抵抗Ｒ１、Ｒ２の電圧
降下によって入力電圧差が増幅された電圧差がトランジ
スタＴ５、Ｔ６のそれぞれのベースを通してそれぞれの
エミッタに伝わり、それぞれの電圧が抵抗Ｒ３、Ｒ４及
び抵抗Ｒ５、Ｒ６によって抵抗分割されることにより出
力電圧差として出力端子Ｎ５、Ｎ６から得られる。
【００３０】以上のように本実施例によれば、スイッチ
Ｓ１を正電源側に短絡した状態で入力電圧の差を増幅し
た電圧が出力電圧の差として得られる。正電源の電圧変
動による出力電圧の変動は抵抗抵抗Ｒ３、Ｒ４及び抵抗
Ｒ５、Ｒ６による抵抗分割により減少する。また、スイ
ッチＳ１を負電源側に短絡することで、抵抗Ｒ１、Ｒ
２、Ｒ３、Ｒ４、Ｒ５、Ｒ６に流れる電流をカットする
ことができる。電源がオフした状態では、トランジスタ
Ｔ１、Ｔ２、Ｔ３、Ｔ４のそれぞれのコレクタにダイオ
ードが接続されることにより入力端子Ｎ１、Ｎ２に電圧
が入力されてもダイオードＤ１、Ｄ２、Ｄ３がすべて逆
バイアスとなるため、入力端子Ｎ１、Ｎ２から正電源端
子ＶＳＳ１への電流の供給を阻止することができる。
Ｓ１を正電源側に短絡した状態で入力電圧の差を増幅し
た電圧が出力電圧の差として得られる。正電源の電圧変
動による出力電圧の変動は抵抗抵抗Ｒ３、Ｒ４及び抵抗
Ｒ５、Ｒ６による抵抗分割により減少する。また、スイ
ッチＳ１を負電源側に短絡することで、抵抗Ｒ１、Ｒ
２、Ｒ３、Ｒ４、Ｒ５、Ｒ６に流れる電流をカットする
ことができる。電源がオフした状態では、トランジスタ
Ｔ１、Ｔ２、Ｔ３、Ｔ４のそれぞれのコレクタにダイオ
ードが接続されることにより入力端子Ｎ１、Ｎ２に電圧
が入力されてもダイオードＤ１、Ｄ２、Ｄ３がすべて逆
バイアスとなるため、入力端子Ｎ１、Ｎ２から正電源端
子ＶＳＳ１への電流の供給を阻止することができる。
【００３１】（実施例６）図６において、Ｉ１、Ｉ２、
Ｉ３、Ｉ４は電流源、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、
Ｔ６、Ｔ７、Ｔ８はトランジスタ、Ｄ１、Ｄ２、Ｄ３は
ダイオード、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ
７、Ｒ８は抵抗、Ｎ１、Ｎ２は入力端子、Ｎ５、Ｎ６は
出力端子、ＶＳＳ１は正電源端子、ＶＳＳ２は負電源端
子である。
Ｉ３、Ｉ４は電流源、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、
Ｔ６、Ｔ７、Ｔ８はトランジスタ、Ｄ１、Ｄ２、Ｄ３は
ダイオード、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ
７、Ｒ８は抵抗、Ｎ１、Ｎ２は入力端子、Ｎ５、Ｎ６は
出力端子、ＶＳＳ１は正電源端子、ＶＳＳ２は負電源端
子である。
【００３２】トランジスタＴ１とトランジスタＴ２のエ
ミッタを電流源Ｉ１に接続し、それぞれのベースに抵抗
Ｒ７、Ｒ８をそれぞれ接続し、抵抗Ｒ７、Ｒ８のそれぞ
れのもう一方の端子にトランジスタＴ３とトランジスタ
Ｔ４のそれぞれのエミッタと電流源Ｉ２と電流源Ｉ３を
それぞれ接続する。トランジスタＴ１、Ｔ２のそれぞれ
のコレクタにダイオードＤ１、Ｄ２のそれぞれのカソー
ドを接続する。トランジスタＴ３、Ｔ４のコレクタにダ
イオードＤ３のカソードを接続し、そのアノードを正電
源端子ＶＳＳ１に接続する。ダイオードＤ１、Ｄ２のそ
れぞれのアノードに抵抗Ｒ１、Ｒ２を接続し、抵抗Ｒ
１、Ｒ２のもう一方の端子を正電源端子ＶＳＳ１に接続
する。ダイオードＤ１、Ｄ２のそれぞれのアノードにト
ランジスタＴ５、Ｔ６のそれぞれのベースを接続し、ト
ランジスタＴ５、Ｔ６のコレクタを正電源端子ＶＳＳ１
に接続する。トランジスタＴ５、Ｔ６のそれぞれのエミ
ッタに直列に接続した抵抗Ｒ３、Ｒ４及び抵抗Ｒ５、Ｒ
６をそれぞれ接続し、これら直列抵抗のもう一方の端子
を負電源端子ＶＳＳ２に接続する。トランジスタＴ７と
トランジスタＴ８のエミッタを電流源Ｉ４に接続し、ト
ランジスタＴ７のベースを出力端子Ｎ６に接続し、トラ
ンジスタＴ８のベースを出力端子Ｎ５に接続し、トラン
ジスタＴ７のコレクタをトランジスタＴ２のベースに接
続し、トランジスタＴ８のコレクタをトランジスタＴ１
のベースに接続する。
ミッタを電流源Ｉ１に接続し、それぞれのベースに抵抗
Ｒ７、Ｒ８をそれぞれ接続し、抵抗Ｒ７、Ｒ８のそれぞ
れのもう一方の端子にトランジスタＴ３とトランジスタ
Ｔ４のそれぞれのエミッタと電流源Ｉ２と電流源Ｉ３を
それぞれ接続する。トランジスタＴ１、Ｔ２のそれぞれ
のコレクタにダイオードＤ１、Ｄ２のそれぞれのカソー
ドを接続する。トランジスタＴ３、Ｔ４のコレクタにダ
イオードＤ３のカソードを接続し、そのアノードを正電
源端子ＶＳＳ１に接続する。ダイオードＤ１、Ｄ２のそ
れぞれのアノードに抵抗Ｒ１、Ｒ２を接続し、抵抗Ｒ
１、Ｒ２のもう一方の端子を正電源端子ＶＳＳ１に接続
する。ダイオードＤ１、Ｄ２のそれぞれのアノードにト
ランジスタＴ５、Ｔ６のそれぞれのベースを接続し、ト
ランジスタＴ５、Ｔ６のコレクタを正電源端子ＶＳＳ１
に接続する。トランジスタＴ５、Ｔ６のそれぞれのエミ
ッタに直列に接続した抵抗Ｒ３、Ｒ４及び抵抗Ｒ５、Ｒ
６をそれぞれ接続し、これら直列抵抗のもう一方の端子
を負電源端子ＶＳＳ２に接続する。トランジスタＴ７と
トランジスタＴ８のエミッタを電流源Ｉ４に接続し、ト
ランジスタＴ７のベースを出力端子Ｎ６に接続し、トラ
ンジスタＴ８のベースを出力端子Ｎ５に接続し、トラン
ジスタＴ７のコレクタをトランジスタＴ２のベースに接
続し、トランジスタＴ８のコレクタをトランジスタＴ１
のベースに接続する。
【００３３】以上のように構成された差動回路につい
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅される。抵抗Ｒ１、Ｒ２の電圧
降下によって入力電圧差が増幅された電圧差がトランジ
スタＴ５、Ｔ６のそれぞれのベースを通してそれぞれの
エミッタに伝わり、それぞれの電圧が抵抗Ｒ３、Ｒ４及
び抵抗Ｒ５、Ｒ６によって抵抗分割されることにより出
力電圧差として出力端子Ｎ５、Ｎ６から得られる。
て、以下にその動作を説明する。入力端子Ｎ１、Ｎ２に
入力された電圧の差はトランジスタＴ１、Ｔ２のベース
に伝わり、この電圧差がトランジスタＴ１、Ｔ２のコレ
クタ電流の差として増幅される。抵抗Ｒ１、Ｒ２の電圧
降下によって入力電圧差が増幅された電圧差がトランジ
スタＴ５、Ｔ６のそれぞれのベースを通してそれぞれの
エミッタに伝わり、それぞれの電圧が抵抗Ｒ３、Ｒ４及
び抵抗Ｒ５、Ｒ６によって抵抗分割されることにより出
力電圧差として出力端子Ｎ５、Ｎ６から得られる。
【００３４】以上のように本実施例によれば、入力電圧
の差を増幅した電圧が出力電圧の差として得られる。正
電源の電圧変動による出力電圧の変動は抵抗Ｒ３、Ｒ４
及び抵抗Ｒ５、Ｒ６による抵抗分割により減少する。さ
らに、出力電圧差に応じてトランジスタＴ７、Ｔ８のコ
レクタ電流が変化し抵抗Ｒ７、Ｒ８による電圧降下によ
り、正帰還がかかるようにトランジスタＴ１、Ｔ２のベ
ース電圧が変化するため入力がヒステリシス特性を持
つ。電源がオフした状態では、トランジスタＴ１、Ｔ
２、Ｔ３、Ｔ４のそれぞれのコレクタにダイオードが接
続されることにより入力端子Ｎ１、Ｎ２に電圧が入力さ
れてもダイオードＤ１、Ｄ２、Ｄ３がすべて逆バイアス
となるため、入力端子Ｎ１、Ｎ２から正電源端子ＶＳＳ
１への電流の供給を阻止することができる。
の差を増幅した電圧が出力電圧の差として得られる。正
電源の電圧変動による出力電圧の変動は抵抗Ｒ３、Ｒ４
及び抵抗Ｒ５、Ｒ６による抵抗分割により減少する。さ
らに、出力電圧差に応じてトランジスタＴ７、Ｔ８のコ
レクタ電流が変化し抵抗Ｒ７、Ｒ８による電圧降下によ
り、正帰還がかかるようにトランジスタＴ１、Ｔ２のベ
ース電圧が変化するため入力がヒステリシス特性を持
つ。電源がオフした状態では、トランジスタＴ１、Ｔ
２、Ｔ３、Ｔ４のそれぞれのコレクタにダイオードが接
続されることにより入力端子Ｎ１、Ｎ２に電圧が入力さ
れてもダイオードＤ１、Ｄ２、Ｄ３がすべて逆バイアス
となるため、入力端子Ｎ１、Ｎ２から正電源端子ＶＳＳ
１への電流の供給を阻止することができる。
【００３５】
【発明の効果】以上のように本発明の差動回路によれ
ば、入力部のトランジスタ対及びエミッタホロワのコレ
クタにダイオードを接続することにより、電源がオフし
た場合に入力端子から電源端子への電流供給が阻止さ
れ、同電源に接続された他の回路の誤作動を防ぐことが
できる。
ば、入力部のトランジスタ対及びエミッタホロワのコレ
クタにダイオードを接続することにより、電源がオフし
た場合に入力端子から電源端子への電流供給が阻止さ
れ、同電源に接続された他の回路の誤作動を防ぐことが
できる。
【００３６】また、出力部の直列抵抗により電源電圧変
動による出力電圧の変動が低減され、出力に接続される
後段の回路の線形入力範囲に対する余裕度を増すことが
できる。
動による出力電圧の変動が低減され、出力に接続される
後段の回路の線形入力範囲に対する余裕度を増すことが
できる。
【００３７】出力が必要ないときは、負荷抵抗部のスイ
ッチをオフすることにより電流をカットし消費電力を減
らすことができる。
ッチをオフすることにより電流をカットし消費電力を減
らすことができる。
【００３８】さらに、トランジスタ対と抵抗を入力部の
トランジスタ対に接続することにより、入力がヒステリ
シス特性を持ち入力のノイズによる誤作動を防ぐことが
できる。
トランジスタ対に接続することにより、入力がヒステリ
シス特性を持ち入力のノイズによる誤作動を防ぐことが
できる。
【図１】本発明の第１の実施例における差動回路図
【図２】本発明の第２の実施例における差動回路図
【図３】本発明の第３の実施例における差動回路図
【図４】本発明の第４の実施例における差動回路図
【図５】本発明の第５の実施例における差動回路図
【図６】本発明の第６の実施例における差動回路図
【図７】従来における差動回路図
Ｉ１、Ｉ２、Ｉ３ 電流源 Ｔ１、Ｔ２、Ｔ３、Ｔ４ トランジスタ Ｒ１、Ｒ２ 抵抗 Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード Ｎ１、Ｎ２ 入力端子 Ｎ３、Ｎ４ 出力端子 ＶＳＳ１ 正電源端子 ＶＳＳ２ 負電源端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 健一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (6)
- 【請求項１】各々のエミッタが第１の電流源に接続され
た第１のトランジスタ対の各々のベースに、 トランジスタのエミッタに電流源が接続されコレクタに
アノードが正電源に接続されたダイオードのカソードが
接続されたダイオード付きエミッタホロワ回路を１段ま
たは複数段接続し、 第１のトランジスタ対のコレクタにアノードが抵抗を介
して正電源に接続されたダイオードのカソードをそれぞ
れ接続し、 各々の初段のダイオード付きエミッタホロワ回路のベー
スを入力、 第１のトランジスタ対のコレクタに接続されたダイオー
ドの各々のアノードを出力とする差動回路。 - 【請求項２】第１のトランジスタ対の各々のベースに、
トランジスタのエミッタに電流源が接続されたエミッタ
ホロワ回路を１段または複数段接続し、 各々の前記エミッタホロワ回路のトランジスタのコレク
タにアノードが正電源に接続された１つのダイオードの
カソードを接続した請求項１記載の差動回路。 - 【請求項３】各々の出力に、エミッタが２つの直列に接
続された抵抗を介して負電源に接続されコレクタが正電
源に接続されたトランジスタのベースを接続し、各々の
前記２つの直列に接続された抵抗の抵抗と抵抗の接続部
を新たな出力とする請求項１または２記載の差動回路。 - 【請求項４】第１のトランジスタ対の各々のコレクタに
接続されたダイオードに接続された各々の抵抗を正電源
に対して短絡または開放するスイッチを接続した請求項
３記載の差動回路。 - 【請求項５】第６のトランジスタ対の各々のコレクタに
接続されたダイオードに接続された各々の抵抗を正電源
に短絡または負電源に短絡するスイッチを接続した請求
項３記載の差動回路。 - 【請求項６】第１のトランジスタ対の各々のベースと、
前記ベースに接続される各々のダイオード付きエミッタ
ホロワ回路の出力との間、または複数段接続されたダイ
オード付きエミッタホロワ回路の段間に抵抗を挿入し、
各々のエミッタを第２の電流源に接続した第２のトラン
ジスタ対の各々のベースを請求項３記載の新たな出力に
接続し、各々のコレクタを前記抵抗と第１のトランジス
タ対の各々のベースの接続部または前記抵抗とダイオー
ド付きエミッタホロワ回路の入力との接続部に接続した
請求項３、４または５記載の差動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7233709A JPH0983267A (ja) | 1995-09-12 | 1995-09-12 | 差動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7233709A JPH0983267A (ja) | 1995-09-12 | 1995-09-12 | 差動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983267A true JPH0983267A (ja) | 1997-03-28 |
Family
ID=16959329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7233709A Pending JPH0983267A (ja) | 1995-09-12 | 1995-09-12 | 差動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983267A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1292021A2 (en) * | 2001-09-01 | 2003-03-12 | Zarlink Semiconductor Limited | Radio frequency amplifier and television tuner |
| US7221224B2 (en) | 2004-04-08 | 2007-05-22 | Denso Corporation | Differential amplifier circuit |
-
1995
- 1995-09-12 JP JP7233709A patent/JPH0983267A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1292021A2 (en) * | 2001-09-01 | 2003-03-12 | Zarlink Semiconductor Limited | Radio frequency amplifier and television tuner |
| EP1292021A3 (en) * | 2001-09-01 | 2004-06-16 | Zarlink Semiconductor Limited | Radio frequency amplifier and television tuner |
| US7221224B2 (en) | 2004-04-08 | 2007-05-22 | Denso Corporation | Differential amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647841A (en) | Low voltage, high precision current source | |
| JPH0399517A (ja) | 信号レベル変換器 | |
| US4420786A (en) | Polarity guard circuit | |
| US4401954A (en) | Power amplifier | |
| US5198704A (en) | Bi-CMOS output circuit with limited output voltage | |
| US4501933A (en) | Transistor bridge voltage rectifier circuit | |
| JPS5938773B2 (ja) | レベルシフト回路 | |
| US4387309A (en) | Input stage for N-channel junction field effect transistor operational amplifier | |
| JPH0983267A (ja) | 差動回路 | |
| KR950015208B1 (ko) | 쇼트키 전류 모우드 논리 회로 | |
| US4845387A (en) | Non-stacked ECL type and function | |
| US6380794B1 (en) | Hybrid circuit having current source controlled by a comparator | |
| US6559706B2 (en) | Mixer circuitry | |
| JP3735406B2 (ja) | 論理回路 | |
| US11522538B2 (en) | Bidirectional switch for power control in a daisy chain | |
| US6433634B2 (en) | Electronic circuit for providing a desired common mode voltage to a differential output of an amplifier stage | |
| JP2710362B2 (ja) | ３値論理回路 | |
| JPS6325775Y2 (ja) | ||
| JP3980337B2 (ja) | トラックホールド回路 | |
| US7119618B2 (en) | Method of forming a wide bandwidth differential amplifier and structure therefor | |
| US5973513A (en) | Integrated circuit arrangement with an open-collector transistor designed as npn transistor | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| KR940000251Y1 (ko) | 3진 인버터 회로 | |
| JPH06177731A (ja) | 電流切換回路 | |
| SU1202019A1 (ru) | Двухтактный усилитель мощности |