JPS5910154B2 - 整流回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、第１入力電流および第２入力電流を受ける第
１入力端子および第２入力端子と整流出力電流を取出す
出力端子とを有し、第１入力電流の第２入力電流の差に
当たる、第１極性または第５２極性の整流出力電流を与
える整流回路に関するものである。

整流回路は、特に電圧計に用いられており、公知の整流
回路はダイオード・ブリツジを利用している。

これらブリツジは、整流された信号が重畳される出力レ
ベルが、入力レベルによつてほぼ完全に決定されるとい
う欠点を有している。さらに、このような整流回路にお
いて、例えばアースに対してシングル−エンド（Ｓｉｎ
ｇｌｅ−Ｅｎｄｅｄ）出力信号を得ることが多くの場合
問題となる。本発明の目的は、これら問題点を解決した
整流回路を提供することにある。

本発明整流回路は、第１入力電流および第２入力電流を
受ける第１入力端子および第２入力端子と整流出力電流
を取出す出力端子とを有し、第１入力電流と第２入力電
流の差に当たる、第１極性または第２極性の整流出力電
流を与える整流回路において、第１電流回路は、第１の
半導体接合を有し、第１入力端子と電源端子の間に結合
され、第２電流回路は、第２の半導体接合を有し、第２
入力端子と電源端子の間に結合され、前記の両入力電流
の差の第１極性に対しては第２電流回路内に電１電流回
路の電流を再生しまた両入力の差の第２極性に対しては
第１電流回路内に第２電流回路の電流を再生する選択電
流ミラー回路の一部を形成し、第３電流回路は、第３ト
ランジスタの主電流回路を有し、第１入力端子と出力端
子の間に結合され、第４電流回路は、第４トランジスタ
の 二主電流路を有し、第２入力端子と出力端子の間に
結合され、前記の第３電流回路と第４電流回路を流れる
電流の方向は同一であることを特徴とするものである。

本発明手段によれば次のことが達成される。

す ５なわち、２つの入力電流の平均である共通モード
成分と２個の入力端子に逆位相で現われる信号成分とか
ら成る平衡電流が２個の入力端子に供給されると、選択
電流ミラー回路によつて、２つの入力電流のうち大きい
方あるいは小さい方のいずれ ５かにほぼ等しい電流が
、第１電流回路および第２電流回路を流れる。差電流す
なわち信号成分の２倍の電流が、第３電流回路または第
４電流回路を経て出力端子に流れる。したがつて、２倍
に増幅された全波整流信号成分が、出力端子に発生する
。４この出力端子は、主電流路が第３および第４電流回
路内に含まれているトランジスタの電流出力電極に結合
されているので、この出力端子は電圧減結合状態で入力
端子に接続される。

第３および第４電流回路は阻止方向を有しているので、
選択電流ミラー回路は、入力電流として第１および第２
入力端子に供給することのできる２つの電流のうち１つ
を選び、第３および第４電流回路を経て入力電流を取り
出さないようにする。以下、本発明を図面に基づいて詳
細に説明する。

第１図は、本発明整流回路の一実施例を示す回路である
。ＰＮＰトランジスタＴｌ，Ｔ２，Ｔ３，Ｔ４は、選択
電流ミラー回路を構成する。トランジスタＴ３およびＴ
４のベース・エミツタ接合を、並列に接続する。トラン
ジスタＴ３およびＴ４は、同一であるものとする。これ
らトランジスタは、集積回路技術によつて非常に近似さ
せて得ることができる。その結果、トランジスタＴ３お
よびＴ４を流れる電流は等しくなる。トランジスタＴ３
のコレクタを第１入力端子１に接続し、トランジスタＴ
４のコレクタを第２入力端子２に接続する。トランジス
タＴ３およびＴ４のエミツタを、電源端子４に接続する
。このように、トランジスタＴ３の主電流回路は第１電
流回路を、またトランジスタＴ４の主電流回路は第２電
流回路を形成する。トランジスタＴ１およびＴ２のエミ
ツタは、電圧偏位を生起させるダイオードＤ３を経て、
トランジスタＴ３およびＴ４のベースに接続する。トラ
ンジスタＴ１およびＴ，のベースを、入力端子１および
２にそれぞれ接続し、トランジスタＴ１およびＴ，のコ
レクタを出力端子３に接続する。この出力端子には、負
荷ＲＬを接続することができる。入力端子１および２を
、２個のダイオードＤ１およびＤ，の逆直列回路を経て
相互接続する。これらダイオードのカソードは、トラン
ジスタＴ１およびＴ２のエミツタに接続されている。第
１図に示すように、電流１１および［２は、それぞれ入
力端子１および２を経て流れる。

これら電流は、イ（１１＋Ｉ，）に等しい共通モード成
分Ｉと信号成分１とを含んでいる。すなわち、１１一１
−１−１および１２−１−１である。この平衡電流を、
電圧一電流変換器８によつて、入力端子１および２に供
給することができる。この変換器は、例えば、差動対と
して接続される２個のトランジスタＴ７およびＴ８によ
り構成することができる。これらトランジスタのコレク
タは入力端子１および２にそれぞれ接続されており、エ
ミツタは電流２１を供給する電流源に共通に接続されて
おり、ベースは入力端子６および７にそれぞれ接続され
ている。信号成分１が零に等しい場合、すなわち電流１
１が電流１２に等しい場合には、これら電流はトランジ
スタＴ３およびＴ４のコレクターエミツタ路を流れ、ト
ランジスタＴ３およびＴ４のベース電流はトランジスタ
Ｔ１およびＴ２を流れる。

このとき、トランジスタＴ，およびＴ２のベースーエミ
ツタ路に逆並列に接続されたダイオードＤ１およびＤ２
は、逆バイアスされる。トランジスタＴ３およびＴ４の
ベース電流以外には、出力端子３に電流は流れない。信
号成分１が正となる場合、すなわち電流１１がわずかに
増加し、電流１２がわずかに減少する場合には、および
トランジスタＴ３およびＴ４が最初に共通モード電流１
を流す場合には、トランジスタＴ１のベース電流は増加
し、トランジスタＴ２のベース電流は減少する。

このことは、比較的小さい信号成分に対し、゛トランジ
スタＴ２をカツトオフすることとなる。トランジスタＴ
，のベースエミツタ接合を経て、トランジスタＴ３は一
層の正帰還を受け、このためトランジスタＴ，のベース
電流は別として、トランジスタＴ３のコレクタ電流は、
入力電流１に追従し続ける。したがつて、トランジスタ
Ｔ４のコレタタ電流もまた入力電流１１に追従する。電
流１２はトランジスタＴ４のコレクタ電流よりも小さい
ので、およびトランジスタＴ２はもはやいかなるベース
電流も取らないので、ダイオードＤ，が順方向にバイア
スされるようになつて入力電流１にほぼ等しいトランジ
スタＴ４のコレクタ電流と電流１２との差電流を流すま
で、トランジスタＴ４のコレクターベース電圧は増加す
る。この差電流は、トランジスタＴ１のエミツターコレ
クタ路を経て、出力端子３に現われる。このように、ダ
イオードＤ，およびトランジスタＴ１のエミツターコレ
クタ路を有する回路は、第４電流回路を形成する。以上
とは対称的に、信号成分１が負になる場合には、トラン
ジスタＴ１がカツトオフされ、ダイオードＤ，が逆バイ
アスされる。

このとき、トランジスタＴ３およびＴ４のコレクタ電流
は、電流１２にほぼ等しくなる。ダイオードＤ１および
トランジスタＴ２のエミツターコレクタ路を経て、電流
１１と１２との差電流すなわち−２１が出力端子に流れ
る。このように、ダイオードＤ１およびトランジスタＴ
２のエミツターコレクタ路を含む回路は、第３電流回路
を形成する。第１図に示すように、出力端子３に流れる
電流１ｕは、信号成分１の絶対値の２倍、すなわちベー
ス電流を無視する場合には全波整流信号成分１の２倍に
等しい。電流Ｕが反対方向に流れる整流回路が必要な場
合には、第２図の回路配置を用いることができる。第２
図の回路配置においては、第１図の回路配置と較べて、
ダイオードＤ１およびＤ２を逆方向とし、トランジスタ
Ｔ１およびＴ２をＮＰＮ導電型のトランジスタＴ，およ
びＴ２で置き換えているが、第１電流回路、第２電流回
路、選択電流ミラー回路、第３電流回路、および第４電
流回路の構成素子は第１図の実施例と同様である。

電流１と１２とが等しい場合には、これら電流はトラン
ジスタＴ３およびＴ４のコレクターエミツタ路を流れる
。

トランジスタＴ３およびＴ４のベース電流は、ダイオー
ドＤｌ，Ｄ２，Ｄ３を流れる。このとき、トランジスタ
Ｔ１およびＴ２は逆バイアスされる。信号成分１が正に
なる、すなわち電流１１がわずかに増加し電流１２がわ
ずかに減少するときであつて、トランジスタＴ３および
Ｔ４が共通モード電流１を最初に流し続ける場合には、
ダイオードＤ１を流れる電流が増加し、ダイオードＤ２
を流れる電流が減少する。信号成分１が十分大きい場合
には、ダイオードＤ２はもはや電流を流さず、逆バイア
スされる。電流１２がさらに減少する場合には、トラン
ジスタＴ４のコレクタ電流と電流２との差電流が、トラ
ンジスタＴ２のベースから取り出されて、トランジスタ
Ｔ２が導通するようになる。トランジスタＴ，のベース
ーエミツタ接合を経て、トランジスタＴ４は正帰還を受
ける。したがつて、トランジスタＴ４のコレクタ電流は
電流１２に追従し続ける。第１図の回路配置とは対称的
に、トランジスタＴ３およびＴ４は、電流１，および１
２のうちの小さい方を流す。ほぼ１２に等しいトランジ
スタＴ３のコレクタ電流と電流１１との差電流が、ダイ
オードＤ１とトランジスタＴ，のエミツターコレクタ路
と出力端子３とを経て流れる。以上とは対称的に、電流
１が負の場合には、トジンジスタＴ１およびダイオード
Ｄ２が導通レ他方トランジスタＴ，およびダイオードＤ
１は逆ノｑアスされる。

したがつて、電流１ｕは、全波整流された信号成分１の
ほぼ２倍となる。第３図は、第１図の回路配置の変形を
示す。

トランジスタＴｌ，Ｔ，，Ｔ３，Ｔ４で構成された選択
電流ミラー回路は、第１図の回路配置に対応し、また電
１電流回路はトランジスタＴ３の主電流路により、第２
電流回路はトランジスタＴ４の主電流回路により形成さ
れる。入力端子１と出力端子３との間の第３電流回路は
ＰＮＰトランジスタＴ６のエミツターコレクタ路により
、入力端子２と出力端子３との間の第４電流回路はＮＰ
ＮトランジスタＴ，のエミツターコレクタ路により形成
される。これらのトランジスタＴ６およびＴ，のエミツ
タを、入力端子１および２にそれぞれ接続し、コレクタ
を出力端子３に接続し、ベースを接続点５に接続する。
この接続点５には、適切な基準電圧を供給する。これは
、例えば第３図に示すように、接続点５を２個のダイオ
ードＤ４およびＤ，を経て電源端子４に接続し、電流源
９によつて供給されるバイアス電流を前記ダイオードを
経て流すことにより行なう。この回路配置は、次のよう
な利点を有している。

すなわち、集積回路ではトランジスタＴ，およびＴ，に
対して、バーチカル・サブストレートＰＮＰトランジス
タ（これらは、コレクタが集積回路のサブストレートに
より形成されるバーチカルＰＮＰトランジスタである）
を選択することができることである。バーチカル・サブ
ストレートＰＮＰトランジスタは、ラテラル集積ＰＮＰ
トランジスタよりもかなり大きい電流利得率を有してい
る。電流１１およびＩ，が等しい場合、トランジスタＴ
，およびＴ４は共通モード電流を流す。トランジスタＴ
，およびＴ４のベース電流は、トランジスタＴ１および
Ｔ，のコレクターエミツタ路を流れる。このとき、トラ
ンジスタＴ，およびＴ６は、接続点５における適当なバ
イアス電圧によつて逆バイアスされる。その結果、第１
図の回路配置とは対称的に、信号成分１が零の場合には
出力端子３に電流は流れない。第３図とは異なり、接続
点５をトランジスタＴ１およびＴ７ｔのエミツタに接続
することにより、前記バイアス電圧を得ることもできる
。信号成分１が正になると、第１図の回路配置における
ように、トランジスタＴ，が逆バイアスされ、トランジ
スタＴ３およびＴ４のコレクタ電流は電流１に追従する
。電流１，が減少し、１１にほぼ等しい電流を流すトラ
ンジスタＴ４が電流１，に対して能動（Ａｃｔｉｖｅ頂
荷を与えるので、トランジスタＴ，のベースーエミツタ
電圧は、このトランジスタが順方向にバイアスされ、ト
ランジスタＴ４のコレクタ電流と電流２との差電流を流
すまで増加する。この差電流は、ほぼ２ｉに等しい。以
上とは対称的に、信号成分１が負の場合には、トランジ
スタＴ，およびＴ，が逆方向にバイアスされ、トランジ
スタＴ２およびＴ６が順方向にバイアスされる。このと
き、トランジスタＴ，のコレクタ電流と電流１１との差
電流（ほぼ−２１に等しい゛）が、トランジスタＴ６の
エミツターコレクタ路を流れる。第４図は、本発明整流
回路の他の実施例を示す。

本実施例は、集積回路ではベース電流の影響がほとんど
無いという利点を有するＮＰＮトランジスタを利用して
いる。この場合も第１電流回路はトランジスタＴ３の主
電流回路で、また第２電流回路はトランジスタＴ４の主
電流回路で形成される。選択電流ミラー回路は、同じＮ
ＰＮトランジスタＴ３およびＴ４と、２つのエミツタを
有する２個のＮＰＮトランジスタＴ，およびＴ，とを具
えている。選択電流ミラー回路にとつては、エミツタｅ
１およびＥ３はそれぞれ重要である。入力端子１と出力
端子３との間の第３電流回路は、トランジスタＴ，のエ
ミツタＥ４を含む主電流路により形成される。入力端子
２と出力端子３との間の第４電流回路は、トランジスタ
Ｔ１のエミツタＥ，を含む主電流路により形成される。
トランジスタＴ１およびＴ，のコレクタを出力端子３に
接続し、ベースを入力端子１および２にそれぞれ接続し
、第１エミツタｅ１およびＥ，をトランジスタＴ３およ
びＴ４の共通ベース電極にそれぞれ接続し、第２エミツ
タＥ，およびＥ４を入力端子２および１にそれぞれ接続
する。トランジスタＴ，およびＴ４のベースを相互接続
し、エミツタを電源端子４に接続し、コレクタを入力端
子１および２にそれぞれ接続する。電流１１およびＩ，
が等しい場合には、トランジスタＴ３およびＴ４は共通
モード電流を流す。トランジスタＴ３およびＴ４のベー
ス電流を、トランジスタＴ１およびＴ，の主電流路を経
て、エミツタＥ，およびＥ３にそれぞれ供給する。この
とき、エミツタｅ１およびＥ３に関係するベースーエミ
ツタ接合は導通する。エミツタＥ，およびＥ４は、トラ
ンジスタＴ２およびＴ１のベースにそれぞれ接続されて
いるので、エミツタＥ２およびＥ４に関係するベースー
エミツタ接合が逆バイアスされる。信号成分１が正にな
る場合、すなわち電流１１がわずかに増加し電流１，が
わずかに減少する場合には、トランジスタＴ１のベース
電流は増加し、トランジスタＴ２のベース電流は減少す
る。

信号成分１が十分に大きい場合には、トランジスタＴ２
は、その２つのベースーエミツタ接合が逆バイアスされ
る。このときトランジスタＴ３およびＴ４のベース電流
が、トランジスタＴ１のエミツタｅ１を経て完全に供給
されるので、その結果、トランジスタＴ３のコレクタと
ベースとの間は、トランジスタＴ１のエミツタｅ１に関
するベースーエミツタ接合を経て正帰還を受ける。トラ
ンジスタＴ３のコレクタ電流およびトランジスタＴ４の
コレクタ電流は、電流１１に追求する。トランジスタＴ
４のコレクタが減少する電流１２に対して与える能動負
荷のために、電流１１にほぼ等しいトランジスタＴ４の
コレクタ電流と電流１，との差電流がエミツタＥ，を流
れるまで、トランジスタＴ１のベースとエミツタＥ，と
の間の電圧が増大する。２１にほぼ等しい前記差電流は
、出力端子３に流れる。

信号成分１が十分に負である場合には、対称的に、トラ
ンジスタＴ，のベースーエミツタ接合は順方向にバイア
スされ、トランジスタＴ１のベースーエミツタ接合は逆
バイアスされる。この場合、電流１ｕはほぼ−２１に等
しい。これまでに説明した図面に基づく整流回路では、
トランジスタＴ１およびＴ，の一方を逆方向にバイアス
し他方を順方向にバイアスするためには、信号成分１は
常に十分に正あるいは負でなければならない。

したがつて、選択電流ミラー回路は、直線領域を有して
いる。第５図は、本発明整流回路の他の実施例を示す。

本実施例の回路では、第１電流回路はダイオードＤ６の
電流路で、また第２電流回路はダイオードＤ，の電流路
で形成される。選択電流ミラー回路は最小の直線領域を
有し、双安定トリガ回路として動作する。第５図の整流
回路の選択電流ミラー回路は、２つの電流ミラー回路を
具えている。

電１電流ミラー回路はＰＮＰ型のトランジスタＴｌＯよ
り構成されている。このトランジスタのエミツタは電源
端子４に接続され、コレクタは入力端子２に接続され、
ベースは入力端子１に接続されている。ダイオードＤ６
は、トランジスタＴｌＯのベースーエミツタ接合を分路
する。ダイオードＤ６のカソードは、トランジスタＴ，
Ｏのベースに接続されている。したがつて、ダイオード
Ｄ６およびトランジスタＴｌＯは、次のような電流ミラ
ー回路を形成する。すなわち、その入力端子が入力端子
１に接続され、出力端子が入力端子２に接続され、共通
端子が電源端子４に接続されている電流ミラー回路であ
る。同様に、ダイオードＤ７およびＰＮＰトランジスタ
Ｔ，は、第２電流ミラー回路を形成する。この第２電流
ミラー回路の入力端子は入力端子２に接続され、出力端
子は入力端子１に接続され、共通端子は電源端子４に接
続されている。この２つの電流ミラー回路は、１に等し
い電流ミラー比を有さなければならない。この電流ミラ
ー比は、集積回路では一般に、関連するトランジスタと
同一のトランジスタをダイオードに対して選び、トラン
ジスタのベースをコレクタに接続することによつて実現
される。入力端子１および２を、電圧一電流変換器８の
出力端子に接続し、およびＰＮＰトランジスタＴ６およ
びＴ，のエミツターコレクタ路をそれぞれ経て出力端子
３に接続する。

トランジスタＴ，およびＴ６のベースを、定電圧点に接
続する。この定電圧点は、２個のダイオードＤ４および
Ｄ，の直列接続回路を経て、電源端子４に接続する。電
流源９により供給されるバイアス電流は、前記ダイオー
ドを経て流れる。この場合は第３電流回路はトランジス
タＴ６により、また第４電流回路はトランジスタＴ，に
より形成される。信号成分１が零の場合、すなわち電流
１１およびＩ，が共通モード成分１に等しい場合には、
電流１１＝ＩはダイオードＤ６およびトランジスタＴ，
の主電流路に分割され、電流１，＝ＩはダイオードＤ７
およびトランジスタＴ，Ｏの主電流路に分割される。

２つの電流ミラー回路が同一であるならば、これら電流
ミラー回路の入力電流および出力電流はイに等しい。

この場合、トランジスタＴ，およびＴ６のベース電極に
おけるバイアス電圧は、これらトランジスタが導通しな
いようなものでなければならない。このためには、ダイ
オードＤ４およびＤ，の直列接続回路の電圧降下が、電
流×ＩによつてダイオードＤ６またはＤ７に生じる電圧
と、対応するトランジスタＴ６またはＴ，のエミツター
コレクタ電流が流れ始めるベースーエミツタ電圧との和
よりも小さくなければならない。信号成分１が正になる
場合、すなわち電流１がわずかに増加し、電流１，がわ
ずかに減少する場合には、ダイオードＤ６を流れる電流
はわずかに増加し、ダイオードＤ７を流れる電流はわず
かに減少する。ダイオードＤ６を流れる電流の増加は、
トランジスタＴｌＯのコレクタ電流を増加させ、これは
、ダイオードＤ７を流れる電流の減少を促進する。ダイ
オードＤ７を流れる電流の減少は、トランジスタＴ，の
コレクタ電流を減少させ、これは、ダイオードＤ６を流
れる電流の増加を促進する。この不安定なプロセスのた
めに、電流１２に対しては電流１１がわずかに増加した
後にダイオードＤ６は電流１１を流し、他方ダイオード
Ｄ７およびトランジスタＴ，により構成される電流ミラ
ー回路は電流を流さない。入力端子２を経て電流１，が
流れ、トランジスタＴｌＯのコレクタ電流は１１に等し
い。ダイオードＤ７が電流を流さないで、トランジスタ
Ｔ，のベースーエミツタ接合を順方向にバイアスするこ
とが可能である。電流１１と電流１，との差、すなわち
２１が、トランジスタＴ，のエミツターコレクタ路およ
び出力端子３を経て流れる。電流１，が電流１１よりも
わずかに大きい場合、すなわち信号成分１が負の場合に
は、正の信号成分の場合と同様のことが対称的に起こる
。

ダイオードＤ，およびトランジスタＴｌＯにより構成さ
れた電流ミラー回路は電流を流さず、ダイオードＤ，お
よびトランジスタＴ，により構成された電流ミラー回路
は電流１，を流す。トランジスタＴ６のエミツターコレ
クタ路を経て、−２１に等しい電流が出力端子３に流れ
る。第５図の整流回路は、電流ミラー比が１であるなら
ば異なる種類の電流ミラー回路を用いることもできる。

以上述べた実施例において、第１図から第４図までの実
施例では第１電流回路はトランジスタＴ３、第２電流回
路はトランジスタＴ４の電流路即ちこれ等のトランジス
タのベースーエミツタ接合であるのに対し、第５図の実
施例では第１電流回路はダイオードＤ６の電流路、第２
電流回路はダイオードＤ７の電流路を指すことになるの
で、第１電流回路のトランジスタのベースーエミツタ接
合またはダイオードを第２の半導体一接合、第２電流回
路のトランジスタのベースーエミツタ接合、またはダイ
オードを第２の半導体一接合と総称することができる。

本発明整流回路は、前記実施例にのみ限定されることな
く、種々の変更を加えうることは勿論である。

【図面の簡単な説明】

第１図は本発明整流回路の第１実施例を示す図、第２図
は出力電流が第１実施例とは逆方向に流れる第２実施例
を示す図、第３図は前記実施例とは異なる出力回路を有
する第３実施例を示す図、第４図はＮＰＮトランジスタ
を有する第４実施例を示す図、第５図は双安定選択電流
ミラー回路を有する第５実施例を示す図である。 １・・・・・・第１入力端子、２・・・・・・第２入力
端子、３・・・・・・出力端子、４・・・・・・電源端
子、６，７・・・・・・入力端子、８・・・・・・電圧
一電流変換器、９・・・・・・電流源、Ｔ１〜Ｔ，Ｏ・
・・・・・トランジスタ、Ｄ１〜Ｄ，・・・・・・ダイ
オード。

Claims (1)

1. 【特許請求の範囲】 １ 第１入力電流および第２入力電流を受ける第１入力
   端子および第２入力端子と整流出力電流を取出す出力端
   子とを有し、第１入力電流と第２入力電流の差に当たる
   、第１極性または第２極性の整流出力電流を与える整流
   回路において、第１電流回路は、第１の半導体接合を有
   し、第１入力端子と電源端子の間に結合され、第２電流
   回路は、第２の半導体接合を有し、第２入力端子と電源
   端子の間に結合され、前記の第１電流回路および第２電
   流回路は、前記の両入力電流の差の第１極性に対しては
   第２電流回路内に第１電流回路の電流を再生し、また両
   入力電流の差の第２極性に対しては第１電流回路内に第
   ２電流回路の電流を再生する選択電流ミラー回路の一部
   を形成し、第３電流回路は、第３トランジスタの主電流
   路を有し、第１入力端子と出力端子の間に結合され、第
   ４電流回路は、第４トランジスタの主電流路を有し、第
   ２入力端子と出力端子の間に結合され、前記の第３電流
   回路と第４電流回路を流れる電流の方向は同一であるこ
   とを特徴とする整流回路。 ２ 特許請求の範囲第１項に記載の整流回路において、
   選択電流ミラー回路が互いに同一導電型の第１トランジ
   スタおよび第２トランジスタを具え、これら、トランジ
   スタは、そのベース−エミッタ電圧が等しい場合に等し
   いコレクタ電流を流し、前記第１および第２トランジス
   タのベース電極を相互接続し、エミッタ電極を前記電源
   端子に接続し、コレクタ電極を前記第１および前記第２
   入力端子にそれぞれ接続し、前記選択電流ミラー回路は
   、さらに、互いに同一導電型の第３トランジスタおよび
   第４トランジスタを具え、これらトランジスタのベース
   電極を前記第１および第２入力端子にそれぞれ接続し、
   エミッタ電極を前記第１および第２トランジスタのベー
   ス電極に接続したことを特徴とする整流回路。 ３ 特許請求の範囲第１項に記載の整流回路において、
   選択電流ミラー回路が第１電流ミラー回路および第２電
   流ミラー回路を具え、これら電流回路のそれぞれは、ほ
   ぼ１の電流ミラー比と低抵抗入力端子と高抵抗出力端子
   とを有し、前記第１電流ミラー回路の入力端子を前記第
   １入力端子に接続し出力端子を前記第２入力端子に接続
   し、前記第２電流ミラー回路の入力端子を前記第２入力
   端子に接続し出力端子を前記第１入力端子に接続したこ
   とを特徴とする整流回路。