JPH02885B2 - - Google Patents
Info
- Publication number
- JPH02885B2 JPH02885B2 JP58153883A JP15388383A JPH02885B2 JP H02885 B2 JPH02885 B2 JP H02885B2 JP 58153883 A JP58153883 A JP 58153883A JP 15388383 A JP15388383 A JP 15388383A JP H02885 B2 JPH02885 B2 JP H02885B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- current mirror
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ回路に関し、特に二つの
電流の差電流検出回路に関する。
電流の差電流検出回路に関する。
この種の回路は、二つのカレントミラー回路を
用いて構成される。第１図にその一例を示す。同
図において、１及び３はダイオード、２，４はト
ランジスタ、６，７は可変電流源、５は負荷、そ
して９は出力端子を示している。ダイオード１と
トランジスタ２は第１のカレントミラー回路２５
を構成し、カレントミラー回路２５の入力点、す
なわち、ダイオード１のカソードとトランジスタ
２のベース共通接続点は可変電流源６を介して基
準電位点１０に接続される。トランジスタ２のコ
レクタ、すなわち、カレントミラー回路２５の出
力点は、可変電流源７を介して基準電位点１０に
接続される。また、ダイオード１のアノード及び
トランジスタ２のエミツタは電源電圧供給点８に
接続される。第２のカレントミラー回路２６はダ
イオード３およびトランジスタ４で構成され、ダ
イオード３のカソード及びトランジスタ４のベー
ス共通接続点、すなわち、カレントミラー回路２
６の入力点は、トランジスタ２のコレクタ及び可
変電流源７の共通接続点に接続される。トランジ
ス４のコレクタ、すなわち、カレントミラー回路
２６の出力点は、端子９に接続されると共に、負
荷５を介して、基準電位点１０に接続される。ま
た、ダイオード３のアノード及びトランジスタ４
のエミツタは電源電圧供給点８に接続される。
用いて構成される。第１図にその一例を示す。同
図において、１及び３はダイオード、２，４はト
ランジスタ、６，７は可変電流源、５は負荷、そ
して９は出力端子を示している。ダイオード１と
トランジスタ２は第１のカレントミラー回路２５
を構成し、カレントミラー回路２５の入力点、す
なわち、ダイオード１のカソードとトランジスタ
２のベース共通接続点は可変電流源６を介して基
準電位点１０に接続される。トランジスタ２のコ
レクタ、すなわち、カレントミラー回路２５の出
力点は、可変電流源７を介して基準電位点１０に
接続される。また、ダイオード１のアノード及び
トランジスタ２のエミツタは電源電圧供給点８に
接続される。第２のカレントミラー回路２６はダ
イオード３およびトランジスタ４で構成され、ダ
イオード３のカソード及びトランジスタ４のベー
ス共通接続点、すなわち、カレントミラー回路２
６の入力点は、トランジスタ２のコレクタ及び可
変電流源７の共通接続点に接続される。トランジ
ス４のコレクタ、すなわち、カレントミラー回路
２６の出力点は、端子９に接続されると共に、負
荷５を介して、基準電位点１０に接続される。ま
た、ダイオード３のアノード及びトランジスタ４
のエミツタは電源電圧供給点８に接続される。
第１図に示す回路は、可変電流源６および７の
差電流に応じた電圧を端子９より出力を取り出す
差電流検出回路を構成する。すなわち、可変電流
源６の電流をI1、可変電流源７の電流をI2とし、
カレントミラー回路２５入出力電流比を１：１と
すれば、I1＜I2のとき、トランジスタ２のコレク
タ電流は、可変電流源６の電流I1に等しくなる、
従つて、この時、トランジスタ２のコレクタに接
続されたダイオード３のカソード、すなわち、カ
レントミラー回路２６の入力点には、トランジス
タ２のコレクタ電流I1と可変電流源７の電流I2の
差分の電流（I2−I1）が供給される。ここで、カ
レントミラー回路２６の入出力電流比を１：１と
すれば、カレントミラー回路２６の出力点２６す
なわち、トランジスタ４のコレクタにより同様に
（I2−I1）なる差電流が取り出せる。また、この
差電流分を第１図の如く、負荷５を介する事によ
つて、電圧成分に変えて端子９より取り出す事も
出来る。
差電流に応じた電圧を端子９より出力を取り出す
差電流検出回路を構成する。すなわち、可変電流
源６の電流をI1、可変電流源７の電流をI2とし、
カレントミラー回路２５入出力電流比を１：１と
すれば、I1＜I2のとき、トランジスタ２のコレク
タ電流は、可変電流源６の電流I1に等しくなる、
従つて、この時、トランジスタ２のコレクタに接
続されたダイオード３のカソード、すなわち、カ
レントミラー回路２６の入力点には、トランジス
タ２のコレクタ電流I1と可変電流源７の電流I2の
差分の電流（I2−I1）が供給される。ここで、カ
レントミラー回路２６の入出力電流比を１：１と
すれば、カレントミラー回路２６の出力点２６す
なわち、トランジスタ４のコレクタにより同様に
（I2−I1）なる差電流が取り出せる。また、この
差電流分を第１図の如く、負荷５を介する事によ
つて、電圧成分に変えて端子９より取り出す事も
出来る。
このように、第１図における従来の差電流検出
回路は、可変電流源６、及び７の各々の電流差を
検出出来るが、その際の検出範囲は、可変電流源
７の電流I2が可変電流源６の電流I1よりも大きい
場合、すなわち、I2＞I1なる場合に限られる。可
変電流７の電流I2が可変電流源６の電流I1よりも
小さい場合、すなわち、I2＜I1なる場合、トラン
ジスタ２は電流I1を流し得る能力はあるが、電流
源７にはI2の電流しか流さないので、トランジス
タ２には電流I2しか流れないことになり、トラン
ジスタ２は飽和状態で動作することになる。この
ため、トランジスタ２のコレクタ・エミツタ間の
電圧はダイオード３のしきい値より小さく、ダイ
オード３はカツトオフとなる。トランジスタ４の
コレクタには電流は流れない。このように、従来
例では、入力の条件に前述のような制約を余儀な
くされた。
回路は、可変電流源６、及び７の各々の電流差を
検出出来るが、その際の検出範囲は、可変電流源
７の電流I2が可変電流源６の電流I1よりも大きい
場合、すなわち、I2＞I1なる場合に限られる。可
変電流７の電流I2が可変電流源６の電流I1よりも
小さい場合、すなわち、I2＜I1なる場合、トラン
ジスタ２は電流I1を流し得る能力はあるが、電流
源７にはI2の電流しか流さないので、トランジス
タ２には電流I2しか流れないことになり、トラン
ジスタ２は飽和状態で動作することになる。この
ため、トランジスタ２のコレクタ・エミツタ間の
電圧はダイオード３のしきい値より小さく、ダイ
オード３はカツトオフとなる。トランジスタ４の
コレクタには電流は流れない。このように、従来
例では、入力の条件に前述のような制約を余儀な
くされた。
本発明の目的は、かかる入力条件範囲の制約が
ない差電流の絶対値を検出するトランジスタ回路
を提供する事にある。
ない差電流の絶対値を検出するトランジスタ回路
を提供する事にある。
すなわち、本発明は、第２のカレントミラー回
路がカツトオフしたときに電流通路をつくるスイ
ツチ手段を、第２のカレントミラー回路の入出力
端子間に接続したことを特徴とする。
路がカツトオフしたときに電流通路をつくるスイ
ツチ手段を、第２のカレントミラー回路の入出力
端子間に接続したことを特徴とする。
第２図に本発明の一実施例を示す。第２図にお
いて、前記第１図の従来例との相違点について説
明すると、カレントミラー回路２５を構成するト
ランジスタ２のコレクタと、可変電流源７と、カ
レントミラー回路２６の入力点、すなわち、ダイ
オード３のカソードおよびトランジスタ４のベー
スの共通接続点とが互いに接続された点に、トラ
ンジスタ２及びトランジスタ４と同一導電形成を
有するトランジスタ１１のエミツタが接続されて
いる。トランジスタ１１のコレクタは、トランジ
スタ４のコレクタ及び負荷５の共通接続点に接続
されている。トランジスタ１１のベースには、端
子１２を介してバイアス電圧が供給される。
いて、前記第１図の従来例との相違点について説
明すると、カレントミラー回路２５を構成するト
ランジスタ２のコレクタと、可変電流源７と、カ
レントミラー回路２６の入力点、すなわち、ダイ
オード３のカソードおよびトランジスタ４のベー
スの共通接続点とが互いに接続された点に、トラ
ンジスタ２及びトランジスタ４と同一導電形成を
有するトランジスタ１１のエミツタが接続されて
いる。トランジスタ１１のコレクタは、トランジ
スタ４のコレクタ及び負荷５の共通接続点に接続
されている。トランジスタ１１のベースには、端
子１２を介してバイアス電圧が供給される。
第２図に示した回路は、可変電流源６及び７の
各々の電流値の大小に関係なく、常に、両電流差
の絶対値を検出出来る。すなわち、第２図におい
て、トランジスタ１１のベース点バイアスVBを
(1)式なる条件で設定する。
各々の電流値の大小に関係なく、常に、両電流差
の絶対値を検出出来る。すなわち、第２図におい
て、トランジスタ１１のベース点バイアスVBを
(1)式なる条件で設定する。
VCC−2VBE＜VB＜VCC−VBE ……(1)
但し、
VCC…電源電圧
VBE…トランジスタのベース・エミツタ間電圧
ここで、可変電流源７の電流I′2が可変電流６
の電流I′1よりも大きい時、すなわち、I′2＞I′1の
時、カレントミラー回路２６を構成するダイオー
ド３に流れる電流をI′4とすると、I′4は(2)式で与
えられる。
の電流I′1よりも大きい時、すなわち、I′2＞I′1の
時、カレントミラー回路２６を構成するダイオー
ド３に流れる電流をI′4とすると、I′4は(2)式で与
えられる。
I′4＝I′2−I′1 ……(2)
この時、トランジスタ１１のエミツタ電位を
VEとすると、VEは(3)式で与えられる。
VEとすると、VEは(3)式で与えられる。
VE＝VCC−VF ……(3)
但し、
VF…ダイオード３の順方向電圧
ここでVBE＝VFである。すなわち、トランジス
タ１１のエミツタ電位はVE＝VCC−VBEとなり、
一方、そのベース電位VB＞VCC−2VBEであるか
ら、同トランジスタ１１のベース・エミツタ間の
電圧はしきい値以下になり、トランジスタ１１は
カツトオフ状態となる。従つて、トランジスタ４
のコレクタ、すなわち、カレントミラー回路２６
の出力点より、(2)式で示される可変電流源６及び
７の差電流（I′2−I′1）が取り出される。
タ１１のエミツタ電位はVE＝VCC−VBEとなり、
一方、そのベース電位VB＞VCC−2VBEであるか
ら、同トランジスタ１１のベース・エミツタ間の
電圧はしきい値以下になり、トランジスタ１１は
カツトオフ状態となる。従つて、トランジスタ４
のコレクタ、すなわち、カレントミラー回路２６
の出力点より、(2)式で示される可変電流源６及び
７の差電流（I′2−I′1）が取り出される。
可変電流源６の電流I′1が可変電流源７の電流
I′2よりも大きい時、すなわち、I′1＞I′2の時、カ
レントミラー回路２５のトランジスタ２のコレク
タより、可変電流源７への電流I′2が全て供給さ
れるため、ダイオード３はトランジスタ２が飽和
するためにカツトオフとなる。従つて、トランジ
スタ１１は導通状態となり、トランジスタ２のコ
レクタ点より供給される可変電流源６の電流I′1
と可変電流源７の電流I′2との差分、すなわち、
（I′1−I′2）なる電流が、トランジスタ１１のコレ
クタに流れて出力点に取り出される。すなわち、
出力点の負荷５に流れる電流I′0は可変電流源６
及び７の各々の電流値の大小に関係なく(4)式で与
えられる。
I′2よりも大きい時、すなわち、I′1＞I′2の時、カ
レントミラー回路２５のトランジスタ２のコレク
タより、可変電流源７への電流I′2が全て供給さ
れるため、ダイオード３はトランジスタ２が飽和
するためにカツトオフとなる。従つて、トランジ
スタ１１は導通状態となり、トランジスタ２のコ
レクタ点より供給される可変電流源６の電流I′1
と可変電流源７の電流I′2との差分、すなわち、
（I′1−I′2）なる電流が、トランジスタ１１のコレ
クタに流れて出力点に取り出される。すなわち、
出力点の負荷５に流れる電流I′0は可変電流源６
及び７の各々の電流値の大小に関係なく(4)式で与
えられる。
I′0＝｜I′1−I′2｜ ……(4)
このように、第２図の回路によれば、２つの電
流の差電流を絶対値として電流或いは負荷を伴つ
て電圧として取り出す事が出来る。
流の差電流を絶対値として電流或いは負荷を伴つ
て電圧として取り出す事が出来る。
第３図に本発明の実施例を示す。この実施例
は、本発明を全波整流回路に適用したものであ
る。すなわち、差動構成をなすトランジスタ１３
及び１４の共通エミツタは、定電流源１５を介し
て基準電位点１０に接続される。トランジスタ１
３及びトランジスタ１４の各々のコレクタは、カ
レントミラー回路２５の入力点及び出力点にそれ
ぞれ接続される。ここで、トランジスタ１３及び
トランジスタ１４の各々のベースに端子１７及び
端子１８を介して、交流信号源１６より交流信号
を印加すると、トランジスタ１３のベース電位が
トランジスタ１４のベース電位よりも高い場合前
述の説明からトランジスタが導通しダイオード３
はカツトオフ状態となる。逆に、トランジスタ１
３のベース電位がトランジスタ１４のベース電位
よりも低い場合、ダイオード３が導通しトランジ
タ１１がカツトオフ状態となる。ここでいずれの
場合も、出力点には、差動構成のトランジスタ１
３及びトランジスタ１４の各々のコレクタ電流の
差分が絶対値として取り出される。従つて、第４
図に示す如く、端子１７へ印加される交流信号に
対し、出力端子９には全波整流波の出力信号が得
られる。
は、本発明を全波整流回路に適用したものであ
る。すなわち、差動構成をなすトランジスタ１３
及び１４の共通エミツタは、定電流源１５を介し
て基準電位点１０に接続される。トランジスタ１
３及びトランジスタ１４の各々のコレクタは、カ
レントミラー回路２５の入力点及び出力点にそれ
ぞれ接続される。ここで、トランジスタ１３及び
トランジスタ１４の各々のベースに端子１７及び
端子１８を介して、交流信号源１６より交流信号
を印加すると、トランジスタ１３のベース電位が
トランジスタ１４のベース電位よりも高い場合前
述の説明からトランジスタが導通しダイオード３
はカツトオフ状態となる。逆に、トランジスタ１
３のベース電位がトランジスタ１４のベース電位
よりも低い場合、ダイオード３が導通しトランジ
タ１１がカツトオフ状態となる。ここでいずれの
場合も、出力点には、差動構成のトランジスタ１
３及びトランジスタ１４の各々のコレクタ電流の
差分が絶対値として取り出される。従つて、第４
図に示す如く、端子１７へ印加される交流信号に
対し、出力端子９には全波整流波の出力信号が得
られる。
第５図は本発明のさらに他の実施例を示し、こ
れは第３図で示した全波整流回路において、カレ
ントミラー回路２５及び２６をトランジスタ構成
により実現したものである。すなわち、カレント
ミラー回路２５はトランジスタ１９，２０および
２１で構成され、トランジスタ１９のベース・コ
レクタ通路とトランジスタ１９のエミツタ・ベー
ス通路が並列に接続される。トランジスタ１９，
２０のベース・エミツタ通路を互いに並列接続さ
れる。トランジスタ１９のコレクタとトランジス
タ２１のベースとの接続点が入力端となつてトラ
ンジスタ１３のコレクタに接続される。トランジ
スタ２０のコレクタが出力端となる。カレントミ
ラー回路２６はトランジスタ２２，２３および２
４で構成され、それらは同じように接続されてい
る。ここで、トランジスタ１１のベースをトラン
ジスタ１９のコレクタ及びトランジスタ２１のベ
ース共通接続点に接続する事により、トランジス
タ１１のベースバイアスを特別なバイアス供給給
手段を設ける事なく与える事が出来るために更に
好適である。なお、トランジスタ１１のベース電
位VBはこの場合トランジスタ１９及び２１の２
つのトランジスタによりVB＝VCC−2VBEとなり、
一方、そのエミツタ電位は、トランジスタ２２及
び２４が導通したときは、VE＝VCC−2VBEとなる
ため、トランジスタ１１はオフとなつている。
れは第３図で示した全波整流回路において、カレ
ントミラー回路２５及び２６をトランジスタ構成
により実現したものである。すなわち、カレント
ミラー回路２５はトランジスタ１９，２０および
２１で構成され、トランジスタ１９のベース・コ
レクタ通路とトランジスタ１９のエミツタ・ベー
ス通路が並列に接続される。トランジスタ１９，
２０のベース・エミツタ通路を互いに並列接続さ
れる。トランジスタ１９のコレクタとトランジス
タ２１のベースとの接続点が入力端となつてトラ
ンジスタ１３のコレクタに接続される。トランジ
スタ２０のコレクタが出力端となる。カレントミ
ラー回路２６はトランジスタ２２，２３および２
４で構成され、それらは同じように接続されてい
る。ここで、トランジスタ１１のベースをトラン
ジスタ１９のコレクタ及びトランジスタ２１のベ
ース共通接続点に接続する事により、トランジス
タ１１のベースバイアスを特別なバイアス供給給
手段を設ける事なく与える事が出来るために更に
好適である。なお、トランジスタ１１のベース電
位VBはこの場合トランジスタ１９及び２１の２
つのトランジスタによりVB＝VCC−2VBEとなり、
一方、そのエミツタ電位は、トランジスタ２２及
び２４が導通したときは、VE＝VCC−2VBEとなる
ため、トランジスタ１１はオフとなつている。
以上のように本発明によれば、特別な手段を必
要とせず、簡単な構成により使用範囲の広い差電
流絶対値検出回路を実現する事が出来る。また、
本発明を、トランジスタの整合のとりやすい半導
体集積回路に応用すれば、更に好適である事は明
白である。更に、本発明は、その実施例におい
て、カレントミラー回路２５及び２６を構成する
各トランジスタ、ならびにトランジスタ１１をそ
れぞれPNPトランジスタにより説明したが、
各々NPNトランジスタ構成においても同等の効
果が得られる事は言う迄もない。
要とせず、簡単な構成により使用範囲の広い差電
流絶対値検出回路を実現する事が出来る。また、
本発明を、トランジスタの整合のとりやすい半導
体集積回路に応用すれば、更に好適である事は明
白である。更に、本発明は、その実施例におい
て、カレントミラー回路２５及び２６を構成する
各トランジスタ、ならびにトランジスタ１１をそ
れぞれPNPトランジスタにより説明したが、
各々NPNトランジスタ構成においても同等の効
果が得られる事は言う迄もない。
第１図は従来例を示す回路図であり、第２図は
本発明の一実施例を示す回路図である。第３図及
び第５図はそれぞれ本発明の他の実施例を示す回
路図であり、第４図は、第３図及び第５図に示す
回路における入出力波形図を示す。 １，３……ダイオード、２，４，１１，１３〜
１４，１９〜２４……トランジスタ、５……負
荷、６，７……可変電流源、８……電源電圧供給
端子、９，１２，１７〜１８……端子、１０……
基準電位点、１５……定電流源、１６……交流信
号源、２５〜２６……カレントミラー回路。
本発明の一実施例を示す回路図である。第３図及
び第５図はそれぞれ本発明の他の実施例を示す回
路図であり、第４図は、第３図及び第５図に示す
回路における入出力波形図を示す。 １，３……ダイオード、２，４，１１，１３〜
１４，１９〜２４……トランジスタ、５……負
荷、６，７……可変電流源、８……電源電圧供給
端子、９，１２，１７〜１８……端子、１０……
基準電位点、１５……定電流源、１６……交流信
号源、２５〜２６……カレントミラー回路。
Claims (1)
- １ 第１および第２のカレントミラー回路と、該
第１のカレントミラー回路の入力端子に接続され
た第１の電流源と、前記第１のカレントミラー回
路の出力端子と前記第２のカレントミラー回路の
入力端子との接続点に接続された第２の電流源
と、前記第２のカレントミラー回路の入力および
出力端子間に接続され前記第２のカレントミラー
回路のカツトオフ時に電流導通経路を形成するス
イツチング手段とを有することを特徴とするトラ
ンジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153883A JPS6046105A (ja) | 1983-08-23 | 1983-08-23 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153883A JPS6046105A (ja) | 1983-08-23 | 1983-08-23 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6046105A JPS6046105A (ja) | 1985-03-12 |
| JPH02885B2 true JPH02885B2 (ja) | 1990-01-09 |
Family
ID=15572191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153883A Granted JPS6046105A (ja) | 1983-08-23 | 1983-08-23 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046105A (ja) |
-
1983
- 1983-08-23 JP JP58153883A patent/JPS6046105A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6046105A (ja) | 1985-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053796A (en) | Rectifying circuit | |
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| US3700921A (en) | Controlled hysteresis trigger circuit | |
| JPS61230411A (ja) | 電気回路 | |
| US4636744A (en) | Front end of an operational amplifier | |
| US4578633A (en) | Constant current source circuit | |
| US4636743A (en) | Front end stage of an operational amplifier | |
| US4463319A (en) | Operational amplifier circuit | |
| US4429270A (en) | Switched current source for sourcing current to and sinking current from an output node | |
| US4460864A (en) | Voltage reference circuit | |
| JPH03788B2 (ja) | ||
| JPH02885B2 (ja) | ||
| JPH0452654B2 (ja) | ||
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| US4262244A (en) | Circuit providing improved rejection to power supply variations to current sources driven therefrom | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP2710362B2 (ja) | ３値論理回路 | |
| JPS6149521A (ja) | スイツチ回路 | |
| GB2302626A (en) | A current source for high voltage operational amplifier output stage | |
| JPS59172846A (ja) | ステレオ復調回路 | |
| JPS63163283A (ja) | 電圧比較回路 | |
| JPH08125474A (ja) | 演算増幅器 | |
| JPS63317813A (ja) | 電圧制限回路 | |
| JPS58201414A (ja) | 利得制御回路 |