JPS63163283A - 電圧比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、入力電圧が基準電圧に（らべて、高いレベル
にあるのか、低いレベルにあるのかを検出する電圧比較
回路に関するものである。

従来の技術 °　バイポーラトランジスタ技術の分野では、電圧比較
回路として差動増幅回路構成がよ（用いられている。

第４図に従来よく用いられている電圧比較回路図を示し
、これを参照して説明する。

ＰＮＰ　トランジスタ１と２は差動増幅器を構成する差
動トランジスタのペア３であり、トランジスタｌのベー
スを抵抗Ｒ１とＲ１からなる基準電圧源４の出力端子５
に、またトランジスタ２のベースを比較される電圧が加
えられる入力端子６に接続する。トランジスタ１と２の
エミッタを共通に定電流源回路７に接続する。差動増幅
回路の負荷回路８としてダイオ−・ド９とＮＰＮｈラン
ジスタ１０により構成されるカレントミラー回路を用い
ている。トランジスタ２のコレクタより差動増幅回路の
出力端子１１を取り出し、これを抵抗Ｒ３とＮＰＮ）ラ
ンジスタ１２で形成されたインバータ回路構成の出力回
路１３に接続する。そしてトランジスタ１２のコレクタ
より出力端子１４を取り出す。以上により、電圧比較回
路が構成される。次に、この回路の動作を説明する。入
力端子６に印加される入力電圧が、基準電圧より高い場
合はトランジスタ２が遮断状態になり、トランジスタ１
２のベースに電流が供給されず、トランジスタ１２も遮
断状態になり、出力端子１４の電圧は電源電圧（Ｖｃｃ
）に近い高くハイ〉レベルになる。また入力端子６に印
加される入力端子が基準電圧より低い場合は、トランジ
スタ２が導通状態になり、トランジスタ１２にベース電
流が供給されトランジスタ１２も導通状態となり、出力
端子１４の電圧はトランジスタ１２の飽和電圧に近い低
（ロー）レベルになる。したがって入力端子６に加えら
れた電圧が、基準電圧より高いか低いかの情報が出力端
子１４に得られる。

第５図に、以上の動作を図式的に示す。第５図では三種
類の曲線が示されており、曲１ｌｌＩａは出力端子１４
の出力電圧を示し、曲線すは差動増幅器の出力端子１１
に流れる電流、すなわちトランジスタ１２のベース電流
を示し、また、曲線Ｃは入力端子６に流れる電流すなわ
ち、トランジスタ２のベース電流を示している。

発明が解決しようとする問題点 第５図において入力端子６の電圧がＰＮＮ接合電電圧杓
０．７Ｖ）以下の低い領域で端子１１に流れ込む電流は
減少し、入力端子６から流れ出る電流は、増加している
。この現象は入力端子６に印加される入力端子が０．７
Ｖより低（なると、トランジスタ２のコレクタ電圧がト
ランジスタ１２のベース・エミッタ間電圧（杓０．７Ｖ
）に固定されているので、トランジスタ２のベース・コ
レクタ接合は順方向にバイアスされトランジスタ２が飽
和領域に入ることによって生じる。この飽和領域に入る
とトランジスタ２のコレクタ電流は減少し、ベース電流
は増加しはじめる。この状態は、出力端子１４の電圧に
は何ら影響しないが、高い精度の必要な電圧比較回路と
して用いる場合、弊害が生じる。すなわち、比較される
べき入力電圧が、有限の内部抵抗を有する電圧源から発
生しているため、この電圧源に流れ込む電流が変ると、
この内部抵抗での電圧降下のため、真の電圧が入力端子
６に加わらないことになり、精密な電圧を検出すること
ができない不都合があった。

この不都合をさけるため、第６図に示すような回路が考
えられている。第６図の回路は、第４図の回路にＮＰＮ
トランジスタ１５と１６が追加され差動部がダーリント
ン接続となった構成である。この回路では、たとえ、入
力端子６の電圧がゼロ電圧になったとしてもトランジス
タ２のベース電圧はトランジスタ１６のエミッタ・ベー
ス間電圧の約０．７Ｖに保たれ、トランジスタ２のコレ
クタ電圧も約０．７ｖであるから、もはやトランジスタ
２は飽和することなく、第５図に示すように、入力電圧
が０．７Ｖ以下でトランジスタ２のベース電流の増加、
トランジスタ１２のベース電流の減少という不都合なこ
とは、おこらな（なる。

しかし、この回路では、トランジスタ２と１６がダーリ
ントン結合されているのでトランジスタ１６のコレクタ
・ベース間のリーク電流は、増幅され誤動作をおこす場
合がある。また差動部はダーリントン接続となっている
ため、高利得になり、場合によっては発振し、動作が不
安定になる不都合があった。

問題点を解決するための手段 本発明の電圧比較回路は、差動増幅回路を構成する第１
のトランジスタのベースに基準電圧源の出力端子を接続
し、第２のトランジスタのベースと比較すべき入力電圧
が印加される入力端子との間に電流が流れる順方向にダ
イオードを接続し、前記第１と第２のトランジスタのコ
レクタに負荷回路を接続し、同負荷回路に前記入力電圧
と基準電圧の比較結果を出力する出力回路を接続し、前
記第１と第２のトランジスタのエミッタに共通に電流源
回路を接続した回路である。

作用 本発明の電圧比較回路によれば、比較されるべき電圧が
Ｏ（Ｖ）になってもダイオードにより差動増幅器の入力
側のトランジスタのベース電圧が約０．７Ｖ上昇するた
め、トランジスタは飽和することなく、かつ、ダーリン
トン接続のようなリークによる誤動作あるいは発振によ
る動作の不安定性がなくなる。

実施例 以下、本発明の電圧比較回路の実施例について第１図の
回路図を参照しながら説明する。

第１図においてＰＮＰトランジスタ１と２は差動増幅回
路を構成する差動トランジスタのペア３であり、ダイオ
ード１７のアノードをトランジスタ２のベースに接続し
、ダイオード１７のカソードを入力端子６に接続する。

基準電圧源４は、入力電圧と比較する基準電圧を抵抗Ｒ
１とＲ２からなる抵抗分割回路で設定し、ダイオード１
８を介してトランジスタ１のベースに接続する。トラン
ジスタ１と２のエミッタを共通に定電流源回路７に接続
し、トランジスタ１と２のコレクタに負荷回路８として
ダイオード９とＮＰＮ　Ｉ−ランジスタ１０より構成さ
れるカレントミラー回路を接続する。トランジスタ２の
コレクタより差動増幅回路の出力端子１１を取り出し、
これを抵抗Ｒ３とＮＰＮトランジスタ１２で形成された
インバータ回路１３に接続する。そして、トランジスタ
１２のコレクタより出力端子１４を取り出す。なお、基
準電圧源４として抵抗Ｒ１とＲ２による抵抗分割回路を
示したが、特に抵抗分割回路に限定することはな（、他
の回路を使用してもよい。また、定電流源を使用したが
単に抵抗だけの電流源であってもよい。

以上のように構成された本実施例の電圧比較回路につい
て以下その動作を説明する。まず、基準電圧と入力電圧
をそれぞれダイオード１７と１８により約０．７ｖ高（
した電圧を差動増幅回路で比較し、より低い電圧が入力
している側のトランジスタを導通状態にして負荷回路８
へ電流を供給する。

入力電圧が基準電圧より低い場合には、トランジスタ２
が導通状態に、トランジスタＩが遮断状態となり、カレ
ントミラー効果によりトランジスタ２のコレクタ電流が
トランジスタ１２のベースに供給され、トランジスタ１
２も導通状態となり、出力端子１４の電圧はトランジス
タ１２の飽和電圧に近いローレヘルになる。一方、入力
電圧が基準電圧より高い場合には、トランジスタ１が導
通状態に、トランジスタ２が遮断状態になり、カレント
ミラー効果により、トランジスタ２のコレクタ電流が負
荷回路５へ流れな（なり、トランジスタ１２のベースに
電流が供給されずトランジスタ１２も遮断状態になり、
出力端子１４の電圧は電源電圧に近いハイレベルになる
。このようにして入力端子６に加えられた電圧が、基準
電圧より高いか低いかの情報が、出力端子１４に得られ
る。

以上のように本実施例によれば、差動増幅回路の入力側
トランジスタ２のベースにダイオード１７をベース電流
に対して順方向に接続することにより、入力端子６に印
加される入力電圧が零ＶからＰＮＮ接合電電圧約０．７
Ｖの間であってもトランジスタ２のベース・コレクタ間
は逆バイアスされ、飽和領域に入ることがない。したが
って、入力電圧が零Ｖから基準電圧の間、トランジスタ
２のベースに流れる電流と、トランジスタ１２のベース
に流れる電流はそれぞれ一定となる。また、入力電圧が
基準電圧以上の場合はトランジスタ２は遮断状態となり
、トランジスタ２と１２のベースに流れる電流はほとん
どＯとなる。

以上の動作を第２図に示す。第２図において、曲線ｄは
出力端子１４の出力電圧を、曲線ｅはトランジスタ１２
のベース電流を、曲線ｆはトランジスタ２のベース電流
を示している。このように入力電圧が０．７Ｖ以下であ
ってもトランジスタ２のベース電流が増えることなく一
定であるため比較される電圧が有限の内部抵抗をもつ電
圧源であっても、電圧が変化しないため正確な電圧比較
ができる。

さらに本実施例の回路構成によれば、ダーリントン接合
のようにリークによる誤動作、あるいは高利得による発
振による動作の不安定性が無（なり高精度な電圧比較回
路が実現できる。なお、ダイオード１８は問題の解決に
特に関与しないが、温度特性、電圧関係のバランス等の
必要から基準電源の一部として用いている。

次に、本発明の他の実施例について第３図の回路図を参
照しながら説明する。

第３図は、二つの差動増幅回路による３値レベルの電圧
比較回路の回路図を示すものである。第３図において差
動トランジスタのペア３Ａ、定電流源回路７Ａ、負荷回
路８Ａ、出力回路１３Ａおよびダイオード１７Ａで示さ
れる部分および差動トランジスタのペア３Ｂ、定電流源
回路７Ｂ、負荷回路８Ｂ、出力回路１３Ｂおよびダイオ
ード１７Ｂで示される部分は第１図の差動トランジスタ
のペア３、定電流源回路７、負荷回路８、出力回路１３
およびダイオード１７で示される電圧比較回路と実質的
に同一の回路構成であるので説明を省略する。基準電圧
電源４は３つの抵抗Ｒ４、Ｒ５およびＲ６により分割さ
れた互いに値の異なる２つの基準電圧Ｖ＾とｖＢを発生
させ、各基準電圧Ｖ　Ａ　ＸＶ　Ｂを差動増幅回路の基
準電圧側のトランジスタＩＡおよびＩＢのベースにそれ
ぞれ供給する。そしてダイオード１７Ａと１７Ｂのカソ
ード側を共通に入力端子６に接続する。なおＶ＾は抵抗
Ｒ５とＲ６の間の電圧、■８は抵抗Ｒ４とＲ５の間の電
圧である。

以上のように構成された差動増幅器の３値レベルの電圧
比較回路について、その動作を説明する。

入力端子６に加えられる入力電圧がｖＡ−ｖＤ（Ｖｏダ
イオードの順方向電圧）以下の場合、差動増幅回路のト
ランジスタ２Ａと２Ｂが導通状態となり、トランジスタ
ＩＡとＩＢは遮断状態となる。負荷回路８Ｂにより出力
回路１３Ｂのトランジスタ１２Ｂのベースには定電流電
源回路７Ｂがら一定電流が流れ、トランジスタ１２Ｂを
導通状態にし、そのコレクタ電圧、すなわち出力端子１
４Ｂの電圧（Ｖｏａ）はローレベルとなる。一方もう一
つの負荷回路８Ａによって、トランジスタ１２Ａのベー
スには電流が流れずトランジスタ１２Ａを遮断状態にし
、そのコレクタ電圧、すなわち出力端子１４Ａの電圧Ｖ
ＯＡはハイレベルとなる。以下、同様にして表に示した
真理値表の通りの動作が行われる。

表 以上のように本実施例によれば零Ｖ〜電源電圧（Ｖｃｃ
）まで３段階の入力レベル（ハイ、ミドル、ロー）に応
じて２つの出力端子１４Ａと１４Ｂにそれぞれにハイレ
ベルがローレベルかのいずれかが出力される。したがっ
て２つの出力端子の出力レベルの組み合わせを調べるこ
とにより３値の電圧比較が可能となる。このような第２
図の回路構成においても、入力端子６に印加される入力
電圧が零ＶからＶｏＶの間であってもトランジスタ２Ａ
と２Ｂのベース・コレクタ間は逆バイアスされ、飽和領
域に入ることがない。

また、同様の構成をダーリントン接続で行った回路より
も、リークによる誤動作あるいは高利得による発振によ
る動作の不安定性のない３値しベル電圧比較回路ができ
る。

なお、本実施例では差動増幅器の差動トランジスタのペ
アをＰＮＰ　トランジスタで構成したがＮＰＮ　トラン
ジスタ構成でもよい。この場合トランジスタのベース電
流の方向が逆になるため、本発明のダイオードの極性を
反対にして接続することは言うまでもない。

さらに、本実施例では差動増幅器の出方電圧が出力回路
１３によってエミッタ・ベース間電圧の約０．７Ｖと決
められたが、例えば出力回路として２段のトランジスタ
が接続され、差動増幅回路の出力端子１１にベース・エ
ミッタ間電圧の２倍の電圧が加わる場合は、差動増幅器
の入力端子６側に接続されるダイオード１７を２段にし
て差動増幅回路入力側トランジスタ２を飽和させないよ
うにコレクタ・エミッタ間電圧を約０．７Ｖ以上を確保
する必要がある。

発明の効果 本発明の電圧比較回路によれば差動回路入力部に電流の
流れに対して順方向にダイオードを接続することにより
差動増幅回路内の信号入力側トランジスタのエミッタ・
コレクタ間電圧を常に約０．７ｖ以上確保して入力側ト
ランジスタを飽和させな（することができる。この結果
入力端トランジスタのベース電流が飽和により増えるこ
となく、正確な入力電圧が入力端子に印加される。さら
に従来のダーリントン接続をした場合と比較して発振の
おこらない安定な、優れた電圧比較回路が実現できる。

【図面の簡単な説明】 第１図は本発明の電圧比較回路の一実施例を示した回路
図、第２図は第１図の動作特性図、第３図は本発明の電
圧比較回路の他の実施例を示した回路図、第４図と第５
図は従来の差動増幅器を用いた電圧比較回路と、その特
性図、第６図はダーリントン接続を用いた場合の従来例
の電圧比較回路の回路図である。 １．２．ＬＡ、２Ａ、ＩＢ、２Ｂ・・・・・・ＰＮＰト
ランジスタ、３．３Ａ、３Ｂ・・・・・・差動トランジ
スタのペア、４・・・・・・基準電圧源、５・・・・・
・基準電圧源出力端子、６・・・・・・入力端子、７．
７Ａ、７Ｂ・・・・・・定電流源回路、８．８Ａ、８Ｂ
・・・・・・負荷回路、９・・・・・・ダイオード、１
０．１２・・・・・・ＮＰＮダイオード、１１・・・・
・・差動増幅回路の出力端子、１３゜１３Ａ、１３Ｂ・
・・・・・出力回路、１４．１４Ａ。 １４Ｂ・・・・・・出力端子、１７．１７Ａ、１７Ｂ。 １８・・・・・・ダイオード、Ｒ１，Ｒ２，Ｒ３゜Ｒ３
Ａ、Ｒ３Ｂ、Ｒ４，Ｒ５，Ｒ６・・・・・・抵抗。 代理人の氏名　弁理士　中尾敏男　ほか１名ｄ−出力廂
う１４の侶力１すｔ σ−ト“ランジスフ？の公−慮ジ乳 第２図 入力電、巴 第４図 第５図 ノＣＱ司す＝（凋シテ６） 第６図

Claims (1)

【特許請求の範囲】
1. 差動増幅回路を構成する第１のトランジスタのベースに
   基準電圧源の出力端子を接続し、第２のトランジスタの
   ベースと比較すべき入力電圧が印加される入力端子との
   間に電流が流れる順方向にダイオードを接続し、前記第
   １と第２のトランジスタのコレクタに負荷回路を接続し
   、同負荷回路に前記入力電圧と基準電圧の比較結果を出
   力する出力回路を接続し、前記第１と第２トランジスタ
   のエミッタに共通に電流源回路を接続したことを特徴と
   する電圧比較回路。