JPH052588U - 全波整流回路 - Google Patents

全波整流回路

Info

Publication number
JPH052588U
JPH052588U JP5565891U JP5565891U JPH052588U JP H052588 U JPH052588 U JP H052588U JP 5565891 U JP5565891 U JP 5565891U JP 5565891 U JP5565891 U JP 5565891U JP H052588 U JPH052588 U JP H052588U
Authority
JP
Japan
Prior art keywords
circuit
wave rectifier
transistor
rectifier circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5565891U
Other languages
English (en)
Inventor
明 瀬志本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP5565891U priority Critical patent/JPH052588U/ja
Publication of JPH052588U publication Critical patent/JPH052588U/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Abstract

(57)【要約】 【目的】 1個の乾電池電源で動作する全波整流回路を
実現すること。 【構成】 反転増幅器と第1の半波整流回路の直列接続
回路に、第2の半波整流回路を並列接続してなる全波整
流回路であって、上記反転増幅器、上記第1、第2の半
波整流回路の入力回路を、カレントミラー回路を能動負
荷とし動作電流を決める定電流源を1個のトランジスタ
で構成した差動回路で構成して、必要とする電源電圧V
1がV1=VBE+2Vsat となるようにした。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、乾電池電源電圧で動作する全波整流回路に関するものである。
【0002】
【従来の技術】
図4は従来から用いられている全波整流回路である。この回路は、トランジス タQ1〜Q4と電流I1の定電流源I1で入力回路としての演算増幅器が構成さ れ、またトランジスタQ5〜Q8で増幅段が構成され、トランジスタQ9、Q1 0でカレントミラー回路が構成され、トランジスタQ11、Q12で別のカレン トミラー回路が構成されている。1は入力端子、2は出力端子、V1は電圧V1 の電源、V2は電圧V2のバイアス電源、R1、R2は値がR1、R2の抵抗、 I2は電流I2の定電流源である。
【0003】 この回路では、入力端子1に入力電圧e1を印加すると、その電圧e1の極性 が正のとき(バイアス電圧V2よりも高いとき)は、トランジスタQ5のエミッ タ電流によってトランジスタQ7が導通して、そのトランジスタQ7のコレクタ 電流が抵抗R2、トランジスタQ11を流れて、トランジスタQ12のコレクタ 電流が抵抗R1を流れ、出力端子2に電圧が生じる。
【0004】 また、入力電圧e1の極性が負のとき(バイアス電圧V2よりも低いとき)に は、トランジスタQ5が遮断するので、トランジスタQ8が導通してトランジス タQ9、Q10にコレクタ電流が流れ、これによりトランジスタQ11、Q12 が導通して、上記と同様に出力端子2に電圧が生じる。このようにして、入力電 圧e1を全波整流した電圧が出力端子2に得られる。
【0005】
【考案が解決しようとする課題】
しかし、この回路では、電源電圧V1として、 V1=VBE 9 +Vsat8+Vsat7+VBE 1 1 =0.7 V +0.2 V +0.2 V +0.7 V =1.8 V が必要となり、1本の乾電池電源では使用できない。VBE 9 、VBE 1 1は各々トラ ンジスタQ9、Q11のベース・エミッタ間順方向電圧、Vsat8、Vsat7は各々 トランジスタQ8、Q7のコレクタ・エミッタ間飽和電圧である。
【0006】 本考案の目的は、乾電池電圧で充分動作できるようにした全波整流回路を提供 することである。
【0007】
【課題を解決するための手段】
このために本考案は、カレントミラー回路を能動負荷とし動作電流を決める定 電流源を1個のトランジスタで構成した差動回路からなる入力回路、及び該入力 回路の出力を受けるトランジスタと定電流源からなる出力回路を有する反転増幅 器と、カレントミラー回路を能動負荷とし動作電流を決める定電流源を1個のト ランジスタで構成した差動回路からなる入力回路、及び該入力回路の出力を受け るトランジスタと抵抗からなる出力回路を有する第1、第2の半波整流回路とを 具備し、上記反転増幅器と上記第1の半波整流回路の直列接続回路に、上記第2 の半波整流回路を並列接続したものである。
【0008】
【実施例】
以下、本考案の実施例について説明する。図1はそのブロック図、第2図は反 転増幅器の回路図、図3は半波整流回路の回路図である。本実施例では、図1の ように、入力端子1に反転増幅器3の入力端子と半波整流回路4Aの入力端子を 共通接続して、その反転増幅器3の出力端子を半波整流回路4Bの入力端子に接 続し、両半波整流回路4A、4Bの出力端子を出力端子2に共通接続したもので ある。
【0009】 図2の反転増幅器3では、電流I3の定電流源I3と差動接続トランジスタQ 13、、Q14、能動負荷としてのカレントミラー接続トランジスタQ15、Q 16により入力回路が構成され、吐出回路としてのトランジスタQ17、吸込回 路としての電流I4の定電流源I4により出力回路が構成されている。V3は電 圧V3のバイアス電源である。5は入力端子、6は出力端子、R3、R4は利得 を決める値がR3、R4の抵抗である。
【0010】 この回路では、入力端子5に印加した入力電圧e1の極性が正のとき、つまり トランジスタQ14のベース電圧が電圧V3よりも高くなると、トランジスタQ 15、Q16のコレクタ電流が増大し、トランジスタQ17のベース電流が減少 して、そのトランジスタQ17のコレクタ電流が減少し、出力端子6から流出す る電流が減少する。上記と逆に入力電圧e1の極性が負のときは、トランジスタ Q17のコレクタ電流が増大して、出力端子6から流出する電流が増大する。こ のようにして、入力端子5に印加する電圧e1を反転・増幅した信号が出力端子 6に得られる。
【0011】 この反転増幅器3の利得は、−R3/R4で決る。通常R3=R4であるので 、利得は1である。そして、この回路の電源V1の最低必要電圧は、定電流源I 3が1個のトランジスタで構成されているとすると、 V1=VBE 1 6+Vsat1 4 +VsatI 3 =0.7 V +0.2 V +0.2 V =1.1 V となり、乾電池を電源として使用できる。ここで、VBE 1 6はトランジスタQ16 のベース・エミッタ間順方向電圧、Vsat1 4 はトランジスタQ14のコレクタ・ エミッタ間飽和電圧、VsatI 3 は定電流源I3のトランジスタのコレクタ・エミ ッタ間飽和電圧である。
【0012】 図3の半波整流回路4では、電流I5の定電流源I5と差動接続トランジスタ Q18、Q19、能動負荷としてのカレントミラー接続トランジスタQ20、Q 21により入力回路が構成され、出力回路がトランジスタQ22と抵抗R5によ り構成される。V4は電圧V4のバイアス電源、7は入力端子、8は出力端子で ある。
【0013】 この回路では、入力端子7に印加した入力電圧e1が正極性のとき、つまりト ランジスタQ18のベース電圧がトランジスタQ19のそれより高くなると、ト ランジスタQ18のコレクタ電流が増大して、トランジスタQ22のベース電流 が増大し、そのコレクタ電流が増大して、抵抗R5に生じる電圧が高くなり、出 力端子8に出力される。逆に、入力端子7に印加した入力電圧e1が負極性のと きは、トランジスタQ18が導通せず、トランジスタQ22のベース電流、コレ クタ電流が流れず、出力端子8に出力は現れない。
【0014】 このように、この回路では入力端子7に印加した電圧e1の正極性の部分に対 応した電圧のみが出力端子8から出力するという半波整流動作が行われる。この 回路で要求される電源電圧V1は、定電流源I5が1個のトランジスタで構成さ れているとすると、 V1=VBE 2 1+Vsat1 9 +VsatI 5 =0.7 V +0.2 V +0.2 V =1.1 V となり、乾電池を電源として使用できる。ここで、VBE 2 1はトランジスタQ21 のベース・エミッタ間順方向電圧、Vsat1 9 はトランジスタQ19のコレクタ・ エミッタ間飽和電圧、VsatI 5 は定電流源I5のトランジスタのコレクタ・エミ ッタ間飽和電圧である。
【0015】 なお、第1図の構成では、入力電圧の正極性の信号成分は半波整流回路4Aの みを通過して出力端子2に至るが、負極性の信号成分は反転増幅器3と半波整流 回路4Bを通過して出力端子2に至るので、両者間で信号伝送の時間にずれが発 生し合成波形が正常でなくなるが、このずれ成分は半波整流回路4Aの側に遅延 回路(図示せず)を介挿することで防止できる。
【0016】
【考案の効果】 以上から本考案によれば、低い電源電圧によって動作する全波整流回路を実現 できるという利点がある。
【図面の簡単な説明】
【図1】 本考案の一実施例の全波整流回路のブロック
図である。
【図2】 同実施例の全波整流回路の一部を構成する反
転増幅器の回路図である。
【図3】 同実施例の全波整流回路の一部を構成する半
波整流回路の回路図である。
【図4】 従来の全波整流回路の回路図である。
【符号の説明】
1:入力端子、2:出力端子、3:反転増幅器、4、4
A、4B:半波整流回路、5:入力端子、6:出力端
子、7:入力端子、8:出力端子。

Claims (1)

  1. 【実用新案登録請求の範囲】 【請求項1】 カレントミラー回路を能動負荷とし動作
    電流を決める定電流源を1個のトランジスタで構成した
    差動回路からなる入力回路、及び該入力回路の出力を受
    けるトランジスタと定電流源からなる出力回路を有する
    反転増幅器と、カレントミラー回路を能動負荷とし動作
    電流を決める定電流源を1個のトランジスタで構成した
    差動回路からなる入力回路、及び該入力回路の出力を受
    けるトランジスタと抵抗からなる出力回路を有する第
    1、第2の半波整流回路とを具備し、上記反転増幅器と
    上記第1の半波整流回路の直列接続回路に、上記第2の
    半波整流回路を並列接続してなることを特徴とする全波
    整流回路。
JP5565891U 1991-06-21 1991-06-21 全波整流回路 Withdrawn JPH052588U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5565891U JPH052588U (ja) 1991-06-21 1991-06-21 全波整流回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5565891U JPH052588U (ja) 1991-06-21 1991-06-21 全波整流回路

Publications (1)

Publication Number Publication Date
JPH052588U true JPH052588U (ja) 1993-01-14

Family

ID=13004944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5565891U Withdrawn JPH052588U (ja) 1991-06-21 1991-06-21 全波整流回路

Country Status (1)

Country Link
JP (1) JPH052588U (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4996048U (ja) * 1972-12-11 1974-08-19
JPS5086171U (ja) * 1973-12-07 1975-07-22
JPS52142425U (ja) * 1976-04-21 1977-10-28
JPH0246675U (ja) * 1988-09-26 1990-03-30

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4996048U (ja) * 1972-12-11 1974-08-19
JPS5086171U (ja) * 1973-12-07 1975-07-22
JPS52142425U (ja) * 1976-04-21 1977-10-28
JPH0246675U (ja) * 1988-09-26 1990-03-30

Similar Documents

Publication Publication Date Title
JPS5810008B2 (ja) ブツシユブルゾウフクキ
KR870002693B1 (ko) 증폭기 장치
JPH0322723B2 (ja)
JPS6262084B2 (ja)
JPH04227104A (ja) 増幅回路
JPH03123208A (ja) 差動電流増幅回路
JPH052588U (ja) 全波整流回路
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JPS6014510A (ja) トランジスタ保護回路
US4267521A (en) Compound transistor circuitry
JPH0362042B2 (ja)
JP2000091857A (ja) オペアンプ及びそれを用いたボルテージフォロワ回路
JPH0851324A (ja) バッファアンプ
US4933578A (en) Voltage follower circuit
JP3733188B2 (ja) パワーアンプ
US5014019A (en) Amplifier circuit operable at low power source voltage
JPH06326526A (ja) トランジスタの制御電流補償用回路装置
JPS6223133Y2 (ja)
JPH0133046B2 (ja)
JPS6223136Y2 (ja)
JP3547895B2 (ja) 定電流発生回路
JP3784910B2 (ja) 出力回路
JPS6119543Y2 (ja)
JPS5827539Y2 (ja) 音声増幅器
JPS6119547Y2 (ja)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19950907