JPH0557609B2 - - Google Patents
Info
- Publication number
- JPH0557609B2 JPH0557609B2 JP58036097A JP3609783A JPH0557609B2 JP H0557609 B2 JPH0557609 B2 JP H0557609B2 JP 58036097 A JP58036097 A JP 58036097A JP 3609783 A JP3609783 A JP 3609783A JP H0557609 B2 JPH0557609 B2 JP H0557609B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- point
- electrode
- current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007704 transition Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003381 stabilizer Substances 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/29—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator multistable
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Electrical Variables (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は識別すべき電流を受電する入力端子
と、出力端子とを有する電流識別回路に関するも
のである。
と、出力端子とを有する電流識別回路に関するも
のである。
このような電流識別回路は特に電流安定器に使
用されるが、例えば、信号レベル検出器に使用す
ることもできる。
用されるが、例えば、信号レベル検出器に使用す
ることもできる。
特に、米国特許第3887863号明細書に記載され
ているような所謂「バンドギヤツプリフアレン
ス」（band gap reference）形の電流安定器で
は、このような電流識別回路が２つの電流通路を
具え、一方の電流通路における半導体接合（一方
向性素子）が他方の電流通路における抵抗と直列
に接続された半導体接合により分路される。２個
の電流通路における電流は抵抗と差動増幅器又は
電流ミラーにより比較され（この比較は識別機能
を意味する）、これらの電流は２個の半導体接合
が等しくない場合、又は２個の電流通路における
電流を等しくしない場合には、２個の半導体接合
における電流密度をｎ≠１として１：ｎの比にな
るように制御される。この時電流はkT／qRln ｎに 等しい値で安定化される。但し、ここではｋはボ
ルツマン定数であり、Ｔは〓で表わした絶対温度
であり、ｑは電荷素量であり、Ｒは前記抵抗の値
であり、ln ｎは因子ｎの自然対数である。この
タイプの電流安定器では電流が因子ｎにより決ま
る値で安定化する。電流識別の急峻さも因子ｎに
より決まる。因子ｎが１から離れる程安定化は改
善される。しかしこうすると回路構成が一層非対
称になり、これは一般に欠点となる。
ているような所謂「バンドギヤツプリフアレン
ス」（band gap reference）形の電流安定器で
は、このような電流識別回路が２つの電流通路を
具え、一方の電流通路における半導体接合（一方
向性素子）が他方の電流通路における抵抗と直列
に接続された半導体接合により分路される。２個
の電流通路における電流は抵抗と差動増幅器又は
電流ミラーにより比較され（この比較は識別機能
を意味する）、これらの電流は２個の半導体接合
が等しくない場合、又は２個の電流通路における
電流を等しくしない場合には、２個の半導体接合
における電流密度をｎ≠１として１：ｎの比にな
るように制御される。この時電流はkT／qRln ｎに 等しい値で安定化される。但し、ここではｋはボ
ルツマン定数であり、Ｔは〓で表わした絶対温度
であり、ｑは電荷素量であり、Ｒは前記抵抗の値
であり、ln ｎは因子ｎの自然対数である。この
タイプの電流安定器では電流が因子ｎにより決ま
る値で安定化する。電流識別の急峻さも因子ｎに
より決まる。因子ｎが１から離れる程安定化は改
善される。しかしこうすると回路構成が一層非対
称になり、これは一般に欠点となる。
本発明の目的は急峻な識別特性を有し、高度に
対称的な回路設計がなされ、kT／ｑに比例する値を 中心として識別を行なう電流識別回路を提供する
ことにある。
対称的な回路設計がなされ、kT／ｑに比例する値を 中心として識別を行なう電流識別回路を提供する
ことにある。
この目的を達成するため本発明によれば、識別
すべき電流を受電する入力端子と、出力端子とを
有する電流識別回路において、当該電流識別回路
が、各々ベース電極と、エミツタ電極と、コレク
タ電極とを有する第１トランジスタと第２トラン
ジスタとを具え、第１トランジスタのコレクタ電
極を第１抵抗を介して第１の点に結合させ、第２
トランジスタのコレクタ電極を第１抵抗とほぼ同
一の抵抗値を有する第２抵抗を介して前記第１の
点に結合させ、第１トランジスタのベース電極を
第２抵抗と第２トランジスタのコレクタ電極との
間の一点に接続し、第２トランジスタのベース電
極を第１抵抗と第１トランジスタのコレクタ電極
との間の一点に接続し、第１トランジスタのエミ
ツタ電極と第２トランジスタのエミツタ電極とを
第２の点に接続し、前記第１の点と第２の点との
間の回路を識別すべき電流を受電すべく前記入力
端子と直列に接続し、前記出力端子を前記両コレ
クタ電極の少なくとも一方に結合させたことを特
徴とする。
すべき電流を受電する入力端子と、出力端子とを
有する電流識別回路において、当該電流識別回路
が、各々ベース電極と、エミツタ電極と、コレク
タ電極とを有する第１トランジスタと第２トラン
ジスタとを具え、第１トランジスタのコレクタ電
極を第１抵抗を介して第１の点に結合させ、第２
トランジスタのコレクタ電極を第１抵抗とほぼ同
一の抵抗値を有する第２抵抗を介して前記第１の
点に結合させ、第１トランジスタのベース電極を
第２抵抗と第２トランジスタのコレクタ電極との
間の一点に接続し、第２トランジスタのベース電
極を第１抵抗と第１トランジスタのコレクタ電極
との間の一点に接続し、第１トランジスタのエミ
ツタ電極と第２トランジスタのエミツタ電極とを
第２の点に接続し、前記第１の点と第２の点との
間の回路を識別すべき電流を受電すべく前記入力
端子と直列に接続し、前記出力端子を前記両コレ
クタ電極の少なくとも一方に結合させたことを特
徴とする。
このような回路では、入力電流が２つのコレク
タ−エミツタ回路間に等しく分配される。そして
電流がループ利得（ベースからコレクタ電極ま
で）が１になる迄増大するや否や回路は双安定状
態になり、これは極めて容易に検出できる。この
双安定状態には非常に急峻な特性が伴ない、極く
僅か電流が増大しただけでも２個のトランジスタ
の一方をターンオフする。回路が双安定状態とな
るこの点は入力電流が２kT／qRに等しくなる場合に 到達する。但し、Ｒは第１の抵抗及び第２の抵抗
の抵抗値である。なお、この場合に出力端子を第
１トランジスタのコレクタ電極と第２トランジス
タのコレクタ電極との間に結合する差動出力端子
とするのが好適である。こうすると一層激しく変
化する信号が得られる。
タ−エミツタ回路間に等しく分配される。そして
電流がループ利得（ベースからコレクタ電極ま
で）が１になる迄増大するや否や回路は双安定状
態になり、これは極めて容易に検出できる。この
双安定状態には非常に急峻な特性が伴ない、極く
僅か電流が増大しただけでも２個のトランジスタ
の一方をターンオフする。回路が双安定状態とな
るこの点は入力電流が２kT／qRに等しくなる場合に 到達する。但し、Ｒは第１の抵抗及び第２の抵抗
の抵抗値である。なお、この場合に出力端子を第
１トランジスタのコレクタ電極と第２トランジス
タのコレクタ電極との間に結合する差動出力端子
とするのが好適である。こうすると一層激しく変
化する信号が得られる。
回路が双安定状態になる点に到達した時、この
回路は２つの双安定状態のいずれかをとる。しか
し、回路を、出力信号が２つの双安定状態のいず
れを回路がとるかに無関係となるようにすること
ができる。
回路は２つの双安定状態のいずれかをとる。しか
し、回路を、出力信号が２つの双安定状態のいず
れを回路がとるかに無関係となるようにすること
ができる。
好ましくは、前記第１トランジスタ及び第２ト
ランジスタの各特性又は前記第１抵抗及び第２抵
抗の各抵抗値を相違させることにより、前記第１
及び第２トランジスタが双安定状態に移行する場
合に前記第１トランジスタが前記第２トランジス
タに優先して導通するようにする。
ランジスタの各特性又は前記第１抵抗及び第２抵
抗の各抵抗値を相違させることにより、前記第１
及び第２トランジスタが双安定状態に移行する場
合に前記第１トランジスタが前記第２トランジス
タに優先して導通するようにする。
本発明はさらに、識別すべき電流を受電する入
力端子と、出力端子とを有する電流識別回路にお
いて、 当該電流識別回路が、各々ベース電極と、エミ
ツタ電極と、コレクタ電極とを有している第１ト
ランジスタと第２トランジスタとを具え、第１ト
ランジスタのコレクタ電極を第１抵抗を介して第
１の点に結合させ、第２トランジスタのコレクタ
電極を第１抵抗とほぼ同一の抵抗値を有する第２
抵抗を介して前記第１の点に結合させ、第１トラ
ンジスタのベース電極を第２抵抗と第２トランジ
スタのコレクタ電極との間の第２の点に接続し、
第２トランジスタのベース電極を第１抵抗と第１
トランジスタのコレクタ電極との間の第３の点に
接続し、第１トランジスタのエミツタ電極と第２
トランジスタのエミツタ電極とを第４の点に接続
し、前記第１の点と第４の点との何れか一方をこ
れら各点の間の回路に識別すべき電流を供給すべ
く前記入力端子に接続し、前記出力端子を前記両
コレクタ電極の少なくとも一方に結合させるよう
に構成し、 且つ当該電流識別回路に、前記第１及び第２ト
ランジスタの少なくとも一方に結合されてこれら
トランジスタに異なるバイアスを付与し、これら
トランジスタが双安定状態に移行する場合に第１
トランジスタを第２トランジスタに優先させて導
通させるバイアス回路を設けたことを特徴とす
る。
力端子と、出力端子とを有する電流識別回路にお
いて、 当該電流識別回路が、各々ベース電極と、エミ
ツタ電極と、コレクタ電極とを有している第１ト
ランジスタと第２トランジスタとを具え、第１ト
ランジスタのコレクタ電極を第１抵抗を介して第
１の点に結合させ、第２トランジスタのコレクタ
電極を第１抵抗とほぼ同一の抵抗値を有する第２
抵抗を介して前記第１の点に結合させ、第１トラ
ンジスタのベース電極を第２抵抗と第２トランジ
スタのコレクタ電極との間の第２の点に接続し、
第２トランジスタのベース電極を第１抵抗と第１
トランジスタのコレクタ電極との間の第３の点に
接続し、第１トランジスタのエミツタ電極と第２
トランジスタのエミツタ電極とを第４の点に接続
し、前記第１の点と第４の点との何れか一方をこ
れら各点の間の回路に識別すべき電流を供給すべ
く前記入力端子に接続し、前記出力端子を前記両
コレクタ電極の少なくとも一方に結合させるよう
に構成し、 且つ当該電流識別回路に、前記第１及び第２ト
ランジスタの少なくとも一方に結合されてこれら
トランジスタに異なるバイアスを付与し、これら
トランジスタが双安定状態に移行する場合に第１
トランジスタを第２トランジスタに優先させて導
通させるバイアス回路を設けたことを特徴とす
る。
上記本発明の好適な実施例では、前記バイアス
回路を前記第１トランジスタのコレクタ電極と前
記第３の点との間に介挿された第３抵抗と、前記
第２トランジスタのコレクタ電極と前記第２の点
との間に介挿された前記第３抵抗よりも高い抵抗
値の第４抵抗とを設けて構成し、前記第１及び第
２トランジスタのコレクタ電極に差動増幅器の第
１及び第２入力端子を各々結合する。
回路を前記第１トランジスタのコレクタ電極と前
記第３の点との間に介挿された第３抵抗と、前記
第２トランジスタのコレクタ電極と前記第２の点
との間に介挿された前記第３抵抗よりも高い抵抗
値の第４抵抗とを設けて構成し、前記第１及び第
２トランジスタのコレクタ電極に差動増幅器の第
１及び第２入力端子を各々結合する。
この結果、差動増幅器が平衡する点（この点は
差動増幅器を含む電流識別回路の識別特性のほぼ
中心である）が、実際の電流識別回路の識別特性
の急峻な部分の境界からこの急峻な部分の中心に
より近い点へとシフトする。これは例えば、電流
安定器を一層良好に制御することになる。
差動増幅器を含む電流識別回路の識別特性のほぼ
中心である）が、実際の電流識別回路の識別特性
の急峻な部分の境界からこの急峻な部分の中心に
より近い点へとシフトする。これは例えば、電流
安定器を一層良好に制御することになる。
本発明のさらに他の好適な実施例では、前記第
１の点及び第４の点を第１及び第２電源端子にそ
れぞれ結合させ、前記差動増幅器が、各々ベース
電極と、エミツタ電極と、コレクタ電極とを有し
ている第３及び第４トランジスタを具え、これら
両トランジスタの相互接続したエミツタ電極を前
記第２電源端子に結合させ、第３トランジスタの
コレクタ電極を直接第１の点に接続し、第４トラ
ンジスタのコレクタ電極を第５トランジスタのベ
ース電極に接続し、この第５トランジスタのエミ
ツタ電極を前記第１の点に接続するとともに第５
トランジスタのコレクタ電極を第２電源端子に結
合させ、第３及び第４トランジスタのベース電極
を前記差動増幅器の各入力端子に接続する。第５
トランジスタのベース−エミツタ接合のために、
第４トランジスタのコレクタ−ベース電圧は、識
別回路の入力電流が小さい場合には実質的に反転
し、一方（第５トランジスタ）のベース−エミツ
タ電圧に等しくなり、しかも第３トランジスタの
ベース−エミツタ電圧はほぼ０ボルトであるか
ら、第４トランジスタのベース電流が第３トラン
ジスタのベース電流よりも大きくなり、第１の抵
抗と第２の抵抗とを経て流れるこれらのベース電
流のために、第１トランジスタのベースは第２ト
ランジスタのベースよりも高くバイアスがかか
り、双安定状態に達した時第２トランジスタが常
にカツトオフされる。
１の点及び第４の点を第１及び第２電源端子にそ
れぞれ結合させ、前記差動増幅器が、各々ベース
電極と、エミツタ電極と、コレクタ電極とを有し
ている第３及び第４トランジスタを具え、これら
両トランジスタの相互接続したエミツタ電極を前
記第２電源端子に結合させ、第３トランジスタの
コレクタ電極を直接第１の点に接続し、第４トラ
ンジスタのコレクタ電極を第５トランジスタのベ
ース電極に接続し、この第５トランジスタのエミ
ツタ電極を前記第１の点に接続するとともに第５
トランジスタのコレクタ電極を第２電源端子に結
合させ、第３及び第４トランジスタのベース電極
を前記差動増幅器の各入力端子に接続する。第５
トランジスタのベース−エミツタ接合のために、
第４トランジスタのコレクタ−ベース電圧は、識
別回路の入力電流が小さい場合には実質的に反転
し、一方（第５トランジスタ）のベース−エミツ
タ電圧に等しくなり、しかも第３トランジスタの
ベース−エミツタ電圧はほぼ０ボルトであるか
ら、第４トランジスタのベース電流が第３トラン
ジスタのベース電流よりも大きくなり、第１の抵
抗と第２の抵抗とを経て流れるこれらのベース電
流のために、第１トランジスタのベースは第２ト
ランジスタのベースよりも高くバイアスがかか
り、双安定状態に達した時第２トランジスタが常
にカツトオフされる。
図面につき本発明を詳細に説明する。
第１図は本発明に係る電流識別回路を示す。こ
の回路はトランジスタT1を具えるが、このトラ
ンジスタT1のエミツタ電極は端子６に接続し、
コレクタ電極は抵抗１を介して端子３に接続す
る。この回路はまたトランジスタT2を具えるが、
このトランジスタT2のエミツタ電極は端子６に
接続し、コレクタ電極は抵抗２を介して端子３に
接続する。トランジスタT1のベースはトランジ
スタT2のコレクタに接続すると共に出力端子４
に接続し、トランジスタT2のベースはトランジ
スタT1のコレクタに接続すると共に出力端子５
に接続する。
の回路はトランジスタT1を具えるが、このトラ
ンジスタT1のエミツタ電極は端子６に接続し、
コレクタ電極は抵抗１を介して端子３に接続す
る。この回路はまたトランジスタT2を具えるが、
このトランジスタT2のエミツタ電極は端子６に
接続し、コレクタ電極は抵抗２を介して端子３に
接続する。トランジスタT1のベースはトランジ
スタT2のコレクタに接続すると共に出力端子４
に接続し、トランジスタT2のベースはトランジ
スタT1のコレクタに接続すると共に出力端子５
に接続する。
端子３又は６で電流駆動をする結果端子３と６
との間の回路に電流Ｉが流れる場合、第２図の
V1は抵抗２の両端間の電圧を表し、V2は抵抗１
の両端間の電圧を表し、ΔVは出力端子４と５の
間の電圧を表す。従つて、抵抗値が各々Ｒである
抵抗１及び２を流れる電流をそれぞれI1及びI2と
し、トランジスタT1及びT2の相互コンダタタン
スをそれぞれgm1及びgm2とし、且つトラジスタ
T1及びT2のエミツタ−ベース電圧をそれぞれ
Vbe1及びVbe2とすると、次式がほぼ有効とな
る。
との間の回路に電流Ｉが流れる場合、第２図の
V1は抵抗２の両端間の電圧を表し、V2は抵抗１
の両端間の電圧を表し、ΔVは出力端子４と５の
間の電圧を表す。従つて、抵抗値が各々Ｒである
抵抗１及び２を流れる電流をそれぞれI1及びI2と
し、トランジスタT1及びT2の相互コンダタタン
スをそれぞれgm1及びgm2とし、且つトラジスタ
T1及びT2のエミツタ−ベース電圧をそれぞれ
Vbe1及びVbe2とすると、次式がほぼ有効とな
る。
ΔV＝V1−V2
＝I2×Ｒ−I1×Ｒ
＝gm2×Vbe2×Ｒ−gm1×Vbe2×Ｒ
＝（ｑ／kT）×I2×Vbe2×Ｒ
−（ｑ／kT）×I1×Vbe1×Ｒ
電流Ｉが比較的小さい場合には、トランジスタ
T1及びT2に流れる電流がほぼ等しく、 I1＝I2＝1/2×Ｉ となり、しかも電圧V1及びV2は電流Ｉと正比例
するため、この場合には差電圧が約０となる。さ
らに、トランジスタT1とT2との間を交差結合す
ることによつて電流識別回路に生ずるループ利得
LGは次式によつて表わされる。
T1及びT2に流れる電流がほぼ等しく、 I1＝I2＝1/2×Ｉ となり、しかも電圧V1及びV2は電流Ｉと正比例
するため、この場合には差電圧が約０となる。さ
らに、トランジスタT1とT2との間を交差結合す
ることによつて電流識別回路に生ずるループ利得
LGは次式によつて表わされる。
LG＝（V1−V2）／（Vbe1−Vbe2）
＝１／２×Ｉ×（ｑ／kT）×Ｒ
これから明らかなように、ループ利得LGは電
流Ｉに依存する。従つて、電流Ｉが増大すると、
或る瞬時にループ利得は１となり、これは電流識
別回路の発振条件である。この瞬時には電流Ｉが
2kT／qRに等しく、この回路は双安定状態とな
り、トランジスタT1かトランジスタT2のいずれ
かが全電流Ｉを引き込む双安定状態の一方の状態
になる。
流Ｉに依存する。従つて、電流Ｉが増大すると、
或る瞬時にループ利得は１となり、これは電流識
別回路の発振条件である。この瞬時には電流Ｉが
2kT／qRに等しく、この回路は双安定状態とな
り、トランジスタT1かトランジスタT2のいずれ
かが全電流Ｉを引き込む双安定状態の一方の状態
になる。
第２図ではトランジスタT2が全電流Ｉを引き
込み、この結果kT／ｑであつた電圧V1は２倍にな り、V1＝２kT／ｑとなり、電圧V2は零になり、差 電圧ΔVが２kT／ｑとなるものとする。回路が双安 定状態となる電流Ｉ＝２kT／ｑでは、V1、V2及び ΔVは電流Ｉの関数として非常に急峻な特性に従
つて変化する。それ故特性のこの部分は識別特性
として大いに適している。電圧V1及びV2並びに
差電圧ΔVのいずれもこの目的に使用することが
できるが、多くの場合差動出力端子４，５に得ら
れる差電圧ΔVが最も適している。そしてこの差
電圧ΔVを識別電圧として用いる時は、例えば、
差電圧ΔVを増幅する差動増幅器にオフセツトV0
を導入したり、２個の出力端子４及び５の一方と
直列にV1に等しいレベルシフトを与えることに
より、差電圧にほぼV1に等しい値を与える（第
２図）と好適である。
込み、この結果kT／ｑであつた電圧V1は２倍にな り、V1＝２kT／ｑとなり、電圧V2は零になり、差 電圧ΔVが２kT／ｑとなるものとする。回路が双安 定状態となる電流Ｉ＝２kT／ｑでは、V1、V2及び ΔVは電流Ｉの関数として非常に急峻な特性に従
つて変化する。それ故特性のこの部分は識別特性
として大いに適している。電圧V1及びV2並びに
差電圧ΔVのいずれもこの目的に使用することが
できるが、多くの場合差動出力端子４，５に得ら
れる差電圧ΔVが最も適している。そしてこの差
電圧ΔVを識別電圧として用いる時は、例えば、
差電圧ΔVを増幅する差動増幅器にオフセツトV0
を導入したり、２個の出力端子４及び５の一方と
直列にV1に等しいレベルシフトを与えることに
より、差電圧にほぼV1に等しい値を与える（第
２図）と好適である。
第１図に示した回路が双安定状態になる瞬時に
おいて、２個のトランジスタT1とT2のいずれが
電流Ｉを担うことになるのか予測することはでき
ない。しかし、これは何の問題も生じない。例え
ば、極性に無関係に差電圧ΔVを増幅する回路を
出力端子４，５に接続することができ、導通の双
安定状態は関係しなくなる。しかし、回路構成を
簡単にするためには回路が双安定状態になつた後
の回の状態を規定する方が有利である。これは
種々の方法で達成できるが、特に２個のトランジ
スタ若しくは２個のコレクタ負荷を僅かに相違さ
せ、又は２個のトランジスタの一方のコレクタ回
路に追加の電流を流すことにより達成できる。
おいて、２個のトランジスタT1とT2のいずれが
電流Ｉを担うことになるのか予測することはでき
ない。しかし、これは何の問題も生じない。例え
ば、極性に無関係に差電圧ΔVを増幅する回路を
出力端子４，５に接続することができ、導通の双
安定状態は関係しなくなる。しかし、回路構成を
簡単にするためには回路が双安定状態になつた後
の回の状態を規定する方が有利である。これは
種々の方法で達成できるが、特に２個のトランジ
スタ若しくは２個のコレクタ負荷を僅かに相違さ
せ、又は２個のトランジスタの一方のコレクタ回
路に追加の電流を流すことにより達成できる。
第３図は電流安定化回路又は電圧安定化回路で
使用される第１図に示した回路の一例を示したも
のである。電流Ｉはエミツタ抵抗８を具える電流
源トランジスタT3により端子６に与える。端子
３は正の電源電圧Vsに接続する。出力端子４及
び５は２個のトランジスタT4及びT5のベース電
極に接続する。これらの２個のトランジスタT4
及びT5は差動増幅器として配設され、その共通
エミツタラインは抵抗１０及び１２並びにトラン
ジスタT7を具える電流源を具備する。トランジ
スタT4のコレクタは直接正の電源端子３に接続
し、トランジスタT5のコレクタはpnpトランジス
タT6のベースに接続する。トランジスタT6のエ
ミツタは正の電源端子３に接続する。トランジス
タT4及びT5のベース電極はトランジスタT2及び
T1のコレクタ抵抗を介して正の電源端子３に接
続する。トランジスタT6のベース−エミツタ接
合はトランジスタT4のコレクタ電圧に比較して
トランジスタT5のコレクタ電圧を下げ、関連ベ
ース電極がトランジスタT1及びT2のコレクタ抵
抗を介して電源端子３に接続されており、これら
のコレクタ抵抗の両端間に小さな電圧降下が生ず
るから、トランジスタT5のベース電流はトラン
ジスタT4のベース電流よりも大きくなり、この
効果は後述するように電流識別回路が双安定状態
となる瞬時においてトランジスタT5がトランジ
スタT4よりも大きな電流を運ぶから一層強めら
れる。この結果抵抗１と２を経て流れるベース電
流が等しくなり、トランジスタT1のベースはト
ランジスタT2のベースよりも高い電圧にバイア
スされるため、電流識別回路が双安定状態になる
時トランジスタT2がカツトオフされる。
使用される第１図に示した回路の一例を示したも
のである。電流Ｉはエミツタ抵抗８を具える電流
源トランジスタT3により端子６に与える。端子
３は正の電源電圧Vsに接続する。出力端子４及
び５は２個のトランジスタT4及びT5のベース電
極に接続する。これらの２個のトランジスタT4
及びT5は差動増幅器として配設され、その共通
エミツタラインは抵抗１０及び１２並びにトラン
ジスタT7を具える電流源を具備する。トランジ
スタT4のコレクタは直接正の電源端子３に接続
し、トランジスタT5のコレクタはpnpトランジス
タT6のベースに接続する。トランジスタT6のエ
ミツタは正の電源端子３に接続する。トランジス
タT4及びT5のベース電極はトランジスタT2及び
T1のコレクタ抵抗を介して正の電源端子３に接
続する。トランジスタT6のベース−エミツタ接
合はトランジスタT4のコレクタ電圧に比較して
トランジスタT5のコレクタ電圧を下げ、関連ベ
ース電極がトランジスタT1及びT2のコレクタ抵
抗を介して電源端子３に接続されており、これら
のコレクタ抵抗の両端間に小さな電圧降下が生ず
るから、トランジスタT5のベース電流はトラン
ジスタT4のベース電流よりも大きくなり、この
効果は後述するように電流識別回路が双安定状態
となる瞬時においてトランジスタT5がトランジ
スタT4よりも大きな電流を運ぶから一層強めら
れる。この結果抵抗１と２を経て流れるベース電
流が等しくなり、トランジスタT1のベースはト
ランジスタT2のベースよりも高い電圧にバイア
スされるため、電流識別回路が双安定状態になる
時トランジスタT2がカツトオフされる。
電流Ｉが２kT／qRより小さい場合には、トランジ
スタT1とT2の両方が導通する。又、トランジス
タT5が導通して、トランジスタT6を駆動する。
Ｉ＝２kT／qRである双安定状態になる瞬時において は、トランジスタT2は非常に急激にターンオフ
するため、トランジスタT4が完全に導通状態に
駆動され、トランジスタT5とトランジスタT6は
カツトオフされる。これはＩ＝２kT／qRの場合に電 流Ｉが少し変化しただけでもトランジスタT6の
コレクタ電流が相当に変化すること意味する。こ
うしてトランジスタT6のコレクタ電流により電
流Ｉを制御することにより電流の安定化が達成さ
れる。本例の場合、これは入力回路がダイオード
として構成されたトランジスタT8（これに抵抗９
が直列に接続されている）を具え、出力回路が抵
抗８とトランジスタT3とを具える電流ミラーを
介して達成される。この結果、電流Ｉは値Ｉ＝２
kT／qRに安定化される。例えば、出力端子１１をト ランジスタT8のベースに接続することにより、
安定化された基準電圧が得られる。
タT5が導通して、トランジスタT6を駆動する。
Ｉ＝２kT／qRである双安定状態になる瞬時において は、トランジスタT2は非常に急激にターンオフ
するため、トランジスタT4が完全に導通状態に
駆動され、トランジスタT5とトランジスタT6は
カツトオフされる。これはＩ＝２kT／qRの場合に電 流Ｉが少し変化しただけでもトランジスタT6の
コレクタ電流が相当に変化すること意味する。こ
うしてトランジスタT6のコレクタ電流により電
流Ｉを制御することにより電流の安定化が達成さ
れる。本例の場合、これは入力回路がダイオード
として構成されたトランジスタT8（これに抵抗９
が直列に接続されている）を具え、出力回路が抵
抗８とトランジスタT3とを具える電流ミラーを
介して達成される。この結果、電流Ｉは値Ｉ＝２
kT／qRに安定化される。例えば、出力端子１１をト ランジスタT8のベースに接続することにより、
安定化された基準電圧が得られる。
制御レンジを最大にするためには、電流Ｉが値
Ｉ＝２kT／qR以下の場合、即ち第２図でＶ＝０の場 合に差動増幅器T4。T5をオフセツトして、トラ
ンジスタT6が最大電流を供給し、ΔV＝V0（第２
図）の場合に差動増幅器を平衡させるようにする
のが有利である。これは抵抗１及び２とトランジ
スタT1及びT2の関連コレクタ並びにトランジス
タT5及びT4の関連ベース電極との間に抵抗７及
び１６を設けることにより達成される。抵抗１６
の抵抗値を抵抗７の抵抗値より大きくし、これら
の抵抗を流れる電流が等しい場合にトランジスタ
T5がエミツタ電流源１０，１２，T7からの全電
流を担うようにする。実施例では、抵抗７の抵抗
値を４Ｒとし、抵抗１６の抵抗値を２０Ｒとし
た。Ｉ＝２kT／qRとなる双安定瞬時に達する直前 に、差動増幅器の入力差電圧は、 ΔV＝−I2×20R＋Vbe1−Vbe2＋I1×4R ＝１／２×Ｉ×4R−１／２×Ｉ×20R ＝−１／２×Ｉ×16R ＝（kT／ｑ）×16 に等しくなり、これはほぼ400ｍＶの電圧に等し
い。また抵抗１６及び７は電流Ｉの変化に対して
付加的な増倍を与える。第３図に示す回路は更に
端子４と端子３の間にキヤパシタンスとして構成
されたトランジスタT9を具え、回路の安定度を
増している。
Ｉ＝２kT／qR以下の場合、即ち第２図でＶ＝０の場 合に差動増幅器T4。T5をオフセツトして、トラ
ンジスタT6が最大電流を供給し、ΔV＝V0（第２
図）の場合に差動増幅器を平衡させるようにする
のが有利である。これは抵抗１及び２とトランジ
スタT1及びT2の関連コレクタ並びにトランジス
タT5及びT4の関連ベース電極との間に抵抗７及
び１６を設けることにより達成される。抵抗１６
の抵抗値を抵抗７の抵抗値より大きくし、これら
の抵抗を流れる電流が等しい場合にトランジスタ
T5がエミツタ電流源１０，１２，T7からの全電
流を担うようにする。実施例では、抵抗７の抵抗
値を４Ｒとし、抵抗１６の抵抗値を２０Ｒとし
た。Ｉ＝２kT／qRとなる双安定瞬時に達する直前 に、差動増幅器の入力差電圧は、 ΔV＝−I2×20R＋Vbe1−Vbe2＋I1×4R ＝１／２×Ｉ×4R−１／２×Ｉ×20R ＝−１／２×Ｉ×16R ＝（kT／ｑ）×16 に等しくなり、これはほぼ400ｍＶの電圧に等し
い。また抵抗１６及び７は電流Ｉの変化に対して
付加的な増倍を与える。第３図に示す回路は更に
端子４と端子３の間にキヤパシタンスとして構成
されたトランジスタT9を具え、回路の安定度を
増している。
第３図に示した基準電圧回路は1.8V以下の非
常に低い電源電圧の場合に非常に適しており、
（出力端子１１から）1.1V以下の基準電圧を供給
する。
常に低い電源電圧の場合に非常に適しており、
（出力端子１１から）1.1V以下の基準電圧を供給
する。
第１図は本発明電流識別回路の回路図、第２図
は第１図の回路の動作を説明するためのいくつか
の電圧特性の線図、第３図は電圧基準源に用いた
本発明による好適な電流識別回路の回路図であ
る。 １，２……抵抗、３……電源端子、４，５……
差動出力端子、６……端子、７……抵抗、８……
エミツタ抵抗、９，１０，１２，１６……抵抗、
１１……出力端子、Ｔ……トランジスタ。
は第１図の回路の動作を説明するためのいくつか
の電圧特性の線図、第３図は電圧基準源に用いた
本発明による好適な電流識別回路の回路図であ
る。 １，２……抵抗、３……電源端子、４，５……
差動出力端子、６……端子、７……抵抗、８……
エミツタ抵抗、９，１０，１２，１６……抵抗、
１１……出力端子、Ｔ……トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 識別すべき電流を受電する入力端子と、出力
端子とを有する電流識別回路において、 当該電流識別回路が、各々ベース電極と、エミ
ツタ電極と、コレクタ電極とを有している第１ト
ランジスタと第２トランジスタとを具え、第１ト
ランジスタのコレクタ電極を第１抵抗を介して第
１の点に結合させ、第２トランジスタのコレクタ
電極を第１抵抗とほぼ同一の抵抗値を有する第２
抵抗を介して前記第１の点に結合させ、第１トラ
ンジスタのベース電極を第２抵抗と第２トランジ
スタのコレクタ電極との間の一点に接続し、第２
トランジスタのベース電極を第１抵抗と第１トラ
ンジスタのコレクタ電極との間の一点に接続し、
第１トランジスタのエミツタ電極と第２トランジ
スタのエミツタ電極とを第２の点に接続し、前記
第１の点と第２の点との間の回路を識別すべき電
流を受電すべく前記入力端子と直列に接続し、前
記出力端子を前記両コレクタ電極の少なくとも一
方に結合させたことを特徴とする電流識別回路。 ２ 前記出力端子を第１トランジスタのコレクタ
電極と第２トランジスタのコレクタ電極との間に
結合される差動出力端子としたことを特徴とする
特許請求の範囲第１項記載の電流識別回路。 ３ 前記第１トランジスタ及び第２トランジスタ
の各特性又は前記第１抵抗及び第２抵抗の各抵抗
値を相違させることにより、前記第１及び第２ト
ランジスタが双安定状態に移行する場合に前記第
１トランジスタが前記第２トランジスタに優先し
て導通するようにしたことを特徴とする特許請求
の範囲第１項又は第２項に記載の電流識別回路。 ４ 識別すべき電流を受電する入力端子と、出力
端子とを有する電流識別回路において、 当該電流識別回路が、各々ベース電極と、エミ
ツタ電極と、コレクタ電極とを有している第１ト
ランジスタと第２トランジスタとを具え、第１ト
ランジスタのコレクタ電極を第１抵抗を介して第
１の点に結合させ、第２トランジスタのコレクタ
電極を第１抵抗とほぼ同一の抵抗値を有する第２
抵抗を介して前記第１の点に結合させ、第１トラ
ンジスタのベース電極を第２抵抗と第２トランジ
スタのコレクタ電極との間の第２の点に接続し、
第２トランジスタのベース電極を第１抵抗と第１
トランジスタのコレクタ電極との間の第３の点に
接続し、第１トランジスタのエミツタ電極と第２
トランジスタのエミツタ電極とを第４の点に接続
し、前記第１の点と第４の点との何れか一方をこ
れら各点の間の回路に識別すべき電流を供給すべ
く前記入力端子に接続し、前記出力端子を前記両
コレクタ電極の少なくとも一方に結合させるよう
に構成し、 且つ当該電流識別回路に、前記第１及び第２ト
ランジスタの少なくとも一方に結合されてこれら
トランジスタに異なるバイアスを付与し、これら
トランジスタが双安定状態に移行する場合に第１
トランジスタを第２トランジスタに優先させて導
通させるバイアス回路を設けたことを特徴とする
電流識別回路。 ５ 前記バイアス回路を前記第１トランジスタの
コレクタ電極と前記第３の点との間に介挿された
第３抵抗と、前記第２トランジスタのコレクタ電
極と前記第２の点との間に介挿された前記第３抵
抗よりも高い抵抗値の第４抵抗とを設けて構成
し、前記第１及び第２トランジスタのコレクタ電
極に差動増幅器の第１及び第２入力端子を各々結
合したことを特徴とする特許請求の範囲第４項に
記載の電流識別回路。 ６ 前記第１の点及び第４の点を第１及び第２電
源端子にそれぞれ結合させ、前記差動増幅器が、
各々ベース電極と、エミツタ電極と、コレクタ電
極とを有している第３及び第４トランジスタを具
え、これら両トランジスタの相互接続したエミツ
タ電極を前記第２電源端子に結合させ、第３トラ
ンジスタのコレクタ電極を直接第１の点に接続
し、第４トランジスタのコレクタ電極を第５トラ
ンジスタのベース電極に接続し、この第５トラン
ジスタのエミツタ電極を前記第１の点に接続する
とともに第５トランジスタのコレクタ電極を第２
電源端子に結合させ、第３及び第４トランジスタ
のベース電極を前記差動増幅器の各入力端子に接
続したことを特徴とする特許請求の範囲第５項に
記載の電流識別回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8200974A NL8200974A (nl) | 1982-03-10 | 1982-03-10 | Stroomdiskriminatie-schakeling. |
| NL8200974 | 1982-03-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58166412A JPS58166412A (ja) | 1983-10-01 |
| JPH0557609B2 true JPH0557609B2 (ja) | 1993-08-24 |
Family
ID=19839398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58036097A Granted JPS58166412A (ja) | 1982-03-10 | 1983-03-07 | 電流識別回路 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4709163A (ja) |
| EP (1) | EP0088477B1 (ja) |
| JP (1) | JPS58166412A (ja) |
| KR (1) | KR900004189B1 (ja) |
| BR (1) | BR8301102A (ja) |
| CA (1) | CA1194144A (ja) |
| DE (1) | DE3377169D1 (ja) |
| ES (1) | ES520410A0 (ja) |
| HK (1) | HK85491A (ja) |
| NL (1) | NL8200974A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851759A (en) * | 1988-05-26 | 1989-07-25 | North American Philips Corporation, Signetics Division | Unity-gain current-limiting circuit |
| DE3936392A1 (de) * | 1989-11-02 | 1991-05-08 | Telefunken Electronic Gmbh | Stromstabilisierungsschaltung |
| GB2264573B (en) * | 1992-02-05 | 1996-08-21 | Nec Corp | Reference voltage generating circuit |
| US6794915B2 (en) * | 2000-11-10 | 2004-09-21 | Leonid B. Goldgeisser | MOS latch with three stable operating points |
| JP3681374B2 (ja) * | 2002-12-19 | 2005-08-10 | 株式会社日立製作所 | 電流検出装置及びそれを用いたｐｗｍインバータ |
| FR2954866B1 (fr) * | 2009-12-28 | 2012-01-20 | St Microelectronics Sa | Circuit de polarisation pour amplificateur differentiel |
| US20160070288A1 (en) * | 2013-06-12 | 2016-03-10 | Sharp Kabushiki Kaisha | Voltage generation circuit |
| WO2014208339A1 (ja) * | 2013-06-27 | 2014-12-31 | シャープ株式会社 | 電圧発生回路 |
| EP3021189B1 (en) * | 2014-11-14 | 2020-12-30 | ams AG | Voltage reference source and method for generating a reference voltage |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL298196A (ja) * | 1962-09-22 | |||
| US3573499A (en) * | 1969-05-02 | 1971-04-06 | Bell Telephone Labor Inc | Bipolar memory using stored charge |
| US3686515A (en) * | 1970-12-24 | 1972-08-22 | Hitachi Ltd | Semiconductor memory |
| GB1461443A (en) * | 1973-02-06 | 1977-01-13 | Sony Corp | Bistable multivibrator circuit |
| US3953746A (en) * | 1974-07-29 | 1976-04-27 | Honeywell Information Systems, Inc. | Selector latch gate |
| US3930172A (en) * | 1974-11-06 | 1975-12-30 | Nat Semiconductor Corp | Input supply independent circuit |
| US4282477A (en) * | 1980-02-11 | 1981-08-04 | Rca Corporation | Series voltage regulators for developing temperature-compensated voltages |
| US4370573A (en) * | 1980-11-28 | 1983-01-25 | Honeywell Information Systems Inc. | Wave form transition sequence detector |
-
1982
- 1982-03-10 NL NL8200974A patent/NL8200974A/nl not_active Application Discontinuation
-
1983
- 1983-03-01 EP EP83200302A patent/EP0088477B1/en not_active Expired
- 1983-03-01 DE DE8383200302T patent/DE3377169D1/de not_active Expired
- 1983-03-03 CA CA000422769A patent/CA1194144A/en not_active Expired
- 1983-03-07 BR BR8301102A patent/BR8301102A/pt not_active IP Right Cessation
- 1983-03-07 JP JP58036097A patent/JPS58166412A/ja active Granted
- 1983-03-08 ES ES520410A patent/ES520410A0/es active Granted
- 1983-03-09 KR KR1019830000951A patent/KR900004189B1/ko not_active IP Right Cessation
- 1983-03-16 US US06/469,544 patent/US4709163A/en not_active Expired - Fee Related
-
1991
- 1991-10-31 HK HK854/91A patent/HK85491A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58166412A (ja) | 1983-10-01 |
| DE3377169D1 (en) | 1988-07-28 |
| CA1194144A (en) | 1985-09-24 |
| KR900004189B1 (ko) | 1990-06-18 |
| HK85491A (en) | 1991-11-08 |
| NL8200974A (nl) | 1983-10-03 |
| BR8301102A (pt) | 1983-11-22 |
| ES8401645A1 (es) | 1983-12-16 |
| KR840004331A (ko) | 1984-10-10 |
| US4709163A (en) | 1987-11-24 |
| ES520410A0 (es) | 1983-12-16 |
| EP0088477B1 (en) | 1988-06-22 |
| EP0088477A1 (en) | 1983-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506208A (en) | Reference voltage producing circuit | |
| JPS61230411A (ja) | 電気回路 | |
| JPH0351118B2 (ja) | ||
| JPS63136712A (ja) | 差動比較回路 | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| US4292584A (en) | Constant current source | |
| US4578633A (en) | Constant current source circuit | |
| KR900008520B1 (ko) | Btl증폭회로 | |
| JPS635923B2 (ja) | ||
| JPH0557609B2 (ja) | ||
| JPS6155288B2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4855625A (en) | Operational amplifier having low DC current input circuit | |
| JPH0321927B2 (ja) | ||
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH0220164B2 (ja) | ||
| JPH0744411B2 (ja) | 利得制御回路 | |
| JPS6346845B2 (ja) | ||
| JPH0379123A (ja) | 定電流源回路 | |
| JPH0434567Y2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JP3272063B2 (ja) | 定電流回路 |