JPS61274411A - 可変利得増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は利得切替のスイッチングに生じるインパルス
雑音の少ない可、変利得増幅器に関する。

［発明の技術的背Ｆ！］ 従来の可変利得増幅器としては例えば第２図に示すよう
なものが存する。同図に示されるように２つのＰＮＰト
ランジスタＱ１．Ｑ２のエミッタを共通にして定電流源
１１に接続し、トランジスタＱ１のベースは第２帰還抵
抗Ｒｓ１を介してグランドに接続し、トランジスタＱ２
のベースを入力端子４に接続して差動増幅器１を構成し
、トランジスタＱ１のベースを第１帰還抵抗Ｒｆｌを介
して出力アンプ３の出力端子５に接続する。

出力アンプ３は定電流源Ｉ３．Ｉ４．コンデンサＣ１及
びトランジスタＱ９．Ｑ１０から構成される。

そして差動増幅器１と同様の構成を有する差動増幅器２
を並列に出力アンプ３に接続して可変利得増幅器を構成
している。それぞれの差動増幅器１．２のトランジスタ
Ｑ１と０２あるいはトランジスタＱ４と０５の共通エミ
ッタと■ＥＥの間にスイッチング用のトランジスタＱ３
．Ｑ６を接続させ、このトランジスタＱ３．Ｑ６のベー
スを夫々抵抗Ｒ６，Ｒ５を介してスイッチング端子５１
゜８２と接続させる。そしてスイッチング端子Ｓ１゜Ｓ
２を制御し２、例えばスイッチング端子Ｓ１に加える電
圧をきってトランジスタＱ３のみをオフにすることによ
ってそれに接続された差動増幅器１のみを動作させ、そ
の差動増幅器１に接続された第１帰還抵抗Ｒｆ１及び第
２帰還抵抗Ｒ８１によって電圧利得Ｇ、Ｇ＝Ｖｏ／ＶＩ
＝　（Ｒ，＋Ｒ（１）／Ｒ８１が決定される。つまり第
１帰還抵抗Ｒ９１゜Ｒｆ２及び第２帰還抵抗Ｒ５１，Ｒ
８２の値を希望の電圧利得になるようにあらかじめ設定
しておけば、スイッチング端子３１．８２を切り替える
ことによって電圧増幅度を変えることができる。

この構成による可変利得増幅器はバイポーラ集積回路と
して実現するのに適しており、現在よく用いられている
。

尚、第２図に示す回路では差動増幅器１と差動増幅器２
とを並列に設ける構成としているが３段以上の差動増幅
器を設けるものもある。

［背景技術の問題点１ しかしこのような回路においては、スイッチングトラン
ジスタＱ３．Ｑ６を例えばデコーダによって制御を行な
うようなときにはスイッチングの切替のタイミングが第
３図（ａ）に示すように微小時間だけずれて以下の誤動
作を生じる場合がある。即ちスイッチング端子Ｓ１の入
力電圧がロウ状態からハイ状態に切り替わる時刻ｔ１か
らスイッチング端子Ｓ２の入力電圧がハイ状態からロウ
状態に切り替わる時刻ｔ２までの微小時間Δｔの間は、
両方のスイッチング端子３１．８２の入力電圧がハイ状
態にある。この時間Δｔの間は両方のスイッチングトラ
ンジスタＱ３．Ｑ６がオン状態にあるので差動増幅器１
，２は動作せず、トランジスタＱ９がオフ状態になり、
そのためトランジスタＱ１０がオン状態となる。その結
果、この瞬時時間Δｔの間は出力端子５の出力電圧■ｏ
は電圧Ｖ。０まではね上がることになる。

またスイッチングの切り替えのタイミングが第４図（ａ
）に示すように、スイッチング端子Ｓ１がロウ状態から
ハイ状態に切り替わる時刻ｔ′２以前にスイッチング端
子Ｓ２が時刻ｔ′１でハイ状態からロウ状態に切り替わ
り、スイッチング端子８１．８２両方がオフ状態になる
微小時間Δｔ′が存在する場合もある。この微小時間Δ
ｔ′では差動増幅器１のみならず差動増幅器２も同時に
働き、差動増幅器１と２の増幅度が異なるので差動増幅
器２のトランジスタＱ４と０５のベース電圧が等しくな
らず、出力アンプ３の大きな利得によって出力端子５の
出力電圧Ｖ　には電圧■５．までいたるスパイクつまり
インパルス雑音が発生する。

このように従来の可変利得増幅器においてはスイッチが
切り替わるタイミングが少しでもずれると、スイッチの
切り替え時にインパルス雑音が発生するという問題点が
あった。

［発明の目的］ そこでこの発明は前記問題点を解決゛すべくスイッチン
グ動作時のインパルス雑音を軽減した可変利得増幅器を
提供す−ることにある。

［発明の概要］ 前記目的を達成する為にこの発明は差動増幅器の第１入
力端子に入力信号を入力し、該差動増幅器の出力を出力
アンプに入力し、該出力アンプの出力を第１帰還抵抗を
介して前記差動増幅器の第２入力端子に入力させ、前記
第１帰還抵抗と前記第２入力端子の間に抵抗値の異なる
複数の第２帰還抵抗の各端部を接続させ、各第２帰還抵
抗の使端には夫々スイッチ′ング回路を設け、所定のス
イッチング回路をオンすることによりオンされたスイッ
チング回路に対応する第２帰還抵抗を導通させて電圧利
得を制御することを特徴とする。

［発明の実施例］ 以下図面に基づいてこの発明の１実旅例を詳細に説明す
る。第１図は本実施例に係る可変利得増幅器の回路図で
あり第２図に示す従来例と同一部分には同一符号を付す
る。

この可変利得増幅器は差動増幅器６の出力を出力アンプ
３に入力し、出力アンプ３の出力を第１帰還抵抗Ｒ７を
介して差動増幅器６の一方の入力とし、差動増幅器６の
他方の入力端子４には入力電圧ＶＩを入力し、第１帰還
抵抗Ｒ７と差動増幅器６の一方の入力端子との間に抵抗
値の異なる第２帰還抵抗ＲＲの一端を接続し、各第２帰
Ｓ１・　Ｓ２ 還抵抗ＲＲの他端にはスイッチング回路Ｓ１・　５２ ７ａ、７ｂを設けるものである。

差動増幅器６は定電流源１１及びトランジスタＱ１．Ｑ
２．Ｑ７．Ｑ８からなり、スイッチング回路７ａは、ス
イッチング端子Ｓ１、抵抗Ｒ１゜Ｒ２及びトランジスタ
Ｑ１１．Ｑ１２からなり、トランジスタＱ１１のエミッ
タとトランジスタＱ１２のコレクタを共通にしてグラン
ドに接続し、トランジスタＱ１１のコレクタとトランジ
スタＱ１２のエミッタを共通にして第２帰還抵抗Ｒ５１
に接続し、この２つのトランジスタＱ１１．Ｑ１２のベ
ースに抵抗Ｒ１，Ｒ２を介してスイッチング端子Ｓ１か
らスイッチング信号を入力し、トランジスタＱ１１また
はＱ１２をオンさせるものである。

スイッチング回路７ｂはスイッチング回路７ａと同様の
構成を有する。

今、スイッチング端子のいずれか１つに例えばスイッチ
ング端子Ｓ１だけにハイ状態の電圧をかけ、残りのスイ
ッチング端子Ｓ２はロウ状態にしておくと、トランジス
タＱ１１と、トランジスタＱ１２だけがオン状態になり
、これらのトランジスタＱ１１．Ｑ１２に接続されてい
る第２帰還抵抗Ｒ８１と第１１還抵抗Ｒｆの値によって
電圧利得Ｇ、Ｇ＝Ｖｏ　／Ｖｌ　−（Ｒｓ１＋　Ｒで）
／Ｒｓ１が決定される。その時、信号の正の半サイクル
に対してはトランジスタＱ１１が、負の半サイクルに対
してはトランジスタＱ１２が有効に動作する。

このような構造になっていると、第３図（ｂ）のスイッ
チング電圧のタイミングチャートに示すように、スイッ
チング端子Ｓ１への入力電圧がハイ状態からロウ状態に
切り替わる時刻ｔ１から、スイッチング端子Ｓ２への入
力電圧がロウ状態からハイ状態に切り替わる時刻ｔ２ま
での微小時間Δｔの間は両方のスイッチング端子Ｓｌ、
８２の電圧はロウ状態にあるが、差動増幅器６はその状
態でも動作しており、回路全体はインバータ回路として
働き、出力端子５の出力電圧ｖｏには入力端子４の入力
電圧Ｖ１が現われるに七どまる。つまり従来回路に見ら
れたようなインパルス雑音はほとんど発生しない。

また、スイッチングの切り替えのタイミングが第４図（
ｂ）に示すように、スイッチング端子′Ｓ１がハイ状態
からロウ状態に切り替わる時刻ｔ′２以前にスイッチン
グ端子Ｓ２が時刻ｔ′１でロウ状態からハイ状態に切り
替わり、スイッチング端子Ｓ１，８２の両方がオン状態
になる微小時間Δｔ′が存在するようにずれた場合でも
、この微小時間では第２帰還抵抗Ｒｓｌに第２帰還抵抗
Ｒｓ２が並列に接続された形となり、電圧利得Ｇは、Ｇ
＝１＋（（Ｒ７１）／（Ｒ８１１Ｒ８２））と少し大き
くはなるが出力端子５の出力電圧Ｖ。にはｖＤＤまたは
ＶＥＥにまでいたるようなスパイクは発生せず、インパ
ルス雑音は大巾に軽減される。

尚本実施例では第２帰還抵ＦｉｃＲＲを並列３１°　Ｓ
２ に設ける構成としたが、抵抗値の異なる第２帰還抵抗及
びこれに対応するスイッチング回路を更に並列に設けて
もよいことは勿論のことである。

更にスイッチング回路７ａ、７ｂの構成も本実施例にあ
げたものだけでなく、これ以外のスイッチング回路でも
よい。

［発明の効果］ 以上詳細に説明したようにこの発明によればスイッチン
グ動作時のインパルス雑音を軽減することができる。

又差動増幅器を並列に設けることなく、単一の差動増幅
器を用い、第１帰還抵抗も共通にできる為、部品点数の
減少を図ることができる。

【図面の簡単な説明】

第１図はこの発明の１実施例に係る可変利得増幅器の回
路図、第２図は従来の可変利得増幅器の回路図、第３図
及び第４図は従来例、及び本実施例におけるスイッチン
グ入力電圧のタイミングチャートと入力電圧、出力電圧
のタイミングチャートである。 ３・・・出力アンプ、４・・・入力端子、５・・・出力
端子、６・・・差動増幅器、７ａ、７ｂ・・・スイッチ
ング回路、０１〜Ｑ１４・・・トランジスタ、■１〜Ｉ
４・・・定電流源、Ｃ１・・−コンデンサ、Ｒ，・・・
第１帰還抵抗、ＲＲ・・・第２帰還抵抗、Ｓｌ、８２・
・・スイン８１’　　Ｓ２ チング端子。 第１図 入力ｖ、　　　。 １，１゜ 第３図（０） 入力Ｖ、　　Ｏ 第４図（（１） 入力ｙ、　　。 第３図（ｂ） 第４図（ｂ）

Claims (2)

【特許請求の範囲】
1. （１）差動増幅器の第１入力端子に入力信号を入力し、
   該差動増幅器の出力を出力アンプに入力し、該出力アン
   プの出力を第１帰還抵抗を介して前記差動増幅器の第２
   入力端子に入力させ、前記第１帰還抵抗と前記第２入力
   端子の間に抵抗値の異なる複数の第２帰還抵抗の各端部
   を接続させ各第２帰還抵抗の他端には夫々、スイッチン
   グ回路を設け、所定のスイッチング回路をオンすること
   によりオンされたスイッチング回路に対応する第２帰還
   抵抗を導通させることを特徴とする可変利得増幅器。
2. （２）スイッチング回路は第１のトランジスタのコレク
   タと第２のトランジスタのエミッタを共通に接続し第１
   のトランジスタのエミッタと第２のトランジスタのコレ
   クタはグランドに共通に接続し第１、第２のトランジス
   タのベースはそれぞれ抵抗を介してスイッチング端子に
   共通接続させた回路からなる特許請求の範囲第（１）項
   記載の可変利得増幅器。