JPH0528825Y2 - - Google Patents

Info

Publication number
JPH0528825Y2
JPH0528825Y2 JP12559282U JP12559282U JPH0528825Y2 JP H0528825 Y2 JPH0528825 Y2 JP H0528825Y2 JP 12559282 U JP12559282 U JP 12559282U JP 12559282 U JP12559282 U JP 12559282U JP H0528825 Y2 JPH0528825 Y2 JP H0528825Y2
Authority
JP
Japan
Prior art keywords
output
transistor
input
circuit
grounded emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12559282U
Other languages
English (en)
Other versions
JPS5929844U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12559282U priority Critical patent/JPS5929844U/ja
Publication of JPS5929844U publication Critical patent/JPS5929844U/ja
Application granted granted Critical
Publication of JPH0528825Y2 publication Critical patent/JPH0528825Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は相異なる複数の入力信号のうちの一つ
を選択するマトリツクス回路に関する。
従来、マトリツクス回路は、テレビジヨン音声
多重放送の復調時のモード選択に用いられるよう
に、複数の信号の中から一つを選択して増幅する
のに用いられる。この場合に、選択切換え段の回
路で信号に歪を生じるという問題が起る。特に、
音声信号の場合、歪があると大変聴きずらくなり
不快感を与える。従来のマトリツクス回路につい
て図面を用いて説明する。
第1図は従来のマトリツクス回路の一例の回路
図である。
この回路は二つの音声信号を入力するもので、
二つの音声信号は入力端3,4よりバツフア増幅
器7,8に入力される。バツフア増幅器7,8の
出力はエミツタ接地のNPNトランジスタ17,
18,19,20のベースに接続される。
二つの音声信号の選択はスイツチ21で17か
19のいずれかのNPNトランジスタを選択しス
イツチ22で18か20のいずれかのNPNトラ
ンジスタを選択し、負荷15,16に接続し、そ
の接続点を出力端5,6とする。負荷15,16
のもう一端とNPNトランジスタ17,18,1
9,20のコレクタで負荷に接続されないコレク
タは最高電位端1に接続する。NPNトランジス
タ17,18,19,20の各エミツタにそれぞ
れ抵抗11,12,13,14を介して最低電位
端2に接続する。バツフア増幅器7,8はDCバ
イアス23からそれぞれ抵抗9,10を介して入
力端3,4に接続し同電位にてバイアスする。
上記のように構成されたマトリツクス回路にお
いて、入力端3,4より入力された信号は、エミ
ツタ接地のNPNトランジスタ17,18,19,
20の各エミツタ抵抗と負荷によつて決定する電
圧利得で出力される。この時、NPNトランジス
タ17,18,19,20のベース電位が信号レ
ベルに対して十分に大きい時は、歪は問題となら
ないが、ベース電位に対して大きいレベルの大振
幅の信号が入力された時NPNトランジスタ17,
18,19,20のエミツタ電流が大きく変化す
る上、トランジスタのベース・エミツタ間電圧の
非直線性のために歪を生じる。
第2図は従来のマトリツクス回路の他の例の回
路図である。
このマトリツクス回路は上述の歪の対策として
考えられた回路であつて、帰還回路を設けたもの
である。NPNトランジスタ17,20のエミツ
タとバツフア増幅器7,8の逆相入力端とを接続
して負帰還をかけるのである。このように負帰還
回路を設けることにより歪は大幅に低減される。
しかしNPNトランジスタ17,20とNPNトラ
ンジスタ18,19のエミツタ電流は、バツフア
増幅器の逆相入力の入力電流分だけ電流に差が生
じ、その結果として出力端5,6に切換え動作時
に出力オフセツトを生じる。この切換え動作時の
出力オフセツトは、TV音声多重放送復調時にス
ピーカから過渡音(シヨツク音)として発生する
ので非常に耳ざわりな音となるという欠点があつ
た。
本考案は上記欠点を除き、入力信号を歪を生ず
るとなく選択、増幅し、かつ切換え動作時にシヨ
ツク音を生じさせないマトリツクス回路を提供す
るものである。
本考案のマトリツクス回路は、非反転入力端子
および反転入力端子を有する増幅器ならびにこの
増幅器の出力をベースに受けエミツタを前記増幅
器の前記反転入力端子に帰還したトランジスタを
夫々が備える第1および第2の入力回路を設け、
これら入力回路の前記非反転入力端子に相異なる
入力信号をそれぞれ供給し、前記第1の入力回路
の出力を第1および第2のエミツタ接地形トラン
ジスタで受け、前記第2の入力回路の出力を第3
および第4のエミツタ接地形トランジスタで受
け、上記第1(第2)のトランジスタのコレクタ
出力と第3(第4)のトランジスタのコレクタ出
力、もしくは第2(第1)のトランジスタのコレ
クタ出力と第4(第3)のトランジスタのコレク
タ出力を選択出力し、上記第1の入力回路と第2
の入力回路、上記第1乃至第4のエミツタ接地形
トランジスタの回路はおのおの同一構造となつて
いることを特徴とする。
本考案の実施例について図面を用いて説明す
る。
第3図は本考案の一実施例の回路図である。
この実施例は、相異なる入力信号をそれぞれの
非反転入力端子に入力する2個のバツフア増幅器
7,8と、このバツフア増幅器7,8の各々の出
力端にベースが接続しエミツタが当該バツフア増
幅器の反転入力端子に接続しコレクタが電源の高
電位端1に接続する第1のトランジスタ24,2
5と、ベースが第1のトランジスタ24,25の
ベースと共通にバツフア増幅器7,8のそれぞれ
の出力端に接続する第2のトランジスタ17,2
0及び第3のトランジスタ18,19から成る三
つのトランジスタを1組とする6個のトランジス
タ群と、トランジスタ17〜20及び24,25
の各々のエミツタと電源の低電位端2との間に接
続され実質的に同等の抵抗値を有する6個の抵抗
11〜14及び26,27と、2個の連動する可
動接点と3個の固定接点とを1個のスイツチ内に
有し一方の可動接点が電源の高電位端1に接続し
他方の可動接点が負荷抵抗15,16を介して電
源の高電位端1に接続し一つの固定接点が一方の
組の第2トランジスタ17または20のコレクタ
に接続し残りの固定接点が共通接続して他方の組
の第3トランジスタ19または18のコレクタに
接続する2つのスイツチ21,22とバツフア増
幅器7,8の非反転入力端子のそれぞれに抵抗
9,10を介してバイアスを印加するバイアス電
源23と、負荷抵抗15,16とスイツチ21,
22の他方の可動接点とのそれぞれの接続点から
引出される二つの出力端子5,6とを含んで構成
される。
次に、この実施例の動作について説明する。
二つの入力信号は、それぞれ、バツフア増幅器
7,8の非反転入力端子3,4に入り、増幅さ
れ、第1のトランジスタ24,25のベースに入
る。信号の一部はエミツタからバツフア増幅器の
反転入力端子に全帰還する。
今、スイツチ21,22の可動接点が第3図の
ように接続しているとすると、第2のトランジス
タ17のコレクタはスイツチ21を介して負荷1
5に接続しているから信号は出力端5より出力す
る。また、負荷15に接続されない第3のトラン
ジスタ19のコレクタを通る信号は電源の高電位
端1にバイバスされる。第3のトランジスタ20
のコレクタも同様にスイツチ22を介して負荷1
6に接続し、出力端6より信号を出力する。第3
のトランジスタ18のコレクタを通る信号は高電
位端1にバイバスされる。
このように、一方の入力端3から入力される信
号に対しては、第1のトランジスタ24のエミツ
タをバツフア増幅器7の反転入力端子に全帰還す
ることにより第2,第3のトランジスタ17,1
8のVBEで生じる非直線歪を補正し、入力端4か
ら入力される他方の入力信号とをスイツチ21で
切換える時に負荷15に流れる電流のオフセツト
が最小になるようにマトリツクス回路を図の中心
に対して左右対称となるように同一構成とする。
このようにすることによつて切換える回路間の違
いを無くしオフセツトを改善し、切換え時に発生
する不快なシヨツク音を最小にすることができ
る。この考案のマトリツクス回路は特に半導体基
板に集積形成するのに適している。
以上詳細に説明したように、本考案によれば、
入力信号を歪を生ずることなく選択、増幅し、か
つ切換え時に不快なシヨツク音を生じさせないマ
トリツクス回路が得られるのでその効果は大き
い。
【図面の簡単な説明】
第1図は従来のマトリツクス回路の一例の回路
図、第2図は従来のマトリツクス回路の他の例の
回路図、第3図は本考案の一実施例の回路図であ
る。 1……高電位端、2……低電位端、3,4……
入力端、5,6……出力端、7,8……バツフア
増幅器、9〜16……抵抗、17〜20……トラ
ンジスタ、21,22……スイツチ、23……バ
イアス電源、24,25……トランジスタ、2
6,27……抵抗。

Claims (1)

    【実用新案登録請求の範囲】
  1. 非反転入力端子および反転入力端子を有する増
    幅器ならびにこの増幅器の出力をベースに受けエ
    ミツタを前記増幅器の前記反転入力端子に帰還し
    たトランジスタを夫々が備える第1および第2の
    入力回路を設け、これら入力回路の前記非反転入
    力端子に相異なる入力信号をそれぞれ供給し、前
    記第1の入力回路の出力を第1および第2のエミ
    ツタ接地形トランジスタで受け、前記第2の入力
    回路の出力を第3および第4のエミツタ接地形ト
    ランジスタで受け、前記第1(第2)のエミツタ
    接地形トランジスタのコレクタ出力と第3(第4)
    のエミツタ接地形トランジスタのコレクタ出力、
    もしくは第2(第1)のエミツタ接地形トランジ
    スタのコレクタ出力と第4(第3)のエミツタ接
    地形トランジスタのコレクタ出力を選択出力し、
    前記第1の入力回路と第2の入力回路、上記第1
    乃至第4のエミツタ接地形トランジスタの回路は
    おのおの同一構造となつていることを特徴とする
    マトリツクス回路。
JP12559282U 1982-08-19 1982-08-19 マトリツクス回路 Granted JPS5929844U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12559282U JPS5929844U (ja) 1982-08-19 1982-08-19 マトリツクス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12559282U JPS5929844U (ja) 1982-08-19 1982-08-19 マトリツクス回路

Publications (2)

Publication Number Publication Date
JPS5929844U JPS5929844U (ja) 1984-02-24
JPH0528825Y2 true JPH0528825Y2 (ja) 1993-07-23

Family

ID=30285872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12559282U Granted JPS5929844U (ja) 1982-08-19 1982-08-19 マトリツクス回路

Country Status (1)

Country Link
JP (1) JPS5929844U (ja)

Also Published As

Publication number Publication date
JPS5929844U (ja) 1984-02-24

Similar Documents

Publication Publication Date Title
EP0014095B1 (en) Pnp output short circuit protection
JPH0528825Y2 (ja)
US3936731A (en) Amplifier with fast recovery after input signal overswing
JP2630787B2 (ja) ステレオ復調回路
US4267521A (en) Compound transistor circuitry
JP3080488B2 (ja) 差動増幅器
US4056783A (en) Linear sound amplifier circuit
JPH08237049A (ja) 増幅器回路
US4025870A (en) Low distortion amplifier having high slew rate and high output impedance
JPS61157015A (ja) 可変利得増幅器
JPH046130B2 (ja)
JP3380927B2 (ja) オペアンプ
JP3733188B2 (ja) パワーアンプ
JPS5911286B2 (ja) トランジスタ回路
JPH07240632A (ja) ミューティング回路
JP2600648B2 (ja) 差動増幅回路
JPS6329288Y2 (ja)
JP3752029B2 (ja) ラインレシーバ
JPS6119544Y2 (ja)
JP2615033B2 (ja) スイツチ回路
JP2845638B2 (ja) 可変利得回路
JPS6119545Y2 (ja)
JP3422910B2 (ja) 半導体集積回路
JPS6119547Y2 (ja)
JPH0345567B2 (ja)