JP3422910B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3422910B2 JP3422910B2 JP20338497A JP20338497A JP3422910B2 JP 3422910 B2 JP3422910 B2 JP 3422910B2 JP 20338497 A JP20338497 A JP 20338497A JP 20338497 A JP20338497 A JP 20338497A JP 3422910 B2 JP3422910 B2 JP 3422910B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- load resistor
- supplied
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
係り、例えばＦＭ／ＡＭチューナのメータ出力回路に関
する。 【０００２】 【従来の技術】従来のＦＭ／ＡＭチューナのメータ出力
回路の構成を図３に、図４に、図３の具体的な半導体集
積回路の構成を示す。 【０００３】図３において、第１の入力電流（ＦＭ受信
電界強度に対応した電流）ＩＮ１か第２の入力電流（Ａ
Ｍ受信電界強度に対応した電流）ＩＮ２かいずれか一方
が供給される。 【０００４】第１の入力電流ＩＮ１が、入力端子１に供
給されている場合を説明する。第１の入力電流ＩＮ１
は、入力端子１を介して、電流源３の一端に供給され
る。電流源３は、第１の入力電流ＩＮ１に比例した電流
値の電流を、一端が電流源３の他端に接続されている負
荷抵抗Ｒ５に供給する。負荷抵抗Ｒ５の他端は、アース
に接続されている。負荷抵抗Ｒ５の前記一端の電圧が、
出力電圧として、出力端子１１に供給される。 【０００５】第２の入力電流ＩＮ２が、入力端子５に供
給されている場合を説明する。第２の入力電流ＩＮ２
は、入力端子５を介して、電流源７の一端に供給され
る。電流源７は、第２の入力電流ＩＮ２に比例した電流
値の電流を、一端が電流源７の他端に接続されている負
荷抵抗Ｒ５に供給する。負荷抵抗Ｒ５の他端は、アース
に接続されている。負荷抵抗Ｒ５の前記一端の電圧が、
出力電圧として、出力端子１１に供給される。 【０００６】図４において、トランジスタＱ１、Ｑ２、
抵抗Ｒ１、Ｒ２から構成されるカレントミラー回路３
が、電流源３に対応する。第１の入力電流ＩＮ１は、入
力端子１を介して、トタンジスタＱ１のコレクタおよび
ベースと、トランジスタＱ２のベースに供給される。 【０００７】また、トランジスタＱ３、Ｑ４、抵抗Ｒ
３、Ｒ４から構成されるカレントミラー回路７が、電流
源７に対応する。第２の入力電流ＩＮ２は、入力端子５
を介して、トランジスタＱ４のコレクタおよびベース
と、トランジスタＱ３のベースに供給される。 【０００８】負荷抵抗Ｒ５の前記一端が、トランジスタ
Ｑ２のコレクタとトランジスタＱ３のコレクタに接続さ
れている。負荷抵抗Ｒ５の前記他端は、アースに接地さ
れている。 【０００９】出力電圧は、前記負荷抵抗Ｒ５の前記一端
（トランジスタＱ２のコレクタ、トランジスタＱ３のコ
レクタ）に接続されている出力端子１１に供給される。 【００１０】 【発明が解決しようとする課題】一方の入力電流に対す
るメータ出力を調整するために負荷抵抗Ｒ５を変更する
と、他方の入力電流に対するメータ出力にも影響してし
まい、例えばエミッタ抵抗Ｒ３、Ｒ４の値を変更し、カ
レントミラー回路７の電流比を微調整する必要がある。 【００１１】この場合、トランジスタＱ３、Ｑ４の電流
密度が合わなくなり、回路の温度特性や集積回路製造上
のバラツキに対して不利になる。また、個々の入力電流
に調整可能なようにすると、ＦＭ、ＡＭ用にそれぞれ独
立に負荷抵抗を接続することになり、出力端子が、２個
必要となる。 【００１２】そこで本発明は、電流源３および７の回路
構成を変更せずにすみ、出力端子が１個のままである例
えばＦＭ／ＡＭチューナのメータ出力回路等の半導体集
積回路を提供することを目的とする。 【００１３】 【課題を解決するための手段】第１の入力端子と、前記
第１の入力端子に一端が接続されている第１の電流源
と、一端が前記第１の電流源の他端に接続されている第
１の負荷抵抗と、前記第１の負荷抵抗の前記一端に接続
されている出力端子と、第２の入力端子と、前記第２の
入力端子に一端が接続されている第２の電流源と、一端
が前記第２の電流源の他端に接続されている第２の負荷
抵抗と、一端が前記第２の負荷抵抗の前記一端に接続さ
れており、他端が前記出力端子に接続されている増幅手
段とを具備し、第１の入力電流か第２の入力電流かどち
らか一方の入力電流のみ入力され、前記第１の入力電流
が前記第１の入力端子に供給された場合、前記第１の電
流源は前記第１の入力電流に応じた電流値の第１の電流
を前記第１の負荷抵抗に供給し、前記出力端子に対し前
記第１の負荷抵抗の前記一端における電圧を出力電圧と
して供給し、前記第２の入力電流が前記第２の入力端子
に供給された場合、前記第２の電流源は前記第２の入力
電流に応じた電流値の第２の電流を前記第２の負荷抵抗
に供給し、前記増幅手段は前記第２の負荷抵抗の前記一
端の電圧をＮ倍（Ｎ≧１）し出力電圧として前記出力端
子に供給することを特徴とする。 【００１４】 【発明の実施の形態】図１に、本発明の半導体集積回
路、例えばＦＭ／ＡＭチューナのメータ出力回路の実施
の形態の構成を、図２に、図１の具体的な半導体集積回
路の構成を示す。 【００１５】図１において、第１の入力電流（ＦＭ受信
電界強度に対応した電流）ＩＮ１か第２の入力電流（Ａ
Ｍ受信電界強度に対応した電流）ＩＮ２かいずれか一方
が供給される。 【００１６】第１の入力信号ＩＮ１が、入力端子１に供
給されている場合を説明する。第１の入力電流ＩＮ１
は、入力端子１を介して、電流源３の一端に供給され
る。電流源３は、第１の入力電流ＩＮ１に比例した電流
値の電流を、一端が電流源３の他端に接続されている負
荷抵抗Ｒ５に供給する。負荷抵抗Ｒ５の他端は、アース
に接続されている。負荷抵抗Ｒ５の前記一端での電圧
が、出力電圧として、出力端子１１に供給される。 【００１７】第２の入力信号ＩＮ２が、入力端子５に供
給されている場合を説明する。第１の入力電流ＩＮ２
は、入力端子５を介して、電流源７の一端に供給され
る。電流源７は、第２の入力電流ＩＮ２に比例した電流
値の電流を、一端が電流源７の他端に接続されている負
荷抵抗Ｒ６に供給する。負荷抵抗Ｒ６の他端は、アース
に接続されている。増幅回路９が、負荷抵抗Ｒ６の前記
一端での電圧をＮ倍（Ｎ≧１）し、出力電圧として出力
端子１１に供給する。 【００１８】図２において、トランジスタＱ１、Ｑ２、
抵抗Ｒ１、Ｒ２から構成されるカレントミラー回路３
が、電流源３に対応する。第１の入力電流ＩＮ１は、入
力端子１を介して、トタンジスタＱ１のコレクタおよび
ベースと、トランジスタＱ２のベースに供給される。 【００１９】トランジスタＱ２のコレクタと負荷抵抗Ｒ
５の接続点が、出力端子１１に接続されている。 【００２０】また、トランジスタＱ３、Ｑ４、抵抗Ｒ
３、Ｒ４から構成されるカレントミラー回路７が、電流
源７に対応する。第２の入力電流ＩＮ２は、入力端子５
を介して、トランジスタＱ４のコレクタおよびベース
と、トランジスタＱ３のベースに供給される。 【００２１】増幅回路９は、トランジスタＱ５、Ｑ６か
ら構成されるカレントミラー回路から構成され、トラン
ジスタＱ６のエミッタと負荷抵抗Ｒ６の接続点の電圧
を、１倍して、出力端子１１に供給している。 【００２２】なお第１の入力電流ＩＮ１は、ＦＭ受信電
界強度に対応した電流の代わりにＡＭ受信電界強度に対
応した電流であってもよい。第２の入力電流ＩＮ１は、
ＡＭ受信電界強度に対応した電流の代わりにＦＭ受信電
界強度に対応した電流であってもよい。 【００２３】 【発明の効果】本発明によれば、電流源３および７の回
路構成を変更せずにすみ、出力端子は１個のままであ
る。
係り、例えばＦＭ／ＡＭチューナのメータ出力回路に関
する。 【０００２】 【従来の技術】従来のＦＭ／ＡＭチューナのメータ出力
回路の構成を図３に、図４に、図３の具体的な半導体集
積回路の構成を示す。 【０００３】図３において、第１の入力電流（ＦＭ受信
電界強度に対応した電流）ＩＮ１か第２の入力電流（Ａ
Ｍ受信電界強度に対応した電流）ＩＮ２かいずれか一方
が供給される。 【０００４】第１の入力電流ＩＮ１が、入力端子１に供
給されている場合を説明する。第１の入力電流ＩＮ１
は、入力端子１を介して、電流源３の一端に供給され
る。電流源３は、第１の入力電流ＩＮ１に比例した電流
値の電流を、一端が電流源３の他端に接続されている負
荷抵抗Ｒ５に供給する。負荷抵抗Ｒ５の他端は、アース
に接続されている。負荷抵抗Ｒ５の前記一端の電圧が、
出力電圧として、出力端子１１に供給される。 【０００５】第２の入力電流ＩＮ２が、入力端子５に供
給されている場合を説明する。第２の入力電流ＩＮ２
は、入力端子５を介して、電流源７の一端に供給され
る。電流源７は、第２の入力電流ＩＮ２に比例した電流
値の電流を、一端が電流源７の他端に接続されている負
荷抵抗Ｒ５に供給する。負荷抵抗Ｒ５の他端は、アース
に接続されている。負荷抵抗Ｒ５の前記一端の電圧が、
出力電圧として、出力端子１１に供給される。 【０００６】図４において、トランジスタＱ１、Ｑ２、
抵抗Ｒ１、Ｒ２から構成されるカレントミラー回路３
が、電流源３に対応する。第１の入力電流ＩＮ１は、入
力端子１を介して、トタンジスタＱ１のコレクタおよび
ベースと、トランジスタＱ２のベースに供給される。 【０００７】また、トランジスタＱ３、Ｑ４、抵抗Ｒ
３、Ｒ４から構成されるカレントミラー回路７が、電流
源７に対応する。第２の入力電流ＩＮ２は、入力端子５
を介して、トランジスタＱ４のコレクタおよびベース
と、トランジスタＱ３のベースに供給される。 【０００８】負荷抵抗Ｒ５の前記一端が、トランジスタ
Ｑ２のコレクタとトランジスタＱ３のコレクタに接続さ
れている。負荷抵抗Ｒ５の前記他端は、アースに接地さ
れている。 【０００９】出力電圧は、前記負荷抵抗Ｒ５の前記一端
（トランジスタＱ２のコレクタ、トランジスタＱ３のコ
レクタ）に接続されている出力端子１１に供給される。 【００１０】 【発明が解決しようとする課題】一方の入力電流に対す
るメータ出力を調整するために負荷抵抗Ｒ５を変更する
と、他方の入力電流に対するメータ出力にも影響してし
まい、例えばエミッタ抵抗Ｒ３、Ｒ４の値を変更し、カ
レントミラー回路７の電流比を微調整する必要がある。 【００１１】この場合、トランジスタＱ３、Ｑ４の電流
密度が合わなくなり、回路の温度特性や集積回路製造上
のバラツキに対して不利になる。また、個々の入力電流
に調整可能なようにすると、ＦＭ、ＡＭ用にそれぞれ独
立に負荷抵抗を接続することになり、出力端子が、２個
必要となる。 【００１２】そこで本発明は、電流源３および７の回路
構成を変更せずにすみ、出力端子が１個のままである例
えばＦＭ／ＡＭチューナのメータ出力回路等の半導体集
積回路を提供することを目的とする。 【００１３】 【課題を解決するための手段】第１の入力端子と、前記
第１の入力端子に一端が接続されている第１の電流源
と、一端が前記第１の電流源の他端に接続されている第
１の負荷抵抗と、前記第１の負荷抵抗の前記一端に接続
されている出力端子と、第２の入力端子と、前記第２の
入力端子に一端が接続されている第２の電流源と、一端
が前記第２の電流源の他端に接続されている第２の負荷
抵抗と、一端が前記第２の負荷抵抗の前記一端に接続さ
れており、他端が前記出力端子に接続されている増幅手
段とを具備し、第１の入力電流か第２の入力電流かどち
らか一方の入力電流のみ入力され、前記第１の入力電流
が前記第１の入力端子に供給された場合、前記第１の電
流源は前記第１の入力電流に応じた電流値の第１の電流
を前記第１の負荷抵抗に供給し、前記出力端子に対し前
記第１の負荷抵抗の前記一端における電圧を出力電圧と
して供給し、前記第２の入力電流が前記第２の入力端子
に供給された場合、前記第２の電流源は前記第２の入力
電流に応じた電流値の第２の電流を前記第２の負荷抵抗
に供給し、前記増幅手段は前記第２の負荷抵抗の前記一
端の電圧をＮ倍（Ｎ≧１）し出力電圧として前記出力端
子に供給することを特徴とする。 【００１４】 【発明の実施の形態】図１に、本発明の半導体集積回
路、例えばＦＭ／ＡＭチューナのメータ出力回路の実施
の形態の構成を、図２に、図１の具体的な半導体集積回
路の構成を示す。 【００１５】図１において、第１の入力電流（ＦＭ受信
電界強度に対応した電流）ＩＮ１か第２の入力電流（Ａ
Ｍ受信電界強度に対応した電流）ＩＮ２かいずれか一方
が供給される。 【００１６】第１の入力信号ＩＮ１が、入力端子１に供
給されている場合を説明する。第１の入力電流ＩＮ１
は、入力端子１を介して、電流源３の一端に供給され
る。電流源３は、第１の入力電流ＩＮ１に比例した電流
値の電流を、一端が電流源３の他端に接続されている負
荷抵抗Ｒ５に供給する。負荷抵抗Ｒ５の他端は、アース
に接続されている。負荷抵抗Ｒ５の前記一端での電圧
が、出力電圧として、出力端子１１に供給される。 【００１７】第２の入力信号ＩＮ２が、入力端子５に供
給されている場合を説明する。第１の入力電流ＩＮ２
は、入力端子５を介して、電流源７の一端に供給され
る。電流源７は、第２の入力電流ＩＮ２に比例した電流
値の電流を、一端が電流源７の他端に接続されている負
荷抵抗Ｒ６に供給する。負荷抵抗Ｒ６の他端は、アース
に接続されている。増幅回路９が、負荷抵抗Ｒ６の前記
一端での電圧をＮ倍（Ｎ≧１）し、出力電圧として出力
端子１１に供給する。 【００１８】図２において、トランジスタＱ１、Ｑ２、
抵抗Ｒ１、Ｒ２から構成されるカレントミラー回路３
が、電流源３に対応する。第１の入力電流ＩＮ１は、入
力端子１を介して、トタンジスタＱ１のコレクタおよび
ベースと、トランジスタＱ２のベースに供給される。 【００１９】トランジスタＱ２のコレクタと負荷抵抗Ｒ
５の接続点が、出力端子１１に接続されている。 【００２０】また、トランジスタＱ３、Ｑ４、抵抗Ｒ
３、Ｒ４から構成されるカレントミラー回路７が、電流
源７に対応する。第２の入力電流ＩＮ２は、入力端子５
を介して、トランジスタＱ４のコレクタおよびベース
と、トランジスタＱ３のベースに供給される。 【００２１】増幅回路９は、トランジスタＱ５、Ｑ６か
ら構成されるカレントミラー回路から構成され、トラン
ジスタＱ６のエミッタと負荷抵抗Ｒ６の接続点の電圧
を、１倍して、出力端子１１に供給している。 【００２２】なお第１の入力電流ＩＮ１は、ＦＭ受信電
界強度に対応した電流の代わりにＡＭ受信電界強度に対
応した電流であってもよい。第２の入力電流ＩＮ１は、
ＡＭ受信電界強度に対応した電流の代わりにＦＭ受信電
界強度に対応した電流であってもよい。 【００２３】 【発明の効果】本発明によれば、電流源３および７の回
路構成を変更せずにすみ、出力端子は１個のままであ
る。
【図面の簡単な説明】
【図１】本発明の半導体集積回路、例えばＦＭ／ＡＭチ
ューナのメータ出力回路の実施の形態の構成を示す図で
ある。 【図２】図１の具体的な半導体集積回路図である。 【図３】従来のＦＭ／ＡＭチューナのメータ出力回路の
構成を示す図である。 【図４】図３の具体的な半導体集積回路図である。 【符号の説明】 ３、７・・・電流源、Ｒ５、Ｒ６・・・負荷抵抗、９・
・・増幅回路。
ューナのメータ出力回路の実施の形態の構成を示す図で
ある。 【図２】図１の具体的な半導体集積回路図である。 【図３】従来のＦＭ／ＡＭチューナのメータ出力回路の
構成を示す図である。 【図４】図３の具体的な半導体集積回路図である。 【符号の説明】 ３、７・・・電流源、Ｒ５、Ｒ６・・・負荷抵抗、９・
・・増幅回路。
フロントページの続き
(72)発明者 西村 章史
東京都港区新橋３丁目３番９号 東芝エ
ー・ブイ・イー株式会社内
(56)参考文献 特公 昭58−12771（ＪＰ，Ｂ１)
特公 昭61−19135（ＪＰ，Ｂ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 3/343
H04B 1/16
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 第１の入力端子と、 前記第１の入力端子に一端が接続されている第１の電流
源と、 一端が前記第１の電流源の他端に接続されている第１の
負荷抵抗と、 前記第１の負荷抵抗の前記一端に接続されている出力端
子と、 第２の入力端子と、 前記第２の入力端子に一端が接続されている第２の電流
源と、 一端が前記第２の電流源の他端に接続されている第２の
負荷抵抗と、 一端が前記第２の負荷抵抗の前記一端に接続されてお
り、他端が前記出力端子に接続されている増幅手段とを
具備し、 第１の入力電流か第２の入力電流かどちらか一方の入力
電流のみ入力され、 前記第１の入力電流が前記第１の入力端子に供給された
場合、前記第１の電流源は前記第１の入力電流に応じた
電流値の第１の電流を前記第１の負荷抵抗に供給し、前
記出力端子に対し前記第１の負荷抵抗の前記一端におけ
る電圧を出力電圧として供給し、 前記第２の入力電流が前記第２の入力端子に供給された
場合、前記第２の電流源は前記第２の入力電流に応じた
電流値の第２の電流を前記第２の負荷抵抗に供給し、前
記増幅手段は前記第２の負荷抵抗の前記一端の電圧をＮ
倍（Ｎ≧１）し出力電圧として前記出力端子に供給する
ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20338497A JP3422910B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20338497A JP3422910B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1155050A JPH1155050A (ja) | 1999-02-26 |
| JP3422910B2 true JP3422910B2 (ja) | 2003-07-07 |
Family
ID=16473153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20338497A Expired - Fee Related JP3422910B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422910B2 (ja) |
-
1997
- 1997-07-29 JP JP20338497A patent/JP3422910B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1155050A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3437237B2 (ja) | 増幅装置 | |
| JP2990147B2 (ja) | 利得可変増幅回路 | |
| JP2001522566A (ja) | 直線性と帯域幅が改善された可変利得増幅器 | |
| JPH021401B2 (ja) | ||
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US5162751A (en) | Amplifier arrangement | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JP3422910B2 (ja) | 半導体集積回路 | |
| EP0156411B1 (en) | Darlington transistor arrangement | |
| US4586001A (en) | Low voltage push-pull amplifier | |
| JP3061674B2 (ja) | 利得制御回路 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPS631768B2 (ja) | ||
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JP3438014B2 (ja) | グランドアイソレーション回路 | |
| JP3427482B2 (ja) | 演算増幅器 | |
| JPH0527282B2 (ja) | ||
| US5285121A (en) | Current switching circuit | |
| JPH0528825Y2 (ja) | ||
| JPH01213008A (ja) | 増幅回路 | |
| JP3342345B2 (ja) | 利得制御回路 | |
| JP2845638B2 (ja) | 可変利得回路 | |
| JPS6259485B2 (ja) | ||
| JP3051600B2 (ja) | 電流発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |