JP2674518B2 - 切換回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体回路における切換
回路に関する。

【０００２】

【従来の技術】図２に従来の切換回路の一例を示す。入
力端子１はバイアス回路２とトランジスタ２０のベース
に接続され、トランジスタ２０のコレクタは基準電位に
接続されトランジスタ２０のエミッタは抵抗２５を介し
て電源に接続されると共に抵抗２６と抵抗２７に接続さ
れる。抵抗２６の他端はトランジスタ２３のベースとト
ランジスタ２１のコレクタに接続される。抵抗２７の他
端はトランジスタ２４のベースとトランジスタ２２のコ
レクタに接続される。トランジスタ２３のコレクタは電
源に接続され、トランジスタ２３のエミッタは、抵抗２
８を介して基準電位に接続されると共に出力端子１７に
接続される。トランジスタ２１のベースは制御端子３０
に接続されトランジスタ２１のエミッタは基準電位に接
続される。トランジスタ２４のコレクタは電源に接続さ
れ、トランジスタ２４のエミッタは抵抗２９を介して基
準電位に接続されると共に出力端子１８に接続される。
トランジスタ２２のベースは制御端子３１に接続され、
トランジスタ２２のエミッタは基準電位に接続される。

【０００３】次に上述した従来の回路の動作を説明す
る。入力端子１に加えられた入力信号を出力端子１７に
出力し、出力端子１８に出力させない場合は、制御端子
３０の電位を下げてトランジスタ２１をカットオフ状態
にすることによりトランジスタ２３をオン状態にし、一
方、制御端子３１の電位を上げてトランジスタ２２をオ
ン状態にすることによりトランジスタ２４をカットオフ
状態にする。逆に入力信号を出力端子１８に出力し、出
力端子１７に出力させない場合は、制御端子３０の電位
を上げることによりトランジスタ２１をオン状態にする
ことによりトランジスタ２３をカットオフ状態にし、制
御端子３１の電位を下げてトランジスタ２２をカットオ
フ状態にしトランジスタ２４をオン状態にする。トラン
ジスタ２０、トランジスタ２３、トランジスタ２４はい
ずれもエミッタフォロワ形式なので、出力端子１７また
は出力端子１８に現れる信号は入力信号と極性が同じ
で、振幅もほとんどかわらない。

【０００４】しかしながら、上述した従来の切換回路で
は、出力端子の一方のみに信号を出力するために制御端
子３０と制御端子３１の２つの端子を制御しなければな
らない。またトランジスタ２３のベース・コレクタ間容
量やこの回路を半導体集積回路で実現する場合に生じる
トランジスタ２１のコレクタと基板間の容量等と抵抗２
６とで、低域通過フィルタを作るので、トランジスタ２
３のベースに加えられる信号の高周波が減衰する。した
がって、ビデオ信号等かなり高い周波数を含む信号をこ
の回路で切り換えると、信号の高域が減衰するおそれが
ある。抵抗２６の値を小さくすれば、この低域通過フィ
ルタのカットオフ周波数を高くすることができるが、信
号を出力端子１８に切り換えて出力する場合トランジス
タ２１をオン状態にするので、抵抗２６の抵抗値が小さ
いと、抵抗２６を流れる電流が大きくなってしまう。し
たがって、消費電流を少なくするためには抵抗２６はあ
まり小さくできないので、信号の高域が減衰するのは避
けがたいという問題点がある。

【０００５】また、これを解決する手段の一例として、
特公平５−４２８５０号公報に記載されている技術があ
り、図３にその切換回路を示す。この切換回路ではスイ
ッチ回路４０を基準電位側に接続するとトランジスタ３
４がオン状態になり信号は出力端子１７に現れる。一方
トランジスタ３５のコレクタが基準電位となり、ベース
・コレクタ接合が順バイアスになるので導通し、トラン
ジスタ３３のエミッタの電位はほぼ０．７Ｖにある。し
たがってトランジスタ３３はカットオフ状態になり出力
端子１８に信号は現れない。またスイッチ回路４０を電
源側に接続するとトランジスタ３５がオン状態になり出
力端子１８に信号が現れる。一方トランジスタ３４のコ
レクタ・ベース接合が順バイアスになるので導通し、ト
ランジスタ３２のエミッタの電位は電源電位−０．７Ｖ
になる。したがってトランジスタ３２がカットオフ状態
になり出力端子１７に信号は現れない。また、トランジ
スタ３２のエミッタとトランジスタ３４のベースの間と
トランジスタ３３のエミッタとトランジスタ３５のベー
ス間に抵抗が入らないので、入力信号の高周波成分も減
衰しないという特長があった。

【０００６】しかしながらこの切換回路では、スイッチ
回路４０を基準電位側に接続するとトランジスタ３４が
オン状態になり信号は出力端子１７に現れる。一方トラ
ンジスタ３５は、コレクタが基準電位なので、過飽和と
なりベース電位を引き下げるため、トランジスタ３３は
カットオフ状態になり出力端子１８に信号は現れない。
またスイッチ回路４０を電源側に接続するとトランジス
タ３５がオン状態になり出力端子１８に信号が現れる。
一方トランジスタ３４は、コレクタが電源電位なので、
過飽和となりベース電位を引き上げるため、トランジス
タ３２はカットオフ状態になり出力端子１７に信号は現
れない。しかし、スイッチ回路４０が電源に接続された
とき、トランジスタ３２のエミッタ電位は、電源電位−
０．７Ｖの電位がかかり、またスイッチ回路４０を基準
電位側に接続させたとき、トランジスタ３３のエミッタ
電位は、０．７Ｖの電位がかかる。スイッチ回路４０を
基準電位側に接続したとき、バイアス回路２の電位が大
きければ、トランジスタ３３のベース・エミッタ間に
は、大きな逆バイアスがかかり、トランジスタ特性を劣
化させる。これを防ぐのにバイアス回路の電位を小さく
すればよいが、スイッチ回路４０が電源に接続された場
合、バイアス回路の電位を小さくしておくと、トランジ
スタ３２のベース・エミッタ間に大きな逆バイアスがか
かってしまい、同じようにトランジスタ特性が劣化す
る。上述の様に、本例では、トランジスタが、過飽和に
なり、したがって寄生素子による異常動作の恐れがある
こと、およびトランジスタ特性の劣化は避けることがで
きないため、集積化には適さないと言う問題があった。

【０００７】

【発明が解決しようとする課題】上述したように、図２
の切換回路では信号の高域が減衰するのは避けがたいと
いう問題がある。また図３の切換回路例では、トランジ
スタの過飽和動作及びトランジスタの特性劣化を伴うた
め、集積化に適さないという問題があった。

【０００８】それ故に本発明の課題は、周波数特性が良
好で、かつ消費電力も小さくて、集積回路に適した切換
回路を提供することにある。

【０００９】

【課題を解決するための手段】本発明の切換回路は電源
及び基準電位間に互いに並列に接続された第１及び第２
の入力トランジスタと、前記第１及び第２の入力トラン
ジスタのベースに接続された入力端子と、前記第１の入
力トランジスタと電源との間にベースを接続された第１
の出力トランジスタと、前記第２の入力トランジスタと
基準電位との間にベースを接続された第２の出力トラン
ジスタと、前記第１の出力トランジスタと基準電位との
間に接続され第１の出力信号を出力するための第１の出
力端子と、前記第２の出力トランジスタと電源との間に
接続され第２の出力信号を出力するための第２の出力端
子と、制御信号を入力するための制御端子と、第１及び
第２の帰還回路とを含み、前記第１の帰還回路は電源及
び基準電位間に直列に接続された第１及び第２の帰還用
トランジスタを含み、前記第１の帰還用トランジスタは
ベースを前記制御端子に接続されており、前記第２の帰
還用トランジスタはベースを前記第１の出力トランジス
タと基準電位との間に接続されており、さらに前記第２
の帰還用トランジスタと基準電位との間を前記第１の出
力トランジスタのベースに接続しており、一方、前記第
２の帰還回路は互いに直列に接続された第３及び第４の
帰還用トランジスタを含み、前記第３の帰還用トランジ
スタはベースを前記制御端子に接続されており、前記第
４の帰還用トランジスタはベースを前記第２の出力トラ
ンジスタと電源との間に接続されており、さらに前記第
３及び第４の帰還用トランジスタの間を前記第２の出力
トランジスタのベースに接続していることを特徴とす
る。

【００１０】

【００１１】

【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例による切換回路を示す。こ
の切換回路において、入力端子（第１の入力端子）１
が、バイアス回路２と第１のトランジスタ３のベースと
第２のトランジスタ４のベースに接続されている。第１
のトランジスタ３のエミッタは、第１の抵抗１２を介し
て電源に接続されると共に、第３のトランジスタ５のベ
ースに接続されている。第１のトランジスタ３のコレク
タは基準電位に接続されている。第２のトランジスタ４
のエミッタは、第２の抵抗１１を介して基準電位に接続
されると共に第４のトランジスタ６のベースに接続され
ている。第２のトランジスタ４のコレクタは電源に接続
されている。第３のトランジスタ５のエミッタは、第３
の抵抗１４を介して基準電位に接続されると共に、第５
のトランジスタ１０のベースに接続され、第１の出力端
子１７にも接続されている。第３のトランジスタ５のコ
レクタは電源に接続されている。第４のトランジスタ６
のエミッタは、第４の抵抗１３を介して電源と接続され
ると共に、第６のトランジスタ８のベースに接続されか
つ第２の出力端子１８にも接続されている。第４のトラ
ンジスタ６のコレクタは基準電位に接続されている。第
５のトランジスタ１０のエミッタは、第５の抵抗１６を
介して基準電位に接続されると共に、第３のトランジス
タ５のベースと第１のトランジスタ３のエミッタと第１
の抵抗１２に接続されている。第５のトランジスタ１０
のコレクタは、第７のトランジスタ９のエミッタと接続
されている。第７のトランジスタ９のコレクタは電源に
接続されている。第６のトランジスタ８のエミッタは、
第８のトランジスタ７のコレクタと接続されると共に、
第４のトランジスタ６のベースと前記第２のトランジス
タ４のエミッタと第２の抵抗１１と接続されている。第
６のトランジスタ８のコレクタは基準電位に接続されて
いる。第８のトランジスタ７のエミッタは第６の抵抗１
５を介して電源と接続されている。第７のトランジスタ
９と第８のトランジスタ７のベースは、それぞれ相互接
続され、制御端子（第２の入力端子）１９と接続されて
いる。こうして第２の入力端子１９により第７のトラン
ジスタ９と第８のトランジスタ７を制御することによ
り、第１の出力端子１７と第２の出力端子１８を切り換
えて出力するようにしている。

【００１２】即ち、上述した切換回路は、電源及び基準
電位間に互いに並列に接続された二つのトランジスタ
（第１及び第２の入力トランジスタ）３，４と、これら
のトランジスタ３，４のベースに接続された入力端子１
と、トランジスタ３と電源との間にベースを接続された
トランジスタ（第１の出力トランジスタ）５と、トラン
ジスタ４と基準電位との間にベースを接続されたトラン
ジスタ（第２の出力トランジスタ）６と、トランジスタ
５と基準電位との間に接続され第１の出力信号を出力す
るための第１の出力端子１７と、トランジスタ６と電源
との間に接続され第２の出力信号を出力するための第２
の出力端子１８と、制御信号を入力するための制御端子
１９と、第１の出力信号と制御信号とに基づき第１の帰
還信号を生成し、該第１の帰還信号をトランジスタ５の
ベースに帰還させる第１の帰還回路と、第２の出力信号
と制御信号とに基づき第２の帰還信号を生成し、該第２
の帰還信号をトランジスタ６のベースに帰還させる第２
の帰還回路とを含む構成になっている。

【００１３】ここで、前記第１の帰還回路は電源及び基
準電位間に直列に接続された二つのトランジスタ（第１
及び第２の帰還用トランジスタ）９，１０を含んでい
る。トランジスタ９はベースを制御端子１９に接続され
ている。トランジスタ１０はベースを出力トランジスタ
５と基準電位との間に接続されている。さらにトランジ
スタ１０と基準電位との間をトランジスタ５のベースに
接続している。一方、前記第２の帰還回路は互いに直列
に接続された二つのトランジスタ（第３及び第４の帰還
用トランジスタ）７，８を含んでいる。トランジスタ７
はベースを制御端子１９に接続されている。トランジス
タ８はベースをトランジスタ６と電源との間に接続され
ている。さらにトランジスタ７，８の間をトランジスタ
６のベースに接続している。

【００１４】この切換回路において、入力端子１に加え
られた入力信号を第１の出力端子１７に出力し、第２の
出力端子１８に出力させない場合は、制御端子１９の電
位を下げてトランジスタ９をカットオフ状態にし、トラ
ンジスタ７をオン状態にすることによりトランジスタ４
のベース・エミッタ間は、０．７Ｖだけ逆にバイアスさ
れ、カットオフ状態となるので、トランジスタ４は過飽
和素子にはならない。また、トランジスタ９がカットオ
フ状態なので、トランジスタ１０もカットオフ状態とな
ることにより、トランジスタ３は、オン状態となり入力
信号は、第１の出力端子１７に出力される。次に入力端
子１に加えられた入力信号を第２の出力端子１８に出力
させ、第１の出力端子１７に出力させない場合、制御端
子１９の電位を上げることによりトランジスタ７は、カ
ットオフ状態となりトランジスタ９は、オン状態とな
る。これによりトランジスタ３のベース・エミッタ間
は、０．７Ｖだけ逆バイアスされカットオフ状態となる
ので、トランジスタ３は過飽和素子にはならない。ま
た、トランジスタ７がカットオフ状態なので、トランジ
スタ８もカットオフ状態となり、これによりトランジス
タ４は、オン状態となり入力信号は、第２の出力端子１
８に出力される。またトランジスタ３のエミッタとトラ
ンジスタ５のベース間、及びトランジスタ４のエミッタ
とトランジスタ６のベース間に抵抗が入らないので、入
力信号の高周波成分も減衰しない。しかもトランジスタ
３，４，５，６，７，１０のエミッタ抵抗値を任意に決
めることにより、消費電流も少なくすることができ、集
積回路には最適である。

【００１５】

【発明の効果】以上説明したように本発明の切換回路は
制御端子１つで、信号の出力端子を切り換えることがで
き、消費電流が少なく、信号の高周波成分が減衰しない
という特徴があり、集積化に適している。これらの特徴
はビデオ信号等の高周波を含む信号を切り換える場合に
特に効果的である。

【図面の簡単な説明】

【図１】本発明の一実施例による切換回路の回路図。

【図２】従来の切換回路の一例の回路図。

【図３】従来の切換回路の他例の回路図。

【符号の説明】

１ 入力端子 １７ 第１の出力端子 １８ 第２の出力端子 １９，３０，３１，４１ 制御端子 ３〜１０，２０〜２４，３２〜３５ トランジスタ １１〜１６，２５〜２９，３６〜３９ 抵抗 ２ バイアス回路 ４０ スイッチ回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 電源及び基準電位間に互いに並列に接続
   された第１及び第２の入力トランジスタと、前記第１及
   び第２の入力トランジスタのベースに接続された入力端
   子と、前記第１の入力トランジスタと電源との間にベー
   スを接続された第１の出力トランジスタと、前記第２の
   入力トランジスタと基準電位との間にベースを接続され
   た第２の出力トランジスタと、前記第１の出力トランジ
   スタと基準電位との間に接続され第１の出力信号を出力
   するための第１の出力端子と、前記第２の出力トランジ
   スタと電源との間に接続され第２の出力信号を出力する
   ための第２の出力端子と、制御信号を入力するための制
   御端子と、第１及び第２の帰還回路とを含み、前記第１
   の帰還回路は電源及び基準電位間に直列に接続された第
   １及び第２の帰還用トランジスタを含み、前記第１の帰
   還用トランジスタはベースを前記制御端子に接続されて
   おり、前記第２の帰還用トランジスタはベースを前記第
   １の出力トランジスタと基準電位との間に接続されてお
   り、さらに前記第２の帰還用トランジスタと基準電位と
   の間を前記第１の出力トランジスタのベースに接続して
   おり、一方、前記第２の帰還回路は互いに直列に接続さ
   れた第３及び第４の帰還用トランジスタを含み、前記第
   ３の帰還用トランジスタはベースを前記制御端子に接続
   されており、前記第４の帰還用トランジスタはベースを
   前記第２の出力トランジスタと電源との間に接続されて
   おり、さらに前記第３及び第４の帰還用トランジスタの
   間を前記第２の出力トランジスタのベースに接続してい
   ることを特徴とする切換回路。