JP2003271251A - ボルテージレギュレータ - Google Patents
ボルテージレギュレータInfo
- Publication number
- JP2003271251A JP2003271251A JP2002075594A JP2002075594A JP2003271251A JP 2003271251 A JP2003271251 A JP 2003271251A JP 2002075594 A JP2002075594 A JP 2002075594A JP 2002075594 A JP2002075594 A JP 2002075594A JP 2003271251 A JP2003271251 A JP 2003271251A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- current
- output current
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 ボルテージレギュレータの立ち上がり時に過
大な突入電流が流れてボルテージデテクタが電圧を誤検
出するのを防止する手段を提供する。 【解決手段】 ボルテージレギュレータ５においては、
出力トランジスタＭ１によって定電圧が生成され、この
定電圧は出力電圧ＶＯＵＴとして、出力端子９から出力
される。出力トランジスタＭ１の出力電流は、出力電流
制限回路ＭＡによって電流制限値以下に制限される。出
力電流制限回路ＭＡは、電流制限値が大きい第１出力電
流制限回路ＭＡ１と、電流制限値が小さい第２出力電流
制限回路ＭＡ２とで構成される。そして、ボルテージレ
ギュレータ５の立ち上がり時には、電流制限値が小さい
第２出力電流制限回路ＭＡ２によって出力トランジスタ
Ｍ１の出力電流が制限され、これにより過大な突入電流
が流れてボルテージデテクタが電圧を誤検出し、システ
ムが誤ってリセットされるのが防止される。
大な突入電流が流れてボルテージデテクタが電圧を誤検
出するのを防止する手段を提供する。 【解決手段】 ボルテージレギュレータ５においては、
出力トランジスタＭ１によって定電圧が生成され、この
定電圧は出力電圧ＶＯＵＴとして、出力端子９から出力
される。出力トランジスタＭ１の出力電流は、出力電流
制限回路ＭＡによって電流制限値以下に制限される。出
力電流制限回路ＭＡは、電流制限値が大きい第１出力電
流制限回路ＭＡ１と、電流制限値が小さい第２出力電流
制限回路ＭＡ２とで構成される。そして、ボルテージレ
ギュレータ５の立ち上がり時には、電流制限値が小さい
第２出力電流制限回路ＭＡ２によって出力トランジスタ
Ｍ１の出力電流が制限され、これにより過大な突入電流
が流れてボルテージデテクタが電圧を誤検出し、システ
ムが誤ってリセットされるのが防止される。
Description
【０００１】
【発明の属する技術分野】本発明は、定電圧出力回路の
出力電流が所定の電流制限値を超えようとするときに
は、定電圧出力回路の出力電流を電流制限値以下となる
ように制限する出力電流制限回路を備えたボルテージレ
ギュレータに関するものである。
出力電流が所定の電流制限値を超えようとするときに
は、定電圧出力回路の出力電流を電流制限値以下となる
ように制限する出力電流制限回路を備えたボルテージレ
ギュレータに関するものである。
【０００２】
【従来の技術】一般に、携帯電話、ノートパソコン等の
携帯型の電子システムは、充電式のバッテリから供給さ
れる直流電力によって動作するようになっている。そし
て、充電式のバッテリでは、通常、充電状態の変化に伴
って出力電圧が変化する。他方、電子システムを安定し
て動作させるには、これに一定の電圧を印加することが
必要である。そこで、かかる電子システムには、バッテ
リの出力電圧の変動にかかわらず定電圧を生成してこれ
をＣＰＵ、ＲＡＭ、ＲＯＭ等の電気負荷に供給するボル
テージレギュレータが設けられる。
携帯型の電子システムは、充電式のバッテリから供給さ
れる直流電力によって動作するようになっている。そし
て、充電式のバッテリでは、通常、充電状態の変化に伴
って出力電圧が変化する。他方、電子システムを安定し
て動作させるには、これに一定の電圧を印加することが
必要である。そこで、かかる電子システムには、バッテ
リの出力電圧の変動にかかわらず定電圧を生成してこれ
をＣＰＵ、ＲＡＭ、ＲＯＭ等の電気負荷に供給するボル
テージレギュレータが設けられる。
【０００３】かかるボルテージレギュレータには、普
通、バッテリの出力電圧から定電圧を生成して電気負荷
に出力する定電圧出力回路と、定電圧出力回路の出力電
流が所定の電流制限値を超えようとするときには、該定
電圧出力回路の出力電流を制限する出力電流制限回路と
が設けられる（例えば、特開平１１−７３２３２号公
報、特開２００１−２２３５７２号公報参照）。
通、バッテリの出力電圧から定電圧を生成して電気負荷
に出力する定電圧出力回路と、定電圧出力回路の出力電
流が所定の電流制限値を超えようとするときには、該定
電圧出力回路の出力電流を制限する出力電流制限回路と
が設けられる（例えば、特開平１１−７３２３２号公
報、特開２００１−２２３５７２号公報参照）。
【０００４】また、かかる電子システムは、その入力電
圧が異常に低下するとフェイルないし誤動作するおそれ
がある。そこで、かかる電子システムでは、その入力電
圧を検出するボルテージデテクタを設け、入力電圧が所
定の閾値以下に低下したときには、ボルテージデテクタ
が、電子システムをリセット（初期化）させるリセット
信号を出力するようになっている。
圧が異常に低下するとフェイルないし誤動作するおそれ
がある。そこで、かかる電子システムでは、その入力電
圧を検出するボルテージデテクタを設け、入力電圧が所
定の閾値以下に低下したときには、ボルテージデテクタ
が、電子システムをリセット（初期化）させるリセット
信号を出力するようになっている。
【０００５】
【発明が解決しようとする課題】ところで、かかる従来
のボルテージレギュレータは、一般に、その立ち上がり
時には、外部位相補償用のコンデンサを充電するため
に、急激な突入電流が流れる構成とされている。そし
て、このような突入電流が流れた場合、該ボルテージレ
ギュレータを搭載している電子システムの入力電圧が一
時的に急低下する（下側に引っ張られる）。この場合、
ボルテージレギュレータと入力が共通であるボルテージ
デテクタへの入力電圧も一時的に低下する。このため、
ボルテージデテクタの検出電圧がその閾値以下に低下
し、ボルテージデテクタがリセット信号を出力し、オペ
レータの予期に反して電子システムがリセットされてし
まうなどといった不具合が生じる。
のボルテージレギュレータは、一般に、その立ち上がり
時には、外部位相補償用のコンデンサを充電するため
に、急激な突入電流が流れる構成とされている。そし
て、このような突入電流が流れた場合、該ボルテージレ
ギュレータを搭載している電子システムの入力電圧が一
時的に急低下する（下側に引っ張られる）。この場合、
ボルテージレギュレータと入力が共通であるボルテージ
デテクタへの入力電圧も一時的に低下する。このため、
ボルテージデテクタの検出電圧がその閾値以下に低下
し、ボルテージデテクタがリセット信号を出力し、オペ
レータの予期に反して電子システムがリセットされてし
まうなどといった不具合が生じる。
【０００６】なお、上記突入電流は、ボルテージレギュ
レータが元々有している出力電流制限回路の電流制限値
によって決定される。出力電流能力があまり大きくない
ボルテージレギュレータでは、かかる突入電流はとくに
は問題にならない。しかし、電流制限値は、普通、最大
電流能力の１.５〜３倍程度に設定される。このため、
最大出力電流能力が２００ｍＡを超えるようなボルテー
ジレギュレータの場合には、突入電流が大きくなり、上
記不具合が顕在化する。
レータが元々有している出力電流制限回路の電流制限値
によって決定される。出力電流能力があまり大きくない
ボルテージレギュレータでは、かかる突入電流はとくに
は問題にならない。しかし、電流制限値は、普通、最大
電流能力の１.５〜３倍程度に設定される。このため、
最大出力電流能力が２００ｍＡを超えるようなボルテー
ジレギュレータの場合には、突入電流が大きくなり、上
記不具合が顕在化する。
【０００７】本発明は、上記従来の問題を解決するため
になされたものであって、ボルテージレギュレータの立
ち上がり時の突入電流を低減することができ、ひいては
該ボルテージレギュレータを搭載している電子システム
に予期しないリセットないし初期化等が起こるのを防止
することがきる手段を提供することを解決すべき課題と
する。
になされたものであって、ボルテージレギュレータの立
ち上がり時の突入電流を低減することができ、ひいては
該ボルテージレギュレータを搭載している電子システム
に予期しないリセットないし初期化等が起こるのを防止
することがきる手段を提供することを解決すべき課題と
する。
【０００８】
【課題を解決するための手段】上記課題を解決するため
になされた本発明にかかるボルテージレギュレータは、
（ｉ）外部負荷に定電圧を出力する定電圧出力部と、
（ii）定電圧出力部の出力電流と所定の電流制限値とを
比較し、該出力電流が該電流制限値を超えようとすると
きには、該出力電流を該電流制限値以下となるように制
限する出力電流制限部とが設けられているボルテージレ
ギュレータであって、（iii）出力電流制限部が、上記
電流制限値として、第１電流制限値と、該第１電流制限
値よりも値が小さい第２電流制限値とを有するととも
に、両電流制限値を切り替えることができるようになっ
ていることを特徴とするものである。
になされた本発明にかかるボルテージレギュレータは、
（ｉ）外部負荷に定電圧を出力する定電圧出力部と、
（ii）定電圧出力部の出力電流と所定の電流制限値とを
比較し、該出力電流が該電流制限値を超えようとすると
きには、該出力電流を該電流制限値以下となるように制
限する出力電流制限部とが設けられているボルテージレ
ギュレータであって、（iii）出力電流制限部が、上記
電流制限値として、第１電流制限値と、該第１電流制限
値よりも値が小さい第２電流制限値とを有するととも
に、両電流制限値を切り替えることができるようになっ
ていることを特徴とするものである。
【０００９】上記ボルテージレギュレータにおいては、
出力電流制限部が、該ボルテージレギュレータがオン制
御された時点から所定時間内は第２電流制限値（小さい
方）を用い、所定時間経過以後は第１電流制限値（大き
い方）を用いるようになっているのが好ましい。具体的
には、例えば、該ボルテージレギュレータがオン制御さ
れた時点からの経過時間をカウントするカウンタ回路
（ロジックカウンタ回路）を設け、出力電流制限部が、
カウンタ回路のカウント値により、両電流制限値を切り
替えるようになっているのが好ましい。
出力電流制限部が、該ボルテージレギュレータがオン制
御された時点から所定時間内は第２電流制限値（小さい
方）を用い、所定時間経過以後は第１電流制限値（大き
い方）を用いるようになっているのが好ましい。具体的
には、例えば、該ボルテージレギュレータがオン制御さ
れた時点からの経過時間をカウントするカウンタ回路
（ロジックカウンタ回路）を設け、出力電流制限部が、
カウンタ回路のカウント値により、両電流制限値を切り
替えるようになっているのが好ましい。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を具体
的に説明する。図１に示すように、直流電力によって動
作する電子システム１には、直流電力を生成するバッテ
リ２と、バッテリ２から出力された直流電力をシステム
内各部に供給する配線３と、電圧を検出するボルテージ
デテクタ４と、複数のボルテージレギュレータ５と、該
ボルテージレギュレータ５から定電圧の直流電力が供給
されるＣＰＵ、ＲＡＭ、ＲＯＭ等の複数の負荷６（電力
負荷）とが設けられている。
的に説明する。図１に示すように、直流電力によって動
作する電子システム１には、直流電力を生成するバッテ
リ２と、バッテリ２から出力された直流電力をシステム
内各部に供給する配線３と、電圧を検出するボルテージ
デテクタ４と、複数のボルテージレギュレータ５と、該
ボルテージレギュレータ５から定電圧の直流電力が供給
されるＣＰＵ、ＲＡＭ、ＲＯＭ等の複数の負荷６（電力
負荷）とが設けられている。
【００１１】バッテリ２は、充電式の電池であって、正
常な状態では、充電の度合いに応じて、例えば３.２〜
４.２Ｖの電圧を出力することができる。ボルテージデ
テクタ４は、バッテリ２からボルテージレギュレータ５
等に印加される電圧を検出し、この電圧が所定の閾値
（例えば、２.９Ｖ）以下となったときには、リセット
信号を出力して電子システム１をリセット（初期化）す
る。例えば、バッテリ２が過放電するなどして、その出
力電圧が一時的に異常に低下したときには、電子システ
ム１がフェイル状態となることがあるので、このような
フェイル状態を復旧させるために、ボルテージデテクタ
４がリセット信号を出力するようになっている。
常な状態では、充電の度合いに応じて、例えば３.２〜
４.２Ｖの電圧を出力することができる。ボルテージデ
テクタ４は、バッテリ２からボルテージレギュレータ５
等に印加される電圧を検出し、この電圧が所定の閾値
（例えば、２.９Ｖ）以下となったときには、リセット
信号を出力して電子システム１をリセット（初期化）す
る。例えば、バッテリ２が過放電するなどして、その出
力電圧が一時的に異常に低下したときには、電子システ
ム１がフェイル状態となることがあるので、このような
フェイル状態を復旧させるために、ボルテージデテクタ
４がリセット信号を出力するようになっている。
【００１２】ボルテージレギュレータ５は、定電圧出力
回路であって、バッテリ２の出力電圧がある程度変動し
ても、該出力電圧が正常な範囲内に入っている限り、一
定の電圧（例えば、２.９Ｖ）を出力する。以下、ボル
テージレギュレータ５の構成及び機能ないし動作を説明
する。
回路であって、バッテリ２の出力電圧がある程度変動し
ても、該出力電圧が正常な範囲内に入っている限り、一
定の電圧（例えば、２.９Ｖ）を出力する。以下、ボル
テージレギュレータ５の構成及び機能ないし動作を説明
する。
【００１３】図２に示すように、ボルテージレギュレー
タ５には、その外部と電力をやりとりするためのポート
として、バッテリ２の出力電圧ＶＤＤを受け入れるため
の入力端子７と、該ボルテージレギュレータ５を接地電
位ＧＮＤに接続する（ひいては、バッテリ２のマイナス
端子に接続する）ための接地端子８と、該ボルテージレ
ギュレータ５によって生成された定電圧の出力電圧ＶＯ
ＵＴを負荷６（図１参照）に出力するための出力端子９
とが設けられている。
タ５には、その外部と電力をやりとりするためのポート
として、バッテリ２の出力電圧ＶＤＤを受け入れるため
の入力端子７と、該ボルテージレギュレータ５を接地電
位ＧＮＤに接続する（ひいては、バッテリ２のマイナス
端子に接続する）ための接地端子８と、該ボルテージレ
ギュレータ５によって生成された定電圧の出力電圧ＶＯ
ＵＴを負荷６（図１参照）に出力するための出力端子９
とが設けられている。
【００１４】ボルテージレギュレータ５には、基準電圧
を出力する基準電圧部Ｑ１（定電流回路）と、その反転
入力端子（−入力端子）に該基準電圧部Ｑ１の出力すな
わち基準電圧が入力される差動増幅器Ａ１（オペアン
プ）とが設けられている。また、ボルテージレギュレー
タ５には、出力電圧ＶＯＵＴをオン・オフ制御するオン
・オフ制御装置１１と、オン・オフ制御装置１１が出力
電圧ＶＯＵＴ（ないし該ボルテージレギュレータ５）を
オン制御した時点からの経過時間をカウントするカウン
タ回路１２（ロジックカウンタ回路）とが設けられてい
る。
を出力する基準電圧部Ｑ１（定電流回路）と、その反転
入力端子（−入力端子）に該基準電圧部Ｑ１の出力すな
わち基準電圧が入力される差動増幅器Ａ１（オペアン
プ）とが設けられている。また、ボルテージレギュレー
タ５には、出力電圧ＶＯＵＴをオン・オフ制御するオン
・オフ制御装置１１と、オン・オフ制御装置１１が出力
電圧ＶＯＵＴ（ないし該ボルテージレギュレータ５）を
オン制御した時点からの経過時間をカウントするカウン
タ回路１２（ロジックカウンタ回路）とが設けられてい
る。
【００１５】さらに、ボルテージレギュレータ５には、
その出力電流を制限するための出力電流制限回路ＭＡ
と、短絡電流を制限するための短絡電流制限回路ＭＢ
と、切替スイッチ１３とが設けられている。出力電流制
限回路ＭＡは、第１出力電流制限回路ＭＡ１と第２出力
電流制限回路ＭＡ２とで構成されている。そして、両出
力電流制限回路ＭＡ１、ＭＡ２のいずれを動作させる
（用いる）かは、切替スイッチ１３により切り替えられ
るようになっている。
その出力電流を制限するための出力電流制限回路ＭＡ
と、短絡電流を制限するための短絡電流制限回路ＭＢ
と、切替スイッチ１３とが設けられている。出力電流制
限回路ＭＡは、第１出力電流制限回路ＭＡ１と第２出力
電流制限回路ＭＡ２とで構成されている。そして、両出
力電流制限回路ＭＡ１、ＭＡ２のいずれを動作させる
（用いる）かは、切替スイッチ１３により切り替えられ
るようになっている。
【００１６】また、ボルテージレギュレータ５には、ト
ランジスタや抵抗などの種々の回路素子が設けられてい
る。すなわち、出力トランジスタＭ１と、出力電流検出
トランジスタＭ２と、短絡電流検出トランジスタＭ３と
が設けられている。また、第１帰還抵抗Ｒ１と、第２帰
還抵抗Ｒ２と、基準抵抗Ｒ３とが設けられている。
ランジスタや抵抗などの種々の回路素子が設けられてい
る。すなわち、出力トランジスタＭ１と、出力電流検出
トランジスタＭ２と、短絡電流検出トランジスタＭ３と
が設けられている。また、第１帰還抵抗Ｒ１と、第２帰
還抵抗Ｒ２と、基準抵抗Ｒ３とが設けられている。
【００１７】このボルテージレギュレータ５において、
出力トランジスタＭ１は、基準電圧部Ｑ１から出力され
る基準電圧に比例ないし対応する定電圧を、出力電圧Ｖ
ＯＵＴとして、出力端子９（ひいては負荷６）に出力す
る。第１出力電流制限回路ＭＡ１は、出力トランジスタ
Ｍ１の出力電流を所定の第１電流制限値と比較し、出力
電流が第１電流制限値を超えようとするときには、該出
力電流を制限し、第１電流制限値を超えるのを防止する
ようになっている。他方、第２出力電流制限回路ＭＡ２
は、出力トランジスタＭ１の出力電流を所定の第２電流
制限値と比較し、出力電流が第２電流制限値を超えよう
とするときには、該出力電流を制限し、第２電流制限値
を超えるのを防止するようになっている。
出力トランジスタＭ１は、基準電圧部Ｑ１から出力され
る基準電圧に比例ないし対応する定電圧を、出力電圧Ｖ
ＯＵＴとして、出力端子９（ひいては負荷６）に出力す
る。第１出力電流制限回路ＭＡ１は、出力トランジスタ
Ｍ１の出力電流を所定の第１電流制限値と比較し、出力
電流が第１電流制限値を超えようとするときには、該出
力電流を制限し、第１電流制限値を超えるのを防止する
ようになっている。他方、第２出力電流制限回路ＭＡ２
は、出力トランジスタＭ１の出力電流を所定の第２電流
制限値と比較し、出力電流が第２電流制限値を超えよう
とするときには、該出力電流を制限し、第２電流制限値
を超えるのを防止するようになっている。
【００１８】ここで、第２電流制限値は第１電流制限値
よりも小さい値に設定されている。したがって、第２出
力電流制限回路ＭＡ２が動作している（用いられてい
る）ときは、第１出力電流制限回路ＭＡ１が動作してい
る（用いられている）ときに比べて、出力トランジスタ
Ｍ１の出力電流の最大値（制限値）が小さくなる。
よりも小さい値に設定されている。したがって、第２出
力電流制限回路ＭＡ２が動作している（用いられてい
る）ときは、第１出力電流制限回路ＭＡ１が動作してい
る（用いられている）ときに比べて、出力トランジスタ
Ｍ１の出力電流の最大値（制限値）が小さくなる。
【００１９】図３において、グラフＡ１、グラフＡ２及
びグラフＡ３は、それぞれ、第１出力電流制限回路Ｍ１
が動作する場合と、第２出力電流制限回路Ｍ２が動作す
る場合と、出力電流制限を行わない場合とにおける、出
力トランジスタＭ１の出力電圧ＶＯＵＴと出力電流との
関係の一例を示している。
びグラフＡ３は、それぞれ、第１出力電流制限回路Ｍ１
が動作する場合と、第２出力電流制限回路Ｍ２が動作す
る場合と、出力電流制限を行わない場合とにおける、出
力トランジスタＭ１の出力電圧ＶＯＵＴと出力電流との
関係の一例を示している。
【００２０】前記のとおり、第１出力電流制限回路ＭＡ
１及び第２出力電流制限回路ＭＡ２のいずれを動作させ
るかは、切替スイッチ１３によって選択（設定）するこ
とができる。そして、切替スイッチ１３は、カウンタ回
路１２のカウント値によって、第１出力電流制限回路Ｍ
Ａ１及び第２出力電流制限回路ＭＡ２のいずれを動作さ
せるかを選択（設定）する。
１及び第２出力電流制限回路ＭＡ２のいずれを動作させ
るかは、切替スイッチ１３によって選択（設定）するこ
とができる。そして、切替スイッチ１３は、カウンタ回
路１２のカウント値によって、第１出力電流制限回路Ｍ
Ａ１及び第２出力電流制限回路ＭＡ２のいずれを動作さ
せるかを選択（設定）する。
【００２１】具体的には、切替スイッチ１３は、ボルテ
ージレギュレータ５がオン制御された時点から起算して
所定時間経過前は、第２出力電流制限回路ＭＡ２を動作
させ、所定時間経過以後は第１出力電流制限回路ＭＡ１
を動作させる。つまり、ボルテージレギュレータ５がオ
ン制御された時点から所定時間内は、所定時間経過以後
に比べて、出力トランジスタＭ１の出力電流の最大値
（制限値）は低い値に抑えられることになる。
ージレギュレータ５がオン制御された時点から起算して
所定時間経過前は、第２出力電流制限回路ＭＡ２を動作
させ、所定時間経過以後は第１出力電流制限回路ＭＡ１
を動作させる。つまり、ボルテージレギュレータ５がオ
ン制御された時点から所定時間内は、所定時間経過以後
に比べて、出力トランジスタＭ１の出力電流の最大値
（制限値）は低い値に抑えられることになる。
【００２２】以下、このボルテージレギュレータ５の機
能ないし動作を、より詳しく説明する。このボルテージ
レギュレータ５においては、第１帰還抵抗Ｒ１と第２帰
還抵抗Ｒ２とにより、出力トランジスタＭ１の出力電圧
ＶＯＵＴに比例ないし対応する値（以下、「出力電圧対
応値」という。）が差動増幅器Ａ１の非反転入力端子
（＋入力端子）に入力される。すなわち、出力トランジ
スタＭ１の出力電圧ＶＯＵＴないし出力電圧対応値の変
動が、出力トランジスタＭ１にフィードバックされる。
他方、差動増幅器Ａ１の反転入力端子（−入力端子）に
は、前記のとおり、基準電圧部Ｑ１から出力される基準
電圧が入力される。
能ないし動作を、より詳しく説明する。このボルテージ
レギュレータ５においては、第１帰還抵抗Ｒ１と第２帰
還抵抗Ｒ２とにより、出力トランジスタＭ１の出力電圧
ＶＯＵＴに比例ないし対応する値（以下、「出力電圧対
応値」という。）が差動増幅器Ａ１の非反転入力端子
（＋入力端子）に入力される。すなわち、出力トランジ
スタＭ１の出力電圧ＶＯＵＴないし出力電圧対応値の変
動が、出力トランジスタＭ１にフィードバックされる。
他方、差動増幅器Ａ１の反転入力端子（−入力端子）に
は、前記のとおり、基準電圧部Ｑ１から出力される基準
電圧が入力される。
【００２３】そして、差動増幅器Ａ１は、出力電圧対応
値と基準電圧部Ｑ１の基準電圧とを比較し、出力電圧Ｖ
ＯＵＴないし出力電圧対応値の変動と反対の方向に、出
力トランジスタＭ１のゲート電圧を補正する。つまり、
出力電圧対応値が基準電圧とが一致するように、出力ト
ランジスタの出力電圧ＶＯＵＴを調整する。これによ
り、出力トランジスタＭ１の出力電圧ＶＯＵＴが定電圧
となる。
値と基準電圧部Ｑ１の基準電圧とを比較し、出力電圧Ｖ
ＯＵＴないし出力電圧対応値の変動と反対の方向に、出
力トランジスタＭ１のゲート電圧を補正する。つまり、
出力電圧対応値が基準電圧とが一致するように、出力ト
ランジスタの出力電圧ＶＯＵＴを調整する。これによ
り、出力トランジスタＭ１の出力電圧ＶＯＵＴが定電圧
となる。
【００２４】かくして、ボルテージレギュレータ５の立
ち上がり時、すなわちボルテージレギュレータ５がオン
制御されてから所定時間内は、切替スイッチ１３によっ
て第２出力電流制限回路ＭＡ２が選択される。ここで、
出力トランジスタＭ１のゲート電圧は、出力電流検出ト
ランジスタＭ２のゲートに入力される。これにより、出
力トランジスタＭ１の出力電流（以下、「トランジスタ
出力電流」という。）が検出される。そして、このトラ
ンジスタ出力電流は、切替スイッチ１３の選択に従っ
て、第２出力電流制限回路ＭＡ２に入力される。
ち上がり時、すなわちボルテージレギュレータ５がオン
制御されてから所定時間内は、切替スイッチ１３によっ
て第２出力電流制限回路ＭＡ２が選択される。ここで、
出力トランジスタＭ１のゲート電圧は、出力電流検出ト
ランジスタＭ２のゲートに入力される。これにより、出
力トランジスタＭ１の出力電流（以下、「トランジスタ
出力電流」という。）が検出される。そして、このトラ
ンジスタ出力電流は、切替スイッチ１３の選択に従っ
て、第２出力電流制限回路ＭＡ２に入力される。
【００２５】そして、第２出力電流制限回路ＭＡ２は、
トランジスタ出力電流を第２電流制限値と比較する。こ
こで、トランジスタ出力電流が大きくなったときには、
第２出力電流制限回路ＭＡ２は、出力トランジスタＭ１
のゲート電圧を変化させることにより出力電流制限を実
施し、トランジスタ出力電流が第２電流制限値を超えな
いようにする。
トランジスタ出力電流を第２電流制限値と比較する。こ
こで、トランジスタ出力電流が大きくなったときには、
第２出力電流制限回路ＭＡ２は、出力トランジスタＭ１
のゲート電圧を変化させることにより出力電流制限を実
施し、トランジスタ出力電流が第２電流制限値を超えな
いようにする。
【００２６】他方、ボルテージレギュレータ５の立ち上
がり完了後、すなわちボルテージレギュレータ５がオン
制御されてから所定時間経過した後は、切替スイッチ１
３によって第１出力電流制限回路ＭＡ１が選択される。
この場合、このトランジスタ出力電流は、切替スイッチ
１３の選択に従って、第１出力電流制限回路ＭＡ１に入
力される。そして、第１出力電流制限回路ＭＡ１は、ト
ランジスタ出力電流を第１電流制限値と比較する。ここ
で、トランジスタ出力電流が大きくなったときには、第
１出力電流制限回路ＭＡ１は、出力トランジスタＭ１の
ゲート電圧を変化させることにより出力電流制限を実施
し、トランジスタ出力電流が第１電流制限値を超えない
ようにする。
がり完了後、すなわちボルテージレギュレータ５がオン
制御されてから所定時間経過した後は、切替スイッチ１
３によって第１出力電流制限回路ＭＡ１が選択される。
この場合、このトランジスタ出力電流は、切替スイッチ
１３の選択に従って、第１出力電流制限回路ＭＡ１に入
力される。そして、第１出力電流制限回路ＭＡ１は、ト
ランジスタ出力電流を第１電流制限値と比較する。ここ
で、トランジスタ出力電流が大きくなったときには、第
１出力電流制限回路ＭＡ１は、出力トランジスタＭ１の
ゲート電圧を変化させることにより出力電流制限を実施
し、トランジスタ出力電流が第１電流制限値を超えない
ようにする。
【００２７】なお、ボルテージレギュレータ５がオン状
態にある場合、出力トランジスタＭ１のゲート電圧は、
常時、短絡電流検出トランジスタＭ３のゲートにも入力
される。そして、短絡電流制限回路ＭＢは、出力トラン
ジスタＭ１のゲート電圧を変化させることにより、短絡
時における過電流を防止するための出力電流制限を実施
する。
態にある場合、出力トランジスタＭ１のゲート電圧は、
常時、短絡電流検出トランジスタＭ３のゲートにも入力
される。そして、短絡電流制限回路ＭＢは、出力トラン
ジスタＭ１のゲート電圧を変化させることにより、短絡
時における過電流を防止するための出力電流制限を実施
する。
【００２８】前記のとおり、第２出力電流制限回路ＭＡ
２の第２電流制限値は、第１出力電流制限回路ＭＡ１の
第１電流制限値よりも小さい値となっている。したがっ
て、図３ボルテージレギュレータ５の立ち上がり時にお
けるトランジスタ出力電流は、立ち上がり完了後に比べ
て低くなる。このため、このボルテージレギュレータ５
においては、その立ち上がり時の突入電流を低減するこ
とができ、また立ち上がり完了後は、トランジスタ出力
電流を、正規の最大出力電流値とすることができる。そ
の結果、ボルテージレギュレータ５の立ち上がり時に、
その突入電流によってボルテージデテクタ４の検出電圧
が閾値以下に低下することがなくなる。したがって、ボ
ルテージデテクタ４から誤ってリセット信号が出力され
るのが防止され、電子システム１が誤ってリセット（初
期化）されるのが防止される。
２の第２電流制限値は、第１出力電流制限回路ＭＡ１の
第１電流制限値よりも小さい値となっている。したがっ
て、図３ボルテージレギュレータ５の立ち上がり時にお
けるトランジスタ出力電流は、立ち上がり完了後に比べ
て低くなる。このため、このボルテージレギュレータ５
においては、その立ち上がり時の突入電流を低減するこ
とができ、また立ち上がり完了後は、トランジスタ出力
電流を、正規の最大出力電流値とすることができる。そ
の結果、ボルテージレギュレータ５の立ち上がり時に、
その突入電流によってボルテージデテクタ４の検出電圧
が閾値以下に低下することがなくなる。したがって、ボ
ルテージデテクタ４から誤ってリセット信号が出力され
るのが防止され、電子システム１が誤ってリセット（初
期化）されるのが防止される。
【００２９】
【発明の効果】本発明にかかるボルテージレギュレータ
によれば、その立ち上がり時の突入電流を低減すること
ができ、またボルテージレギュレータが立ち上がってか
らは正規の最大出力電流を流すことができ、従来から問
題であったボルテージレギュレータ立ち上がり時におけ
るシステムの誤動作等を防止することができる。
によれば、その立ち上がり時の突入電流を低減すること
ができ、またボルテージレギュレータが立ち上がってか
らは正規の最大出力電流を流すことができ、従来から問
題であったボルテージレギュレータ立ち上がり時におけ
るシステムの誤動作等を防止することができる。
【図１】 本発明にかかるボルテージレギュレータを搭
載した電子システムの概略構成を示す模式図である。
載した電子システムの概略構成を示す模式図である。
【図２】 図１に示す電子システムのボルテージレギュ
レータの回路図である。
レータの回路図である。
【図３】 図２に示すボルテージレギュレータにおける
出力電圧と出力電流との関係を示すグラフである。
出力電圧と出力電流との関係を示すグラフである。
【符号の説明】
１…電子システム、２…バッテリ、３…配線、４…ボル
テージデテクタ、５…ボルテージレギュレータ、６…負
荷、７…入力端子、８…接地端子、９…出力端子、１１
…オン・オフ制御装置、１２…カウンタ回路、１３…切
替スイッチ、ＭＡ…出力電流制限回路、ＭＡ１…第１出
力電流制限回路、ＭＡ２…第２出力電流制限回路、ＭＢ
…短絡電流制限回路、Ａ１…差動増幅器、Ｑ１…基準電
圧部、Ｍ１…出力トランジスタ、Ｍ２…出力電流検出ト
ランジスタ、Ｍ３…短絡電流検出トランジスタ、Ｒ１…
第１帰還抵抗、Ｒ２…第２帰還抵抗、Ｒ３…基準抵抗。
テージデテクタ、５…ボルテージレギュレータ、６…負
荷、７…入力端子、８…接地端子、９…出力端子、１１
…オン・オフ制御装置、１２…カウンタ回路、１３…切
替スイッチ、ＭＡ…出力電流制限回路、ＭＡ１…第１出
力電流制限回路、ＭＡ２…第２出力電流制限回路、ＭＢ
…短絡電流制限回路、Ａ１…差動増幅器、Ｑ１…基準電
圧部、Ｍ１…出力トランジスタ、Ｍ２…出力電流検出ト
ランジスタ、Ｍ３…短絡電流検出トランジスタ、Ｒ１…
第１帰還抵抗、Ｒ２…第２帰還抵抗、Ｒ３…基準抵抗。
フロントページの続き
Ｆターム(参考） 5H420 BB12 BB13 CC02 DD02 EA14
EA18 EA19 EA39 EA48 EB15
EB37 FF04 FF19 FF23 GG03
NA12 NA17 NA32 NB02 NB03
NB12 NB18 NB36 NC02 NC03
NC06 NC14 NC23 NC27 NC35
5H430 BB01 BB09 BB11 BB12 CC06
EE06 EE18 FF02 FF07 FF13
FF17 GG05 GG09 HH03 JJ04
KK05 LA07 LA08
Claims (3)
- 【請求項１】 外部負荷に定電圧を出力する定電圧出力
部と、 上記定電圧出力部の出力電流と所定の電流制限値とを比
較し、該出力電流が該電流制限値を超えようとするとき
には、該出力電流を該電流制限値以下となるように制限
する出力電流制限部とが設けられているボルテージレギ
ュレータであって、 上記出力電流制限部が、上記電流制限値として、第１電
流制限値と、該第１電流制限値よりも値が小さい第２電
流制限値とを有するとともに、両電流制限値を切り替え
ることができるようになっていることを特徴とするボル
テージレギュレータ。 - 【請求項２】 上記出力電流制限部が、該ボルテージレ
ギュレータがオン制御された時点から所定時間内は第２
電流制限値を用い、上記所定時間経過以後は第１電流制
限値を用いるようになっていることを特徴とする請求項
１に記載のボルテージレギュレータ。 - 【請求項３】 該ボルテージレギュレータがオン制御さ
れた時点からの経過時間をカウントするカウンタ回路が
設けられていて、 上記出力電流制限部が、上記カウンタ回路のカウント値
により、両電流制限値を切り替えるようになっているこ
とを特徴とする請求項２に記載のボルテージレギュレー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075594A JP2003271251A (ja) | 2002-03-19 | 2002-03-19 | ボルテージレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075594A JP2003271251A (ja) | 2002-03-19 | 2002-03-19 | ボルテージレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003271251A true JP2003271251A (ja) | 2003-09-26 |
Family
ID=29204624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002075594A Pending JP2003271251A (ja) | 2002-03-19 | 2002-03-19 | ボルテージレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003271251A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007181290A (ja) * | 2005-12-27 | 2007-07-12 | Mitsumi Electric Co Ltd | 電源回路及びその起動方法 |
| JP2008026947A (ja) * | 2006-07-18 | 2008-02-07 | Seiko Instruments Inc | ボルテージレギュレータ |
| CN101488711A (zh) * | 2008-01-18 | 2009-07-22 | 精工电子有限公司 | 稳压器 |
| US8253404B2 (en) | 2007-12-14 | 2012-08-28 | Ricoh Company, Ltd. | Constant voltage circuit |
| KR101347538B1 (ko) | 2011-12-23 | 2014-01-06 | 주식회사 케이이씨 | 저전압 강하 레귤레이터의 돌입 전류 보호회로 |
| KR20140013964A (ko) | 2012-07-26 | 2014-02-05 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
| JP2015127902A (ja) * | 2013-12-27 | 2015-07-09 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| US10270408B2 (en) | 2016-10-14 | 2019-04-23 | Renesa Electronics Corporation | Semiconductor device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0898419A (ja) * | 1994-09-27 | 1996-04-12 | Canon Inc | 電源回路 |
| JPH09305246A (ja) * | 1996-05-09 | 1997-11-28 | Oki Electric Ind Co Ltd | 過電流制御回路 |
| JPH10201095A (ja) * | 1996-12-27 | 1998-07-31 | Rohm Co Ltd | 電源回路 |
| JPH10222234A (ja) * | 1997-01-31 | 1998-08-21 | Nec Corp | 基準電圧発生回路 |
| JPH10271680A (ja) * | 1997-03-26 | 1998-10-09 | Rohm Co Ltd | 電源回路 |
| JPH11215699A (ja) * | 1998-01-27 | 1999-08-06 | Sanyo Electric Co Ltd | 携帯型電子機器 |
| JPH11219238A (ja) * | 1998-02-02 | 1999-08-10 | Harness Syst Tech Res Ltd | 電源監視回路及びその電源監視方法 |
| JP2001109531A (ja) * | 1999-10-12 | 2001-04-20 | Sharp Corp | 安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置 |
-
2002
- 2002-03-19 JP JP2002075594A patent/JP2003271251A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0898419A (ja) * | 1994-09-27 | 1996-04-12 | Canon Inc | 電源回路 |
| JPH09305246A (ja) * | 1996-05-09 | 1997-11-28 | Oki Electric Ind Co Ltd | 過電流制御回路 |
| JPH10201095A (ja) * | 1996-12-27 | 1998-07-31 | Rohm Co Ltd | 電源回路 |
| JPH10222234A (ja) * | 1997-01-31 | 1998-08-21 | Nec Corp | 基準電圧発生回路 |
| JPH10271680A (ja) * | 1997-03-26 | 1998-10-09 | Rohm Co Ltd | 電源回路 |
| JPH11215699A (ja) * | 1998-01-27 | 1999-08-06 | Sanyo Electric Co Ltd | 携帯型電子機器 |
| JPH11219238A (ja) * | 1998-02-02 | 1999-08-10 | Harness Syst Tech Res Ltd | 電源監視回路及びその電源監視方法 |
| JP2001109531A (ja) * | 1999-10-12 | 2001-04-20 | Sharp Corp | 安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007181290A (ja) * | 2005-12-27 | 2007-07-12 | Mitsumi Electric Co Ltd | 電源回路及びその起動方法 |
| CN101109971B (zh) * | 2006-07-18 | 2011-09-28 | 精工电子有限公司 | 电压调节器 |
| JP2008026947A (ja) * | 2006-07-18 | 2008-02-07 | Seiko Instruments Inc | ボルテージレギュレータ |
| US7511464B2 (en) | 2006-07-18 | 2009-03-31 | Seiko Instruments Inc. | Voltage regulator |
| KR101188149B1 (ko) | 2006-07-18 | 2012-10-08 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터 |
| US8253404B2 (en) | 2007-12-14 | 2012-08-28 | Ricoh Company, Ltd. | Constant voltage circuit |
| CN101488711A (zh) * | 2008-01-18 | 2009-07-22 | 精工电子有限公司 | 稳压器 |
| US7768339B2 (en) * | 2008-01-18 | 2010-08-03 | Seiko Instruments Inc. | Voltage regulator |
| JP2009169785A (ja) * | 2008-01-18 | 2009-07-30 | Seiko Instruments Inc | ボルテージレギュレータ |
| KR101347538B1 (ko) | 2011-12-23 | 2014-01-06 | 주식회사 케이이씨 | 저전압 강하 레귤레이터의 돌입 전류 보호회로 |
| KR20140013964A (ko) | 2012-07-26 | 2014-02-05 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
| US9071047B2 (en) | 2012-07-26 | 2015-06-30 | Seiko Instruments Inc. | Voltage regulator |
| JP2015127902A (ja) * | 2013-12-27 | 2015-07-09 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| US10270408B2 (en) | 2016-10-14 | 2019-04-23 | Renesa Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8699195B2 (en) | System and method for detection of multiple current limits | |
| US8111493B2 (en) | Current limit detector | |
| US8611063B2 (en) | Current limit control with current limit detector | |
| JP5014194B2 (ja) | ボルテージレギュレータ | |
| US5224010A (en) | Power supply supervisor with independent power-up delays and a system incorporating the same | |
| US6522111B2 (en) | Linear voltage regulator using adaptive biasing | |
| US8129966B2 (en) | Voltage regulator circuit and control method therefor | |
| JP3254159B2 (ja) | 充放電制御回路 | |
| US8253404B2 (en) | Constant voltage circuit | |
| US8044708B2 (en) | Reference voltage generator | |
| JP4889398B2 (ja) | 定電圧電源回路 | |
| US7095217B1 (en) | Method circuitry and electronic device for controlling a variable output dc power source | |
| US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
| US9712041B2 (en) | Apparatuses and methods for over-current protection of DC-DC voltage converters | |
| US20100090664A1 (en) | Voltage regulator having active foldback current limiting circuit | |
| US11003201B1 (en) | Low quiescent current low-dropout regulator (LDO) | |
| US8080978B2 (en) | Battery charging system and method | |
| JP2002169618A (ja) | 定電圧電源回路および該定電圧電源回路を内蔵した電子機器 | |
| JP2003271251A (ja) | ボルテージレギュレータ | |
| WO2004095156A1 (ja) | 定電圧電源回路 | |
| US6597153B1 (en) | Fast transient charging circuit | |
| JP2005293067A (ja) | ボルテージレギュレータ | |
| CN113949127A (zh) | 一种用于系统供电的供电管理电路及控制方法 | |
| US20230384813A1 (en) | Low-dropout regulator circuit and control method thereof | |
| JP2811904B2 (ja) | 電源保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |