KR101347538B1 - 저전압 강하 레귤레이터의 돌입 전류 보호회로 - Google Patents

저전압 강하 레귤레이터의 돌입 전류 보호회로 Download PDF

Info

Publication number
KR101347538B1
KR101347538B1 KR1020110141751A KR20110141751A KR101347538B1 KR 101347538 B1 KR101347538 B1 KR 101347538B1 KR 1020110141751 A KR1020110141751 A KR 1020110141751A KR 20110141751 A KR20110141751 A KR 20110141751A KR 101347538 B1 KR101347538 B1 KR 101347538B1
Authority
KR
South Korea
Prior art keywords
transistor
output
terminal
turned
switch
Prior art date
Application number
KR1020110141751A
Other languages
English (en)
Other versions
KR20130073744A (ko
Inventor
김시홍
권진규
박혜영
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020110141751A priority Critical patent/KR101347538B1/ko
Publication of KR20130073744A publication Critical patent/KR20130073744A/ko
Application granted granted Critical
Publication of KR101347538B1 publication Critical patent/KR101347538B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명의 일 실시예는 저전압 강하 레귤레이터의 돌입 전류 보호회로에 관한 것으로, 해결하고자 하는 기술적 과제는 저전압 강하 레귤레이터의 초기 구동시 돌입 전류(inrush current)를 감지하여 그 돌입 전류를 차단할 수 있는 저전압 강하 레귤레이터의 돌입 전류 보호회로를 제공하는데 있다. 이를 위해 본 발명은 차동 증폭기의 출력 단자와 패스 트랜지스터의 게이트 단자 사이에 설치된 저전압 강하 레귤레이터의 돌입 전류 보호회로에 있어서, 전원 입력 단자와 상기 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터를 통하여 출력되는 전류에 비례하는 전류를 출력하는 제1트랜지스터; 상기 제1트랜지스터와 접지 단자 사이에 전기적으로 연결되어, 상기 저전압 강하 레귤레이터의 초기 구동시 제1시간동안 턴온되는 제1스위치; 상기 전원 입력 단자와 접지 단자 사이에 전기적으로 연결되어, 상기 제1트랜지스터 및 제1스위치의 턴온시 함께 턴온되는 제2트랜지스터; 및, 상기 전원 입력 단자와 상기 제1트랜지스터 및 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 제2트랜지스터의 턴온시 함께 턴온되어 상기 패스 트랜지스터의 출력 전류 및 출력 전압을 제1출력 전류 및 제2출력 전압으로 제한하는 제3트랜지스터를 포함하는 저전압 강하 레귤레이터의 돌입 전류 보호회로를 제공한다.

Description

저전압 강하 레귤레이터의 돌입 전류 보호회로{INRUSH CURRENT PROTECTING CIRCUIT OF LOW DROP OUTPUT REGULATOR}
본 발명의 일 실시예는 저전압 강하 레귤레이터의 돌입 전류 보호회로에 관한 것이다.
도 1은 종래 기술에 따른 저전압 강하 레귤레이터와 외부 장치가 연결된 상태를 도시한 블록도이다.
도 1에 도시된 바와 같이, 종래의 저전압 강하 레귤레이터(10')는 전원 입력 단자(VIN)로 공급되는 입력 전원을 전원 출력 단자(VOUT)를 통하여 바이패스(bypass)시키되, 게이트 전극으로 공급되는 차동 증폭기(AMP)의 출력 전압의 제어를 받아 그 전원 출력 단자(VOUT)의 전압이 정전압으로 유지되게 하는 패스 트랜지스터(PT)와, 상기 전원 출력 단자(VOUT)의 출력 전압을 분압용 저항(R1',R2')을 이용하여 소정 비율로 분압하는 전압 분압부와, 상기 전압 분압부의 출력 전압을 기 설정된 기준 전압(VREF)과 비교하고, 그 차전압을 상기 패스 트랜지스터(PT)의 게이트 전극에 공급하여 상기 전원 출력 단자(VOUT)로 패스되는 출력 전압이 일정 레벨로 유지되도록 하는 차동 증폭기(AMP)로 이루어진다.
패스 트랜지스터(예를 들면, PMOS 트랜지스터)(PT)의 소스 전극은 전원 입력 단자(VIN)에, 게이트 전극은 차동 증폭기(AMP)의 출력 단자에, 드레인 전극은 전원 출력 단자(VOUT)에 각각 접속되며, 패스 트랜지스터(PT)의 드레인 전극과 전원 출력 단자(VOUT)의 접속점이 전압 분압부의 직렬 접속 저항(R1',R2')을 통해 접지 단자에 접속된다.
따라서, 상기 패스 트랜지스터(PT)는 상기 전원 입력 단자(VIN)로 공급되는 입력 전원을 전원 출력 단자(VOUT)로 바이 패스시킴에 있어서, 게이트 전극으로 공급되는 상기 차동 증폭기(AMP)의 출력 전압의 제어를 받아 그 패스 전원 즉, 전원 출력 단자(VOUT)에 출력되는 전원 전압을 정전압으로 유지하게 된다.
예를 들어, 상기 전원 출력 단자(VOUT)에 출력되는 전압이 상승되는 경우, 상기 전압 분압부의 직렬 접속 저항(R1',R2')의 접속점으로부터 차동 증폭기(AMP)의 비반전 입력 단자에 공급되는 분압 전압도 그에 상응되게 증가된다.
이에 따라, 상기 차동 증폭기(AMP)의 반전 입력 단자(-)에 공급되는 기준 전압(VREF)과 비반전 입력 단자(+)에 공급되는 전압의 차전압은 상기 전원 출력 단자(VOUT)의 전압이 상승되기 이전에 비하여 상승된 된다.
이로 인하여, 상기 차동 증폭기(AMP)에서 상기 패스 트랜지스터(PT)의 게이트 전극에 공급되는 전압이 그만큼 상승되므로, 이 패스 트랜지스터(PT)를 통해 상기 전원 출력 단자(VOUT)로 출력되는 전압이 그만큼 하강된다.
따라서, 상기 전원 출력 단자(VOUT)에 출력되는 전압이 상승되는 경우, 상기 설명에서와 같이 패스 트랜지스터(PT)를 통해 상기 전원 출력 단자(VOUT)로 출력되는 전압이 그만큼 하강되어 그 전원 출력 단자(VOUT)의 출력 전압이 원래 레벨로 유지된다.
상기 전원 출력 단자(VOUT)에 출력되는 전압이 하강되는 경우, 상기와 같은 원리로 전원 출력 단자(VOUT)로 출력되는 전압이 그만큼 상승되어 그 전압 출력 단자(VOUT)의 출력 전압이 원래 레벨로 유지된다.
결국, 상기 설명에서와 같이 전원 출력 단자(VOUT)에 출력되는 전원 전압이 상승되거나 하강되는 경우, 상기와 같은 과정을 통해 그 전원 전압의 레벨이 자동적으로 해당 레벨만큼 하강되거나 상승되어 정전압을 출력할 수 있게 된다.
이와 같이 종래의 저전압 강하 레귤레이터(10')는 부궤환 구조를 가지며 패스 트랜지스터(PT)의 출력 전압을 감지하여 기준 전압과 비교함으로써, 빠른 응답 특성을 가지면서 출력 전압을 레귤레이션하게 된다. 일례로, 1A급 이상의 저전압 강하 레귤레이터(10')는 상대적으로 큰 사이즈의 패스 트랜지스터(PT)를 가지며, 이러한 패스 트랜지스터(PT)는 사이즈가 크기 때문에 저항 값(Ro)이 상대적으로 작다.
그런데, 통상 저전압 강하 레귤레이터(10')의 초기 구동시 패스 트랜지스터(PT)는 가장 작은 저항값을 가지며, VIN/Ro에 해당하는 피크(peak)성 전류, 즉, 돌입 전류가 전원 출력 단자를 통하여 출력 캐패시터(Co)를 충전하게 된다. 이때 돌입 전류는 패스 트랜지스터(PT)의 사이즈에 따라 다르지만 대략 5A 이상의 피크성 전류가 순간적으로 출력 캐패시터(Co)를 충전하게 된다. 이러한 돌입 전류는 회로를 파괴시키기에 충분한 전류이며, 저전압 강하 레귤레이터(10')뿐만 아니라 저전압 강하 레귤레이터(10')에 연결된 외부 장치(30')까지 손상을 주게 된다.
본 발명의 일 실시예는 저전압 강하 레귤레이터의 초기 구동시 돌입 전류(inrush current)를 감지하여 그 돌입 전류를 차단할 수 있는 저전압 강하 레귤레이터의 돌입 전류 보호회로를 제공한다.
본 발명의 일 실시예는 차동 증폭기의 출력 단자와 패스 트랜지스터의 게이트 단자 사이에 설치된 저전압 강하 레귤레이터의 돌입 전류 보호회로에 있어서, 전원 입력 단자와 상기 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터를 통하여 출력되는 전류에 비례하는 전류를 출력하는 제1트랜지스터; 상기 제1트랜지스터와 접지 단자 사이에 전기적으로 연결되어, 상기 저전압 강하 레귤레이터의 초기 구동시 제1시간동안 턴온되는 제1스위치; 상기 전원 입력 단자와 접지 단자 사이에 전기적으로 연결되어, 상기 제1트랜지스터 및 제1스위치의 턴온시 함께 턴온되는 제2트랜지스터; 및, 상기 전원 입력 단자와 상기 제1트랜지스터 및 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 제2트랜지스터의 턴온시 함께 턴온되어 상기 패스 트랜지스터의 출력 전류 및 출력 전압을 제1출력 전류 및 제2출력 전압으로 제한하는 제3트랜지스터를 포함한다.
상기 전원 입력 단자와 상기 제1트랜지스터 및 상기 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터를 통하여 출력되는 전류에 비례하는 전류를 출력하는 제4트랜지스터; 상기 제4트랜지스터와 접지 단자 사이에 전기적으로 연결되어, 상기 저전압 강하 레귤레이터의 초기 구동시 제2시간동안만 턴온되어 있는 제2스위치; 상기 전원 입력 단자와 접지 단자 사이에 전기적으로 연결되어, 상기 제4트랜지스터 및 제2스위치의 턴온시 함께 턴온되는 제5트랜지스터; 및, 상기 전원 입력 단자와 상기 제1,4트랜지스터 및 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 제4트랜지스터의 턴온시 함께 턴온되어 상기 패스 트랜지스터의 출력 전류 및 출력 전압을 제1,2출력 전류 및 제1,2출력 전압으로 제한하는 제6트랜지스터를 더 포함할 수 있다.
상기 제1,4트랜지스터는 각각 상기 패스 트랜지스터가 갖는 출력 전류의 대략 1/1000 내지 1/10의 전류를 출력할 수 있다.
상기 저전압 강하 레귤레이터의 초기 구동후, 상기 제1스위치는 대략 100 내지 300 ㎲동안 턴온된 후 턴오프되고, 상기 제2스위치는 대략 200 내지 600 ㎲동안 턴온된 후 턴오프될 수 있다.
상기 제1출력 전류는 상기 제2출력 전류보다 작을 수 있다.
상기 제1출력 전압은 상기 제2출력 전압보다 작을 수 있다.
상기 제1출력 전압은 시간에 따라 점차 증가하는 형태일 수 있다.
상기 제1출력 전압 및 상기 제2출력 전압은 시간에 따라 계단 형태로 중가하는 형태일 수 있다.
상기 제1스위치와 접지 단자의 사이에는 제1저항이 더 전기적으로 연결되고, 상기 전원 입력 단자와 상기 제2트랜지스터의 사이에는 제2저항이 더 전기적으로 연결될 수 있다.
상기 제2스위치와 접지 단자의 사이에는 제3저항이 더 전기적으로 연결되고, 상기 전원 입력 단자와 상기 제5트랜지스터의 사이에는 제4저항이 더 전기적으로 연결될 수 있다.
상기 패스 트랜지스터, 제1트랜지스터, 제3트랜지스터, 제4트랜지스터 및 제6트랜지스터는 P채널형 MOSFET이고, 상기 제2트랜지스터 및 제5트랜지스터는 N채널형 MOSFET일 수 있다.
상기 제1트랜지스터 및 상기 제4트랜지스터의 각 사이즈는 상기 패스 트랜지스터에 비하여 1/1000 내지 1/10 사이즈일 수 있다.
본 발명의 일 실시예는 저전압 강하 레귤레이터의 초기 구동시 돌입 전류(inrush current)를 감지하여 그 돌입 전류를 차단할 수 있는 저전압 강하 레귤레이터의 돌입 전류 보호회로를 제공한다.
일례로, 본 발명의 일 실시예는 상대적으로 작은 돌입 전류가 출력될 경우, 패스 트랜지스터가 상대적으로 작은 출력 전류 및 출력 전압을 출력하도록 한다. 또한, 본 발명의 일 실시예는 상대적으로 큰 돌입 전류가 출력될 경우, 패스 트랜지스터가 단계적으로 출력 전류 및 출력 전압을 출력하도록 한다.
또한, 본 발명의 일 실시예는 저전압 강하 레귤레이터의 초기 구동시에만 돌입 전류 보호회로가 동작하고, 그 이외의 시간에서는 돌입 전류 보호회로가 동작하지 않음으로써, 패스 트랜지스터의 동작을 방해하지 않는다. 즉, 본 발명의 일 실시예는 저전압 강하 레귤레이터의 동작중 발생할 수 있는 과전류를 차단하는 것이 아니라, 동작 초기에 발생할 수 있는 돌입 전류를 차단한다. 실질적으로, 저전압 강하 레귤레이터의 동작중 발생할 수 있는 과전류를 차단하는 회로는 별도로 알려져 있다.
도 1은 종래 기술에 따른 저전압 강하 레귤레이터와 외부 장치가 연결된 상태를 도시한 블록도이다.
도 2a는 본 발명의 일 실시예에 따른 돌입 전류 보호회로를 갖는 저전압 강하 레귤레이터와 외부 장치가 연결된 상태를 도시한 블록도이고, 도 2b는 과전류 보호회로의 미적용시 및 적용시의 출력 전류 및 출력 전압의 변화를 도시한 그래프이다.
도 3a은 본 발명의 일 실시예에 따른 저전압 강하 레귤레이터의 돌입 전류 보호회로를 도시한 블록도이고, 도 3b는 돌입 전류 보호회로중 제1,2스위치의 턴온/턴오프 타이밍을 도시한 타이밍도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 저전압 강하 레귤레이터의 돌입 전류 보호회로에서 전류 차단 상태를 도시한 그래프이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 2a는 본 발명의 일 실시예에 따른 돌입 전류 보호회로를 갖는 저전압 강하 레귤레이터와 외부 장치가 연결된 상태를 도시한 블록도이고, 도 2b는 돌입 전류 보호회로의 미적용시 및 적용시의 출력 전류 및 출력 전압의 변화를 도시한 그래프이다.
도 2a에 도시된 바와 같이, 본 발명에 따른 돌입 전류 보호회로(100)는 차동 증폭기(AMP)의 출력 단자와 패스 트랜지스터(PT)의 게이트 전극 사이에 설치된다. 이러한 돌입 전류 보호회로(100)는 저전압 강하 레귤레이터(10)의 초기 구동시 패스 트랜지스터(PT)에 의한 돌입 전류 즉, 출력 전류를 센싱한다. 상기 센싱된 출력 전류에 따라 상기 돌입 전류 보호회로(100)가 상기 패스 트랜지스터(PT)의 게이트 전극에 인가되는 전압 레벨을 변화시킴으로써, 상기 패스 트랜지스터(PT)를 통하여 출력되는 출력 전류가 제한되도록 한다.
즉, 도 2b에 도시된 바와 같이, 돌입 전류 보호회로(100)는 패스 트랜지스터(PT)의 출력 단자를 통한 돌입 전류가 일정 레벨로 낮춰져서 출력되도록 할 뿐만 아니라, 출력 단자를 통한 출력 전압도 완만하게 증가하도록 한다.
여기서, 도 2b에 도시된 바와 같이, 상기 돌입 전류 보호회로(100)가 미적용되었을 때에는, 상기 패스 트랜지스터(PT)의 출력 단자를 통하여 상대적으로 큰 돌입 전류가 그대로 출력될 수 있고, 또한 출력 단자를 통한 전압 역시 갑작스럽게 증가할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 저전압 강하 레귤레이터의 돌입 전류 보호회로를 도시한 블록도이고, 도 3b는 돌입 전류 보호회로중 제1,2스위치의 턴온 /턴오프 타이밍을 도시한 타이밍도이다.
도 3a에 도시된 바와 같이, 차동 증폭기(AMP)의 출력 단자와 패스 트랜지스터(PT)의 게이트 전극 사이에 설치된 저전압 강하 레귤레이터(10)의 돌입 전류 보호회로(100)는 제1트랜지스터(M1), 제1스위치(SW1), 제1저항(R1), 제2트랜지스터(M2), 제2저항(R2), 제3트랜지스터(M3), 제4트랜지스터(M4), 제2스위치(SW2), 제3저항(R3), 제5트랜지스터(M5), 제4저항(R4) 및 제6트랜지스터(M6)를 포함한다.
여기서, 상기 패스 트랜지스터(PT), 제1트랜지스터(M1), 제3트랜지스터(M3), 제4트랜지스터(M4) 및 제6트랜지스터(M6)는 P채널형 MOSFET일 수 있고, 상기 제2트랜지스터(M2) 및 제5트랜지스터(M5)는 N채널형 MOSFET일 수 있다. 물론, 그 반대도 가능하다. 더불어, 상기 패스 트랜지스터(PT)는 소스 전극이 전원 입력 단자(VIN)에 연결되고, 드레인 전극이 전원 출력 단자(VOUT)에 연결될 수 있다.
상기 제1트랜지스터(M1)는 전원 입력 단자(VIN)와 상기 패스 트랜지스터(PT)의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터(PT)를 통하여 출력되는 전류에 비례하는 감소된 전류를 출력하는 역할을 한다. 즉, 상기 제1트랜지스터(M1)는 소스 전극이 전원 입력 단자(VIN)에 연결되고, 게이트 전극이 패스 트랜지스터(PT)의 게이트 전극에 연결되며, 드레인 전극이 상기 제1스위치(SW1)의 제1전극에 연결된다. 이러한 제1트랜지스터(M1)는 실질적으로 상기 패스 트랜지스터(PT)에 전류 미러 형태로 연결되어 있으며, 상기 패스 트랜지스터(PT)가 갖는 출력 전류의 대략 1/1000 내지 1/10의 전류를 출력한다. 즉, 상기 제1트랜지스터(M1)는 상기 패스 트랜지스터(PT)가 갖는 사이즈의 대략 1/1000 내지 1/10의 사이즈를 갖는다. 일례로, 상기 제1트랜지스터(M1)는 상기 패스 트랜지스터(PT)가 갖는 출력 전류의 대략 1/100의 전류를 출력하도록 설계된다. 물론, 본 발명에서 상기 제1트랜지스터(M1)의 출력 전류나 사이즈가 한정되는 것은 아니며, 이는 상기 패스 트랜지스터(PT)를 통한 출력 전류의 보호 레벨에 따라 변경될 수 있다.
상기 제1스위치(SW1)는 제1전극이 상기 제1트랜지스터(M1)의 드레인 전극에 연결되고, 제2전극이 제1저항(R1)의 제1전극 및 제2트랜지스터(M2)의 게이트 전극에 연결된다. 이러한 제1스위치(SW1)는 저전압 강하 레귤레이터(10)의 초기 구동후 대략 대략 100 내지 300 ㎲동안 턴온된 후 턴오프된다. 물론, 이러한 제1스위치(SW1)의 구동을 위해 캐패시터에 의해 제어되는 별도의 타이머(미도시)가 구비될 수 있다. 더불어, 본 발명에서 상기 제1스위치(SW1)의 턴온 시간이 한정되는 것은 아니며, 이는 상기 패스 트랜지스터(PT)를 통한 출력 전류의 보호 레벨에 따라 변경될 수 있다.
상기 제1저항(R1)은 제1전극이 상기 제1스위치(SW1)의 제2전극 및 상기 제2트랜지스터(M2)의 게이트 전극에 연결될 수 있고, 제2전극은 접지 단자에 연결될 수 있다. 이러한 제1저항(R1)은 상기 제2트랜지스터(M2)의 게이트 전극과 소스 전극 사이에 일정 전압 차이가 형성되도록 하여 상기 제2트랜지스터(M2)가 턴온되도록 하는 역할을 한다.
상기 제2저항(R2)은 제1전극이 상기 전원 입력 단자(VIN)에 연결되고, 제2전극이 상기 제2트랜지스터(M2)의 드레인 전극 및 상기 제3트랜지스터(M3)의 게이트 전극에 전기적으로 연결된다. 이러한 제2저항(R2)은 상기 제3트랜지스터(M3)의 게이트 전극과 소스 전극 사이에 일정 전압 차이가 형성되도록 하여 상기 제3트랜지스터(M3)가 턴온되도록 하는 역할을 한다.
상기 제3트랜지스터(M3)는 소스 전극이 전원 입력 단자(VIN)에 연결되고, 드레인 전극이 상기 제1트랜지스터(M1)의 게이트 전극, 상기 제4트랜지스터(M4)의 게이트 전극 및 상기 패스 트랜지스터(PT)의 게이트 전극에 연결된다. 따라서, 상기 제3트랜지스터(M3)가 턴온될 경우 상기 패스 트랜지스터(PT)의 게이트 전극에 인가되는 게이트 전압은 일정 레벨로 제한됨으로써, 상기 패스 트랜지스터(PT)의 출력 전류 및 출력 전압이 제한된다.
상기 제4트랜지스터(M4)는 전원 입력 단자(VIN)와 상기 패스 트랜지스터(PT)의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터(PT)를 통하여 출력되는 전류에 비례하는 감소된 전류를 출력하는 역할을 한다. 즉, 상기 제4트랜지스터(M4)는 소스 전극이 전원 입력 단자(VIN)에 연결되고, 게이트 전극이 상기 패스 트랜지스터(PT)의 게이트 전극에 연결되며, 드레인 전극이 상기 제2스위치(SW2)의 제1전극에 연결된다. 이러한 제4트랜지스터(M4)는 실질적으로 상기 패스 트랜지스터(PT)와 전류 미러 형태로 연결되어 있으며, 상기 패스 트랜지스터(PT)가 갖는 출력 전류의 대략 1/1000 내지 1/10의 전류를 출력한다. 즉, 상기 제4트랜지스터(M4)는 상기 패스 트랜지스터(PT)가 갖는 사이즈의 대략 1/1000 내지 1/10의 사이즈를 갖는다. 일례로, 상기 제4트랜지스터(M4)는 상기 패스 트랜지스터(PT)가 갖는 출력 전류의 대략 1/100의 전류를 출력하도록 설계된다. 물론, 본 발명에서 상기 제4트랜지스터(M4)의 출력 전류나 사이즈가 한정되는 것은 아니며, 이는 상기 패스 트랜지스터(PT)를 통한 출력 전류의 보호 레벨에 따라 변경될 수 있다.
상기 제2스위치(SW2)는 제1전극이 상기 제4트랜지스터(M4)의 드레인 전극에 연결되고, 제2전극이 제3저항(R3)의 제1전극 및 제5트랜지스터(M5)의 게이트 전극에 연결된다. 이러한 제2스위치(SW2)는 저전압 강하 레귤레이터(10)의 초기 구동후 대략 대략 200 내지 600 ㎲동안 턴온된 후 턴오프된다. 물론, 이러한 제2스위치(SW2)의 구동을 위해 캐패시터에 의해 제어되는 별도의 타이머(도시되지 않음)가 구비될 수 있다. 더불어, 본 발명에서 상기 제2스위치(SW2)의 턴온 시간이 한정되는 것은 아니며, 이는 상기 패스 트랜지스터(PT)를 통한 출력 전류의 보호 레벨에 따라 변경될 수 있다.
상기 제3저항(R3)은 제1전극이 상기 제2스위치(SW2)의 제2전극 및 상기 제5트랜지스터(M5)의 게이트 전극에 연결될 수 있고, 제2전극은 접지 단자에 연결될 수 있다. 이러한 제3저항(R3)은 상기 제5트랜지스터(M5)의 게이트 전극과 소스 전극 사이에 일정 전압 차이가 형성되도록 하여 상기 제5트랜지스터(M5)가 턴온되도록 하는 역할을 한다.
상기 제4저항(R4)은 제1전극이 상기 전원 입력 단자(VIN)에 연결되고, 제2전극이 상기 제5트랜지스터(M5)의 드레인 전극 및 상기 제6트랜지스터(M6)의 게이트 전극에 전기적으로 연결된다. 이러한 제4저항(R4)은 상기 제6트랜지스터(M6)의 게이트 전극과 소스 전극 사이에 일정 전압 차이가 형성되도록 하여 상기 제6트랜지스터(M6)가 턴온되도록 하는 역할을 한다.
상기 제6트랜지스터(M6)는 소스 전극이 전원 입력 단자(VIN)에 연결되고, 드레인 전극이 상기 제4트랜지스터(M4)의 게이트 전극, 상기 제1트랜지스터(M1)의 게이트 전극 및 상기 패스 트랜지스터(PT)의 게이트 전극에 연결된다. 따라서, 상기 제6트랜지스터(M6)가 턴온될 경우 상기 패스 트랜지스터(PT)의 게이트 전극에 인가되는 게이트 전압은 일정 레벨로 제한됨으로써, 상기 패스 트랜지스터(PT)의 출력 전류 및 출력 전압이 제한된다.
여기서, 도면중 제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3), 제4트랜지스터(M4), 제5트랜지스터(M5) 및 제6트랜지스터(M6)가 턴온되었을 때, 패스 트랜지스터(PT)의 출력 전류 및 출력 전압은 제1출력 전류 및 제1출력 전압으로 정의될 수 있고, 도면중 제4트랜지스터(M4), 제5트랜지스터(M5) 및 제6트랜지스터(M6)만이 턴온되었을 때, 패스 트랜지스터(PT)의 출력 전류 및 출력 전압은 제2출력 전류 및 제2출력 전압으로 정의될 수 있다.
실질적으로, 도면중 도면 부호 100a로 표시된 부분이 동작할 경우 돌입 전류는 제1출력 전류 미만으로 제한되고, 또한 도면 부호 100b로 표시된 부분만이 동작할 경우 제2출력 전류 미만으로 제한된다. 여기서, 상기 제1출력 전류는 상기 제2출력 전류에 비하여 상대적으로 작다.
한편, 도 3b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 저전압 강하 레귤레이터(10)의 돌입 전류 보호회로(100)는 캐패시터(C)를 이용한 타이머(20)를 포함하며, 이러한 타이머(20)에 의해 제1스위치(SW1) 및 제2스위치(SW2)의 턴온/턴오프 시간이 제어된다.
상기 캐패시터(C)를 이용한 타이머(20)는 일례로 시간이 흐름에 따라 충전 전압이 증가한다는 점에 착안하여, 상기 저전압 강하 레귤레이터(10)의 초기 구동과 함께 동작한다. 더불어, 이러한 타이머(20)에 의해 상기 저전압 강하 레귤레이터(10)의 초기 구동시부터 상기 제1스위치(SW1)는 대략 100 내지 300 ㎲동안 턴온 상태를 유지한 후 턴오프될 수 있다. 더불어, 상기 타이머(20)에 의해 상기 저전압 강하 레귤레이터(10)의 초기 구동시부터 상기 제2스위치(SW2)는 200 내지 600 ㎲동안 턴온 상태를 유지한 후 턴오프될 수 있다. 즉, 제2스위치(SW2)가 제1스위치(SW1)보다 더 오랫동안 턴온 상태를 유지한다.
더불어, 이러한 타이머(20)를 이용한 제1,2스위치(SW1,SW2)의 턴온/턴오프 시간 제어는 당업자에게 잘 알려진 사항이므로, 상기 타이머(20)의 구체적 구성 및 작용에 대한 설명은 생략한다.
계속해서, 상기와 같은 저전압 강하 레귤레이터(10)의 돌입 전류 보호회로(100)의 동작을 설명한다.
저전압 강하 레귤레이터(10)가 동작하기 시작하면, 패스 트랜지스터(PT)의 출력 전류 및 출력 전압이 증가하기 시작한다. 더불어, 타이머(20)에 의해 제1스위치(SW1) 및 제2스위치(SW2)가 제1시간동안 턴온 상태를 유지하며, 또한 제1시간 이후 제2시간동안 제1스위치(SW1)는 턴오프되고 제2스위치(SW2)만이 턴온 상태를 유지한다.
상기 제1시간 동안의 동작을 설명한다.
상기 제1시간 동안 제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3), 제4트랜지스터(M4), 제5트랜지스터(M5) 및 제6트랜지스터(M6)가 모두 동작한다. 즉, 도 3a에서 도면 부호 100a로 지정된 영역이 모두 동작한다.
먼저 차동 증폭기(AMP)의 출력 단자를 통하여 일정 레벨의 게이트 전압이 인가되면, 패스 트랜지스터(PT), 제1트랜지스터(M1) 및 제4트랜지스터(M4)가 함께 턴온된다. 여기서, 상기 제1트랜지스터(M1) 및 제4트랜지스터(M4)는 상기 패스 트랜지스터(PT)에 전류 미러 형태로 결합되어 있고, 또한 상기 패스 트랜지스터(PT)의 사이즈에 비해 상대적으로 작게 형성되어 있으므로, 상기 패스 트랜지스터(PT)가 출력하는 돌입 전류 즉, 출력 전류에 비례하는 감소된 전류를 출력한다.
더불어, 이때 제1스위치(SW1)가 턴온된 상태이므로 제1저항(R1)에 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제2트랜지스터(M2)의 문턱 전압보다 높은 값을 의미한다.
상기 제1저항(R1)에 인가된 전압에 의해 제2트랜지스터(M2)의 소스 게이트간 전압이 문턱 전압 이상이 되므로, 상기 제2트랜지스터(M2)는 턴온된다.
따라서, 상기 제2저항(R2)은 상기 전원 입력 단자(VIN)와 접지 단자의 사이에 연결된 상태가 되고, 이에 따라 상기 제2저항(R2)에도 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제3트랜지스터(M3)의 문턱 전압보다 높은 값을 의미한다.
상기 제2저항(R2)에 인가된 전압에 의해 제3트랜지스터(M3)의 소스 게이트간 전압이 문턱 전압 이상이 되므로, 상기 제3트랜지스터(M3)는 턴온된다.
이와 같이 제3트랜지스터(M3)가 턴온되면 상기 전원 입력 단자(VIN)로부터의 전압이 그대로 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 실질적으로, 상기 전원 입력 단자(VIN)의 전압으로부터 상기 제3트랜지스터(M3)의 소스 전극과 드레인 전극 사이의 전압을 차감한 전압이 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 따라서, 상기 제1시간동안 상기 패스 트랜지스터(PT)를 통한 출력 전류 및 출력 전압은 일정 레벨로 제한된다.
더욱이, 제1시간 동안 상기 제2스위치(SW2)가 턴온된 상태이므로 제3저항(R3)에 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제5트랜지스터(M5)의 문턱 전압보다 높은 값을 의미한다.
상기 제3저항(R3)에 인가된 전압에 의해 상기 제5트랜지스터(M5)의 소스 게이트간 전압이 문턱 전압 이상이 되므로, 상기 제5트랜지스터(M5)는 턴온된다.
따라서, 상기 제4저항(R4)은 상기 전원 입력 단자(VIN)와 접지 단자의 사이에 연결된 상태가 되고, 이에 따라 상기 제4저항(R4)에도 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제6트랜지스터(M6)의 문턱 전압보다 높은 값을 의미한다.
상기 제4저항(R4)에 인가된 전압에 의해 상기 제6트랜지스터(M6)이 소스 게이트간 전압이 문턱 전압 이상이 되므로, 상기 제6트랜지스터(M6)는 턴온된다.
이와 같이 제6트랜지스터(M6)가 턴온되면 상기 전원 입력 단자(VIN)로부터의 전압이 그대로 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 실질적으로, 상기 전원 입력 단자(VIN)의 전압으로부터 상기 제6트랜지스터(M5)의 소스 전극과 드레인 전극 사이의 전압을 차감한 전압이 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 따라서, 상기 제1시간동안 상기 패스 트랜지스터(PT)를 통한 출력 전류 및 출력 전압은 일정 레벨로 제한된다.
여기서, 제1트랜지스터(M1) 및 제4트랜지스터(M4)가 일례로 각각 패스 트랜지스터(PT)의 출력 전류에 비하여 1/100씩 감소된 전류를 출력할 경우, 전체적으로는 2/100로 감소된 전류를 출력한다.
더불어, 상기 제3트랜지스터(M3) 및 상기 제6트랜지스터(M6)에 의한 상기 패스 트랜지스터(PT)의 출력 전류 및 출력 전압은 제1출력 전류 및 제1출력 전압으로 정의될 수 있다.
한편, 상기 제1시간이 지나고 상기 제2시간이 되면 제1스위치(SW1)는 턴오프되고, 제2스위치(SW2)만이 일정 시간동안 턴온 상태를 유지한다. 따라서, 이때에는 제4트랜지스터(M4), 제5트랜지스터(M5) 및 제6트랜지터만이 동작한다. 즉, 도 3a에서 도면 부호 100b로 지정된 영역만이 동작한다.
먼저, 상기 제4트랜지스터(M4)만이 상기 패스 트랜지스터(PT)에 전류 미러 형태로 결합되어 있고, 또한 상기 패스 트랜지스터(PT)의 사이즈에 비해 상대적으로 작게 형성되어 있으므로, 상기 패스 트랜지스터(PT)가 출력하는 출력 전류에 비례하는 감소된 전류를 출력한다.
일례로, 제4트랜지스터(M4)가 패스 트랜지스터(PT)의 출력 전류에 비하여 1/100로 감소된 전류를 출력한다.
더불어, 상술한 바와 같이 제2스위치(SW2)가 턴온된 상태이므로 제3저항(R3)에 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제5트랜지스터(M5)의 문턱 전압보다 높은 값을 의미한다.
상기 제3저항(R3)에 인가된 전압에 의해 상기 제5트랜지스터(M5)의 소스 게이트간 전압이 문턱 전압 이상이 되므로, 상기 제5트랜지스터(M5)는 턴온된다.
따라서, 상기 제4저항(R4)은 상기 전원 입력 단자(VIN)와 접지 단자의 사이에 연결된 상태가 되고, 이에 따라 상기 제4저항(R4)에도 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제6트랜지스터(M6)의 문턱 전압보다 높은 값을 의미한다.
상기 제4저항(R4)에 문턱 전압 이상의 전압이 인가되므로, 상기 제6트랜지스터(M6)는 턴온된다.
이와 같이 제6트랜지스터(M6)가 턴온되면 상기 전원 입력 단자(VIN)로부터의 전압이 그대로 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 실질적으로, 상기 전원 입력 단자(VIN)의 전압으로부터 상기 제6트랜지스터(M6)의 소스 전극과 드레인 전극 사이의 전압을 차감한 전압이 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 따라서, 상기 제2시간 동안 상기 패스 트랜지스터(PT)를 통한 출력 전류 및 출력 전압은 제한된다.
여기서, 상기 패스 트랜지스터(PT)를 통한 출력 전류 및 출력 전압은 제2출력 전류 및 제2출력 전압으로 정의될 수 있으며, 이러한 제2출력 전류 및 제2출력 전압은 상술한 제1출력 전류 및 제2출력 전압보다 상대적으로 큰 값을 갖는다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 저전압 강하 레귤레이터의 돌입 전류 보호회로에서 전류 차단 상태를 도시한 그래프이다.
도 4a는 일례로 패스 트랜지스터(PT)의 출력 전류(IOUT)가 대략 500mA 미만인 경우 돌입 전류가 차단되는 상태를 도시한 것이다. 즉, 저전압 강하 레귤레이터(10)가 동작하기 시작하면, 패스 트랜지스터(PT)의 출력 전류는 제1시간동안 일정 레벨로 억제된 이후 정상 레벨로 출력된다. 이때, 패스 트랜지스터(PT)를 통한 출력 전압(VOUT)은 출력 전류가 상대적으로 작기 때문에 일정 레벨까지 시간에 따라 점차 증가하는 형태를 갖게 된다. 즉, 저전압 강하 레귤레이터의 출력 단자에 연결된 캐패시터(Co)가 서서히 충전되기 때문에 출력 전압(VOUT)이 서서히 증가하는 형태를 갖는다. 즉, 출력 전류(예를 들면, 500mA 이하) 대비 돌입 전류(Inrush current)가 크기 때문에 출력 전류를 제외한 나머지 전류가 모두 캐패시터(Co)로 충전됨으로써, 출력 전압(VOUT)은 선형(linear) 특성을 갖는다.
더불어, 제2시간동안 제1스위치(SW1)는 턴오프되고, 제2스위치(SW2)만 턴온되지만, 패스 트랜지스터(PT)의 출력 전류(IOUT) 및 출력 전압(VOUT)은 정상 출력 전류 및 정상 출력 전압으로만 제한된다. 즉, 도 4b에서와 같이 출력 전류(IOUT) 및 출력 전압(VOUT)이 2단계로 제어되지 않는다. 다시 설명하면, 출력 전류(예를 들어 대략 500mA 이하 또는 이상)에 관계없이, 제1스위치(SW1) 및 제2스위치(SW2)가 모두 동작하지만, 기준 전류 500mA를 중심으로 그 이하이거나 또는 초과할 경우에 따라 출력 전압이 도 4a에서와 같이 1단계로 나타나거나 또는 도 4b에서와 같이 1,2단계로 나타나게 된다. 이는 아래에서 다시 설명한다.
이러한 동작은 패스 트랜지스터(PT)의 사이즈 대비 제1트랜지스터(M1) 및 제4트랜지스터(M4)의 사이즈를 적절히 조절함으로써 가능하다. 이러한 동작 제어는 본원 발명을 읽어 본 당업자라면 충분히 구현 가능한 것이므로, 이에 대한 자세한 설명은 생략한다.
한편, 도 4b는 일례로 패스 트랜지스터(PT)의 출력 전류(IOUT)가 대략 500mA를 초과하는 경우 돌입 전류가 차단되는 상태를 도시한 것이다. 즉, 저전압 강하 레귤레이터(10)가 동작하기 시작하면, 패스 트랜지스터(PT)의 출력 전류(IOUT)는 제1시간 동안 제1레벨로 억제된 이후, 다시 제2시간동안 상대적으로 더 높은 제2레벨로 억제되며, 이후 정상 레벨로 출력된다. 여기서, 제1레벨의 출력 전류와 제2레벨의 출력 전류는 대략 계단 형태로 제한된다. 물론, 제1,2시간 경과후 상기 제2레벨의 출력 전류는 일정하게 유지된다. 이때 패스 트랜지스터(PT)를 통한 출력 전압(VOUT) 역시 제1시간동안 제1레벨까지 증가하고, 제2시간동안 제2레벨까지 증가한다. 즉, 제1레벨의 출력 전압과 제2레벨의 출력 전압 역시 대략 계단 형태로 증가한다. 다르게 설명하면, 즉, 저전압 강하 레귤레이터의 출력 단자에 연결된 캐패시터(Co)가 빠르게 충전되기 때문에, 출력 전압(VOUT)이 계단 형태로 증가하는 형태를 갖는다.
다시 설명하면, 본 발명에 따른 돌입 전류 보호회로(100)는 1단계 및 2단계에 걸쳐서 돌입 전류를 제한하도록 설계된다. 1단계는 일례로 돌입 전류를 500mA 이하로 제한을 하며, 2단계에서는 일례로 돌입 전류를 1A 이하로 제한을 하게 설계된다. 만약 정상 상태의 출력 전류가 500mA를 초과할 경우, 1단계에서는 돌입 전류가 캐패시터(Co)에 일정 전류를 충전 후 출력 전류로 모두 빠지기 때문에 캐패시터(Co)에 더 이상 충전되는 전류가 없고, 따라서 출력 전압이 일정 전압 이상 올라 갈 수 없다.
이어서, 제1스위치(SW1)가 턴 오프되면, 1단계가 해제되어 패스 트랜지스터(PT)는 500mA를 초과하여 흘릴 수 있게 된다. 출력으로 500mA를 초과하는 전류를 흘려 주고 나머지 전류가 캐패시터(Co)에 충전을 하게 됨으로써, 출력 전압이 계단 형태로 나타나게 된다.
이상에서 설명한 것은 본 발명에 따른 저전압 강하 레귤레이터의 돌입 전류 보호회로를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100; 본 발명의 일 실시예에 따른 돌입 전류 보호회로
PT: 패스 트랜지스터 M1; 제1트랜지스터
M2; 제2트랜지스터 M3; 제3트랜지스터
M4; 제4트랜지스터 M5; 제5트랜지스터
M6; 제6트랜지스터 R1; 제1저항
R2; 제2저항 R3; 제3저항
R4; 제4저항 SW1; 제1스위치
SW2; 제2스위치

Claims (12)

  1. 차동 증폭기의 출력 단자와 패스 트랜지스터의 게이트 단자 사이에 설치된 저전압 강하 레귤레이터의 돌입 전류 보호회로에 있어서,
    전원 입력 단자와 상기 패스 트랜지스터의 게이트 단자 사이에 전기적으로 연결되어, 상기 패스 트랜지스터를 통하여 출력되는 전류에 비례하는 전류를 출력하며, 소스 단자, 드레인 단자 및 게이트 단자를 갖는 제1트랜지스터;
    상기 제1트랜지스터의 드레인 단자와 접지 단자 사이에 전기적으로 연결되어, 상기 저전압 강하 레귤레이터의 초기 구동시 제1시간동안 턴온되는 제1스위치;
    상기 전원 입력 단자와 접지 단자 사이에 전기적으로 연결되어, 상기 제1트랜지스터 및 제1스위치의 턴온시 함께 턴온되며, 소스 단자, 드레인 단자 및 게이트 단자를 갖는 제2트랜지스터; 및,
    상기 전원 입력 단자와 상기 제1트랜지스터 및 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 제2트랜지스터의 턴온시 함께 턴온되어 상기 패스 트랜지스터의 출력 전류 및 출력 전압을 제1출력 전류 및 제2출력 전압으로 제한하며, 소스 단자, 드레인 단자 및 게이트 단자를 갖는 제3트랜지스터를 포함하고,
    상기 제2트랜지스터의 게이트 단자가 상기 제1스위치와 접지 단자 사이에 연결되며,
    상기 제3트랜지스터의 소스 단자 및 게이트 단자가 상기 전원 입력 단자에 연결되고, 상기 제3트랜지스터의 드레인 단자가 상기 제1트랜지스터 및 상기 패스 트랜지스터의 게이트 단자에 연결된 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  2. 제 1 항에 있어서,
    상기 전원 입력 단자와 상기 제1트랜지스터 및 상기 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터를 통하여 출력되는 전류에 비례하는 전류를 출력하며, 소스 단자, 드레인 단자 및 게이트 단자를 갖는 제4트랜지스터;
    상기 제4트랜지스터와 접지 단자 사이에 전기적으로 연결되어, 상기 저전압 강하 레귤레이터의 초기 구동시 제2시간동안만 턴온되는 제2스위치;
    상기 전원 입력 단자와 접지 단자 사이에 전기적으로 연결되어, 상기 제4트랜지스터 및 제2스위치의 턴온시 함께 턴온되며, 소스 단자, 드레인 단자 및 게이트 단자를 갖는 제5트랜지스터; 및,
    상기 전원 입력 단자와 상기 제1,4트랜지스터 및 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 제4트랜지스터의 턴온시 함께 턴온되어 상기 패스 트랜지스터의 출력 전류 및 출력 전압을 제1,2출력 전류 및 제1,2출력 전압으로 제한하며, 소스 단자, 드레인 단자 및 게이트 단자를 갖는 제6트랜지스터를 더 포함하고,
    상기 제5트랜지스터의 게이트 단자가 상기 제2스위치와 접지 단자 사이에 연결되며,
    상기 제6트랜지스터의 소스 단자 및 게이트 단자가 상기 전원 입력 단자에 연결되고,
    상기 제6트랜지스터의 드레인 단자가 상기 제1트랜지스터, 상기 패스 트랜지스터 및 상기 제4트랜지스터의 게이트 단자에 연결된 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  3. 제 2 항에 있어서,
    상기 제1,4트랜지스터는 각각 상기 패스 트랜지스터가 갖는 출력 전류의 1/1000 내지 1/10의 전류를 출력함을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  4. 제 2 항에 있어서,
    상기 저전압 강하 레귤레이터의 초기 구동후,
    상기 제1스위치는 100 내지 300 ㎲동안 턴온된 후 턴오프되고,
    상기 제2스위치는 200 내지 600 ㎲동안 턴온된 후 턴오프됨을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  5. 제 2 항에 있어서,
    상기 제1출력 전류는 상기 제2출력 전류보다 작은 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  6. 제 2 항에 있어서,
    상기 제1출력 전압은 상기 제2출력 전압보다 작은 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  7. 제 2 항에 있어서,
    상기 제1출력 전압은 시간에 따라 점차 증가하는 형태인 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  8. 제 2 항에 있어서,
    상기 제1출력 전압 및 상기 제2출력 전압은 시간에 따라 계단 형태로 증가하는 형태인 것을 특징을 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  9. 제 2 항에 있어서,
    상기 제1스위치와 접지 단자의 사이에는 제1저항이 더 전기적으로 연결되고,
    상기 전원 입력 단자와 상기 제2트랜지스터의 드레인 단자 사이에는 제2저항이 더 전기적으로 연결된 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  10. 제 2 항에 있어서,
    상기 제2스위치와 접지 단자의 사이에는 제3저항이 더 전기적으로 연결되고,
    상기 전원 입력 단자와 상기 제5트랜지스터의 드레인 단자 사이에는 제4저항이 더 전기적으로 연결된 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  11. 제 2 항에 있어서,
    상기 패스 트랜지스터, 제1트랜지스터, 제3트랜지스터, 제4트랜지스터 및 제6트랜지스터는 P채널형 MOSFET이고,
    상기 제2트랜지스터 및 제5트랜지스터는 N채널형 MOSFET인 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
  12. 제 2 항에 있어서,
    상기 제1트랜지스터 및 상기 제4트랜지스터의 각 사이즈는 상기 패스 트랜지스터에 비하여 1/1000 내지 1/10 사이즈인 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.
KR1020110141751A 2011-12-23 2011-12-23 저전압 강하 레귤레이터의 돌입 전류 보호회로 KR101347538B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110141751A KR101347538B1 (ko) 2011-12-23 2011-12-23 저전압 강하 레귤레이터의 돌입 전류 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141751A KR101347538B1 (ko) 2011-12-23 2011-12-23 저전압 강하 레귤레이터의 돌입 전류 보호회로

Publications (2)

Publication Number Publication Date
KR20130073744A KR20130073744A (ko) 2013-07-03
KR101347538B1 true KR101347538B1 (ko) 2014-01-06

Family

ID=48988121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141751A KR101347538B1 (ko) 2011-12-23 2011-12-23 저전압 강하 레귤레이터의 돌입 전류 보호회로

Country Status (1)

Country Link
KR (1) KR101347538B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10599170B2 (en) 2018-05-15 2020-03-24 SK Hynix Inc. Internal voltage generation circuit and memory device including the internal voltage generation circuit
US11480984B2 (en) 2019-07-23 2022-10-25 Magnachip Semiconductor, Ltd. Low dropout voltage regulator and driving method of low dropout voltage regulator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271251A (ja) 2002-03-19 2003-09-26 Ricoh Co Ltd ボルテージレギュレータ
JP2005208968A (ja) 2004-01-23 2005-08-04 Sony Corp 起動回路及び電源レギュレータ
KR20080008228A (ko) * 2006-07-18 2008-01-23 세이코 인스트루 가부시키가이샤 전압 레귤레이터
JP2010282432A (ja) 2009-06-04 2010-12-16 Toshiba Corp レギュレータ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271251A (ja) 2002-03-19 2003-09-26 Ricoh Co Ltd ボルテージレギュレータ
JP2005208968A (ja) 2004-01-23 2005-08-04 Sony Corp 起動回路及び電源レギュレータ
KR20080008228A (ko) * 2006-07-18 2008-01-23 세이코 인스트루 가부시키가이샤 전압 레귤레이터
JP2010282432A (ja) 2009-06-04 2010-12-16 Toshiba Corp レギュレータ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10599170B2 (en) 2018-05-15 2020-03-24 SK Hynix Inc. Internal voltage generation circuit and memory device including the internal voltage generation circuit
US11480984B2 (en) 2019-07-23 2022-10-25 Magnachip Semiconductor, Ltd. Low dropout voltage regulator and driving method of low dropout voltage regulator

Also Published As

Publication number Publication date
KR20130073744A (ko) 2013-07-03

Similar Documents

Publication Publication Date Title
US11309721B2 (en) Battery charger with segmented power path switch
US9052728B2 (en) Start-up circuit and method thereof
US8742834B2 (en) Negative-voltage charge pump circuit
US8242747B2 (en) Charging control circuit capable of constant current charging
US8575906B2 (en) Constant voltage regulator
US8648578B2 (en) Capless low drop-out voltage regulator having discharge circuit compensating for on-chip output capacitance and response time
EP2846213B1 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
KR101357969B1 (ko) 전류 제한 검출기를 이용한 전류 제한 제어
JP5911502B2 (ja) バッテリー電力経路管理装置及び方法
KR100967028B1 (ko) 전류원을 이용한 소프트 스타트를 갖는 레귤레이터
US20100052636A1 (en) Constant-voltage circuit device
US8148960B2 (en) Voltage regulator circuit
US8704506B2 (en) Voltage regulator soft-start circuit providing reference voltage ramp-up
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
US11239680B2 (en) Battery charger
TWI708464B (zh) 電源電路
CN104767378A (zh) 电源电路
JP5631918B2 (ja) 過電流保護回路、および、電力供給装置
US20160187900A1 (en) Voltage regulator circuit and method for limiting inrush current
KR102096171B1 (ko) Dc-dc 컨버터용 소프트 스타트 장치 및 방법
KR101347538B1 (ko) 저전압 강하 레귤레이터의 돌입 전류 보호회로
CN108459644B (zh) 低压差稳压装置及其操作方法
US9312690B2 (en) Protective circuit
KR20080000542A (ko) 스위칭 레귤레이터
KR20190096795A (ko) 충전 제어 장치, 충전 시스템 및 충전 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 7