KR20080008228A - 전압 레귤레이터 - Google Patents

전압 레귤레이터 Download PDF

Info

Publication number
KR20080008228A
KR20080008228A KR1020070068209A KR20070068209A KR20080008228A KR 20080008228 A KR20080008228 A KR 20080008228A KR 1020070068209 A KR1020070068209 A KR 1020070068209A KR 20070068209 A KR20070068209 A KR 20070068209A KR 20080008228 A KR20080008228 A KR 20080008228A
Authority
KR
South Korea
Prior art keywords
circuit
output
output current
voltage
current limiting
Prior art date
Application number
KR1020070068209A
Other languages
English (en)
Other versions
KR101188149B1 (ko
Inventor
데루오 스즈키
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20080008228A publication Critical patent/KR20080008228A/ko
Application granted granted Critical
Publication of KR101188149B1 publication Critical patent/KR101188149B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/908—Inrush current limiters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

과제
출력 회로의 돌입 전류를 제한할 수 있고, 또한 출력 전압의 상승 시간이 짧은 전압 레귤레이터를 제공한다.
해결 수단
출력 회로를 제어하는 제 1 출력 전류 제한 회로 및 제 2 출력 전류 제한 회로와, 입력 전압의 상승 속도를 검출하는 검출 회로를 구비하고, 검출 전류치가 낮은 제 1 출력 전류 제한 회로는 검출 회로에 의해 동작이 제어된다.
분압 회로, 출력 전류 제한 회로, 전압 레귤레이터

Description

전압 레귤레이터{VOLTAGE REGULATOR}
본 발명은, 입력 전압으로부터 정전압을 생성하는 전압 레귤레이터에 관한 것이다.
일반적으로, 휴대 전화 등의 휴대 전자 기기는, 충전식 배터리로부터 공급되는 전력에 의해 동작한다. 충전식 배터리는, 충전 상태에 따라서 출력 전압이 변화된다. 안정된 휴대 전자 기기의 동작을 위해서는, 휴대 전자 기기에 인가되는 전압이 일정해야 한다. 따라서, 휴대 전자 기기는, 충전식 배터리의 출력 전압에 관계없이 정전압을 출력하는 전압 레귤레이터를 구비하고 있다. 전압 레귤레이터는, 회로를 보호하기 위해, 출력단 트랜지스터의 돌입 전류를 제한하는 돌입 전류 제한 회로를 구비하고 있다.
여기서, 종래에 있어서의 돌입 전류 제한 회로를 탑재한 전압 레귤레이터에 대해 설명한다. 도 4 는, 종래의 전압 레귤레이터의 개략을 나타내는 회로도이다.
종래의 전압 레귤레이터는, 기준 전압과 출력 전압을 분압한 분압 전압을 비교하는 증폭 회로 (25) 와, 증폭 회로 (25) 의 출력 전압에 따른 드레인 전류를 흘 려보내는 출력단의 트랜지스터 (T23) 와, 검사용의 트랜지스터 (T24) 와, 트랜지스터 (T24) 의 드레인 전류에 의해 트랜지스터 (T23) 및 트랜지스터 (T24) 의 게이트 전압을 제어하는 전류 제한 회로 (20) 와, 트랜지스터 (T24) 의 드레인 전류의 전류 제한 회로 (20) 로의 입력 경로를 전환하는 스위치 회로 (30) 와, 전압 레귤레이터의 온 오프 (ON/OFF) 제어를 실시하는 온 오프 (ON/OFF) 회로 (26) 와, 전압 레귤레이터가 온이 되고 나서의 경과 시간을 카운트하는 카운터 회로 (27) 를 구비하고 있다. 온 오프 회로 (26) 와, 카운터 회로 (27) 및 전류 제한 회로 (20) 를 돌입 전류 제한 회로라고 칭한다.
전류 제한 회로 (20) 는, 제 1 출력 전류 제한 회로 (21) 와 제 2 출력 전류 제한 회로 (22) 를 가지고 있다. 제 1 출력 전류 제한 회로 (21) 는, 제 1 전류 제한치를 검출하여 트랜지스터 (T23) 의 드레인 전류를 제한한다. 제 2 출력 전류 제한 회로 (22) 는, 제 1 전류 제한치보다 높은 제 2 전류 제한치를 검출하여, 트랜지스터 (T23) 의 드레인 전류를 제한한다. 카운터 회로 (27) 는, 경과 시간에 따라 스위치 회로 (30) 를 제어한다. 스위치 회로 (30) 는, 트랜지스터 (T24) 에, 소정 경과 시간까지는 제 1 출력 전류 제한 회로 (21) 를 접속하고, 소정 경과 시간을 초과한 후에는 제 2 출력 전류 제한 회로 (22) 를 접속한다.
상기 서술한 바와 같은 종래의 전압 레귤레이터의 동작을 설명한다.
전압 레귤레이터가 온되면, 온 오프 회로 (26) 는 증폭 회로 (25) 의 동작을 개시하여, 카운터 회로 (27) 의 카운트를 개시한다. 출력 전압 단자에 접속된 외부 용량 (도시 생략) 을 급속히 충전하기 위해서, 트랜지스터 (T23) 는 과대한 드레인 전류 (돌입 전류) 를 흘려보낸다. 트랜지스터 (T24) 는, 돌입 전류에 비례한 드레인 전류를 전류 제한 회로 (20) 에 흘려보낸다. 스위치 회로 (30) 는, 카운터 회로 (27) 의 출력에 의해 제 1 출력 전류 제한 회로 (21) 를 선택하고 있다. 제 1 출력 전류 제한 회로 (21) 는, 드레인 전류가 제 1 전류 제한치 이상이 되면, 트랜지스터 (T23) 및 트랜지스터 (T24) 의 게이트 전압을 제어하여, 드레인 전류가 작아지도록 제어한다. 전압 레귤레이터가 온이 되고 나서 소정 시간이 지나면, 스위치 회로 (30) 는 카운터 회로 (27) 의 출력에 의해 제 2 출력 전류 제한 회로 (22) 를 선택한다 (예를 들어, 특허 문헌 1 참조).
특허 문헌 1 : 일본 공개특허공보 2003-271251호
전압 레귤레이터는, 입력 전압이 완만하게 상승할 때에는, 출력단의 트랜지스터의 드레인 전류를 제한할 필요가 없다. 그러나, 종래의 전압 레귤레이터는, 온이 되어 소정 경과 시간이 지날 때까지의 사이에는, 전류 제한치가 낮은 제 1 출력 전류 제한 회로 (21) 가, 출력단의 트랜지스터 (T23) 의 드레인 전류를 제한해 버린다. 따라서, 불필요하게 드레인 전류를 제한하므로, 출력 전압 단자에 접속된 외부 용량을 충전하는 전류가 적어지므로, 전압 레귤레이터의 출력 전압의 상승 시간이 길어져 버린다.
본 발명의 전압 레귤레이터는, 입력 전압의 상승 속도를 검출하는 검출 회로와, 출력 전류를 출력하는 출력 회로와, 증폭 회로의 출력에 접속되어 출력 단자의 출력 전류를 검출하는 제 1 출력 전류 검출 회로와, 검출 회로와 제 1 출력 전류 검출 회로에 접속되어 출력 회로를 제어하는 제 1 출력 전류 제한 회로와, 증폭 회로의 출력에 접속되어 출력 단자의 출력 전류를 검출하는 제 2 출력 전류 검출 회로와, 제 2 출력 전류 검출 회로에 접속되어 출력 회로를 제어하는 제 2 출력 전류 제한 회로를 구비하고 있다.
본 발명의 전압 레귤레이터는, 제 1 출력 전류 제한 회로의 제 1 출력 전류 제한치는, 제 2 출력 전류 제한 회로의 제 2 출력 전류 제한치보다 낮고, 검출 회 로는 입력 전압의 상승 속도가 급격한 경우에만, 제 1 출력 전류 제한 회로를 동작 가능하게 한다.
따라서, 본 발명의 전압 레귤레이터는, 출력 회로의 돌입 전류를 제한할 수 있고, 또한 출력 전압의 상승 시간을 짧게 할 수 있다.
실시예 1
도 1 은, 제 1 실시예의 전압 레귤레이터의 블록도이다.
제 1 실시예의 전압 레귤레이터는, 출력 전압을 저항 R11 및 저항 R12 에 의해 분압한 분압 전압과 기준 전압을 비교하는 증폭 회로 (6) 와, 증폭 회로 (6) 의 출력에 게이트가 접속된 출력 회로인 PMOS 트랜지스터 (T3) 와, 증폭 회로 (6) 의 출력에 게이트가 접속된 제 1 출력 전류 검출 회로인 PMOS 트랜지스터 (T5) 와, PMOS 트랜지스터 (T5) 의 드레인 전류에 의해 PMOS 트랜지스터 (T3) 의 게이트 전압을 제어하는 제 1 출력 전류 제한 회로 (1) 와, 증폭 회로 (6) 의 출력에 게이트가 접속된 제 2 출력 전류 검출 회로인 PMOS 트랜지스터 (T4) 와, PMOS 트랜지스터 (T4) 의 드레인 전류에 의해 PMOS 트랜지스터 (T3) 의 게이트 전압을 제어하는 제 2 출력 전류 제한 회로 (2) 와, 전압 레귤레이터의 입력 전압의 상승 속도를 검출하고, 제 1 출력 전류 제한 회로 (1) 의 동작을 제어하는 검출 회로 (7) 를 구비하고 있다.
제 1 실시예의 전압 레귤레이터는, 이하에 설명하는 바와 같이 동작한다.
증폭 회로 (6) 는, 출력 전압을 저항 R11 및 저항 R12 에 의해 분압한 분압 전압과 기준 전압을 비교하여, 비교 결과에 따른 전압을 출력한다. PMOS 트랜지스터 (T3) 는, 증폭 회로 (6) 가 출력하는 전압 (게이트 전압) 에 따른 드레인 전류를 출력 전류로서 출력 단자에 출력한다. 제 2 출력 전류 검출 회로인 PMOS 트랜지스터 (T4) 는, PMOS 트랜지스터 (T3) 와 게이트를 공통으로 접속하고 있으므로, 출력 전류와 비례한 전류를 드레인에 흘려보낸다. 제 2 출력 전류 제한 회로 (2) 는, PMOS 트랜지스터 (T4) 의 드레인 전류에 의해 PMOS 트랜지스터 (T3) 의 게이트 전압을 제어한다. 제 1 출력 전류 검출 회로인 PMOS 트랜지스터 (T5) 는, PMOS 트랜지스터 (T3) 와 게이트를 공통으로 접속하고 있으므로, 출력 전류와 비례한 전류를 드레인에 흘려보낸다. 제 1 출력 전류 제한 회로 (1) 는, PMOS 트랜지스터 (T5) 의 드레인 전류에 의해 PMOS 트랜지스터 (T3) 의 게이트 전압을 제어한다. 여기서, 제 1 출력 전류 제한 회로의 제 1 출력 전류 제한치는, 제 2 출력 전류 제한 회로의 제 2 출력 전류 제한치보다 낮게 설정되어 있다. 또한 제 1 출력 전류 제한 회로는, 전압 레귤레이터의 입력 전압의 상승 속도를 검출하는 검출 회로 (7) 의 출력에 의해 동작이 제어되고 있다. 검출 회로 (7) 는, 입력 전압의 상승 속도가 급격한 경우에, 제 1 출력 전류 제한 회로를 동작 가능하게 한다.
먼저, 전압 레귤레이터의 기동시의 입력 전압의 상승 속도가 빠른 경우의 동작에 대해 설명한다. 입력 전압의 상승 속도가 빠르고, 기준 전압이 빨리 상승되므로, 증폭 회로 (6) 의 반전 입력 단자에 입력되는 기준 전압은, 비반전 입력 단자에 입력되는 분압 전압보다 큰 폭으로 높아진다. 따라서, 증폭 회로 (6) 의 출력 전압은 낮아져, 게이트 전압이 낮아지므로, PMOS 트랜지스터 (T3) 의 드레인 전류는 과대하게 커진다 (돌입 전류). 여기서, 검출 회로 (7) 는, 제 1 출력 전류 제한 회로 (1) 를 동작 가능하게 하고 있다. 제 1 출력 전류 제한 회로 (1) 는, PMOS 트랜지스터 (T5) 의 드레인 전류가 제 1 출력 전류 제한치 이상이 되면, PMOS 트랜지스터 (T3) 의 게이트 전압을 제어하여, 드레인 전류 (돌입 전류) 를 작게 한다. 제 1 출력 전류 제한 회로 (1) 의 제 1 출력 전류 제한치는, 제 2 출력 전류 제한 회로 (2) 의 제 2 출력 전류 제한치보다 낮게 설정되어 있으므로, 돌입 전류를 제한하는 속도를 보다 빠르게 할 수 있다.
또한, 전압 레귤레이터가 기동하고 나서 소정 경과 시간이 지난 후에는, 검출 회로 (7) 는 제 1 출력 전류 제한 회로 (1) 의 동작을 정지하고, 제 2 출력 전류 제한 회로 (2) 만이 동작한다.
다음으로, 전압 레귤레이터의 기동시의 입력 전압의 상승 속도가 완만한 경우의 동작에 대해 설명한다. 입력 전압의 상승 속도가 완만하고, 기준 전압이 완만하게 상승되므로, 증폭 회로 (6) 의 반전 입력 단자에 입력되는 기준 전압은, 비반전 입력 단자에 입력되는 분압 전압보다 그다지 높아지지 않는다. 따라서, 증폭 회로 (6) 의 출력 전압은 높아지고, 게이트 전압이 높아지므로, PMOS 트랜지스터 (T3) 의 드레인 전류는 그다지 커지지 않는다. 그리고, 입력 전압의 상승 속도가 완만하게 상승되므로, 검출 회로 (7) 는 제 1 출력 전류 제한 회로 (1) 를 동작 정지로 하고, 제 2 출력 전류 제한 회로 (2) 만이 동작하게 된다. 제 2 출력 전류 제한 회로 (2) 의 제 2 출력 전류 제한치는, 제 1 출력 전류 제한 회로 (1) 의 제 1 출력 전류 제한치보다 높게 설정되어 있으므로, PMOS 트랜지스터 (T3) 의 드레인 전류가 흐르기 쉬워져, 전압 레귤레이터의 출력 전압의 상승 시간이 짧아진다.
도 2 는, 검출 회로 (7) 의 일례를 나타내는 회로도이다.
검출 회로 (7) 는, 일단에 입력 전압이 입력되는 용량 (C14) 과, 용량 (C14) 의 타단에 드레인 전극이 접속되어 게이트 전극 및 소스 전극이 접지된 공핍 (depletion) 형 NMOS 트랜지스터 (T15) 와, 제 1 출력 전류 제한 회로 (1) 에 드레인 전극이 접속되고, 용량 (C14) 의 타단에 게이트 전극이 접속되어 소스 전극이 접지된 강화 (enhancement) 형 NMOS 트랜지스터 (T16) 를 가지고 있다.
강화형 NMOS 트랜지스터 (T16) 는, 제 1 출력 전류 제한 회로 (1) 의 동작의 개시 및 정지를 제어하고 있다. 용량 (C14) 과, 공핍형 NMOS 트랜지스터 (T15) 는, 강화형 NMOS 트랜지스터 (T16) 의 게이트 전압을 제어하고 있다.
전압 레귤레이터의 입력 전압이 입력되면, 용량 (C14) 에 전하가 충전되어 강화형 NMOS 트랜지스터 (T16) 의 게이트 전압이 상승한다. 입력 전압의 상승이 빠른 경우, 공핍형 NMOS 트랜지스터 (T15) 에 의한 방전보다 용량 (C14) 의 충전 속도가 빠르다. 따라서, 강화형 NMOS 트랜지스터 (T16) 의 게이트 전압이 상승하여 문턱값을 초과하면, 강화형 NMOS 트랜지스터 (T16) 는 온되어, 제 1 출력 전류 제한 회로 (1) 의 동작을 가능하게 한다.
그 후, 공핍형 NMOS 트랜지스터 (T15) 는, 용량 (C14) 의 전하를 서서히 방전시킨다. 강화형 NMOS 트랜지스터 (T16) 의 게이트 전압은 서서히 강하되어, 문턱값을 밑돌면 강화형 NMOS 트랜지스터 (T16) 는 오프되어, 제 1 출력 전류 제한 회로 (1) 의 동작을 정지한다.
또한, 전압 레귤레이터의 입력 전압의 상승 속도의 검출 레벨 및 제 1 출력 전류 제한 회로 (1) 의 동작 시간은, 용량 (C14) 의 용량치, 공핍형 NMOS 트랜지스터 (T15) 의 구동 능력 및 강화형 NMOS 트랜지스터 (T16) 의 문턱값에 의해 설정된다.
실시예 2
도 3 은, 제 2 실시예의 전압 레귤레이터의 블록도이다. 제 2 실시예의 전압 레귤레이터는, 제 1 실시예의 전압 레귤레이터에 온 오프 회로 (13) 를 추가한 구성이다.
온 오프 회로 (13) 는, 전압 레귤레이터의 온 오프를 제어한다. 온 오프 회로 (13) 는, 출력이 증폭 회로 (6) 및 검출 회로 (7) 에 접속되어 있다. 온 오프 회로 (13) 는, 외부로부터의 신호 등에 의해 증폭 회로 (6) 및 검출 회로 (7) 에 제어 신호를 출력하여, 전압 레귤레이터의 온 오프를 제어한다.
제 2 실시예의 전압 레귤레이터는, 이하와 같이 동작한다.
전압 레귤레이터가 온이 되었을 때에, 온 오프 회로 (13) 가 증폭 회로 (6) 및 검출 회로 (7) 에 제어 신호를 출력하여, 전압 레귤레이터를 온한다. 검출 회로 (7) 는, 입력 전압의 상승 속도를 검출하고 있어, 입력 전압의 급격한 상승을 검출하면 제 1 출력 전류 제한 회로 (1) 를 동작시킨다.
이후의 동작은, 제 1 실시예의 전압 레귤레이터와 동일하다.
도 1 은 제 1 실시예의 전압 레귤레이터의 블록도.
도 2 는 검출 회로의 회로도.
도 3 은 제 2 실시예의 전압 레귤레이터의 블록도.
도 4 는 종래의 전압 레귤레이터의 블록도.
부호의 설명
1 제 1 출력 전류 제한 회로
2 제 2 출력 전류 제한 회로
T3, T4, T5 PMOS 트랜지스터
6 증폭 회로
7 검출 회로
R11, R12 저항
T15 공핍형 NMOS 트랜지스터
T16 NMOS 트랜지스터

Claims (5)

  1. 출력 단자에 접속되어 출력 전압을 분압하는 분압 회로와,
    상기 분압 회로의 분압 전압과 기준 전압을 입력하고, 출력 회로를 제어하는 신호를 출력하는 증폭 회로와,
    전압 입력 단자에 접속되어 입력 전압의 상승 속도를 검출하는 검출 회로와,
    상기 증폭 회로의 출력에 접속되어 상기 출력 단자의 출력 전류를 검출하는 제 1 출력 전류 검출 회로와,
    상기 검출 회로와 상기 제 1 출력 전류 검출 회로에 접속되어 상기 출력 회로를 제어하는 제 1 출력 전류 제한 회로와,
    상기 증폭 회로의 출력에 접속되어 상기 출력 단자의 출력 전류를 검출하는 제 2 출력 전류 검출 회로와,
    상기 제 2 출력 전류 검출 회로에 접속되어 상기 출력 회로를 제어하는 제 2 출력 전류 제한 회로를 구비하고,
    상기 제 1 출력 전류 제한 회로의 제 1 출력 전류 제한치는, 상기 제 2 출력 전류 제한 회로의 제 2 출력 전류 제한치보다 낮고,
    상기 검출 회로는, 상기 입력 전압의 상승 속도가 급격한 경우에, 상기 제 1 출력 전류 제한 회로를 동작 가능하게 하는 것을 특징으로 하는 전압 레귤레이터.
  2. 출력 단자에 접속되어 출력 전압을 분압하는 분압 회로와,
    상기 분압 회로의 분압 전압과 기준 전압을 입력하고, 출력 회로를 제어하는 신호를 출력하는 증폭 회로와,
    상기 증폭 회로의 동작을 제어하는 온 오프 회로와,
    상기 온 오프 회로에 접속되어 상기 온 오프 회로가 상기 증폭 회로를 기동하는 신호를 출력했을 때에, 전압 입력 단자의 입력 전압의 상승 속도를 검출하는 검출 회로와,
    상기 증폭 회로의 출력에 접속되어 상기 출력 단자의 출력 전류를 검출하는 제 1 출력 전류 검출 회로와,
    상기 검출 회로와 상기 제 1 출력 전류 검출 회로에 접속되어 상기 출력 회로를 제어하는 제 1 출력 전류 제한 회로와,
    상기 증폭 회로의 출력에 접속되어 상기 출력 단자의 출력 전류를 검출하는 제 2 출력 전류 검출 회로와,
    상기 제 2 출력 전류 검출 회로에 접속되어 상기 출력 회로를 제어하는 제 2 출력 전류 제한 회로를 구비하고,
    상기 제 1 출력 전류 제한 회로의 제 1 출력 전류 제한치는, 상기 제 2 출력 전류 제한 회로의 제 2 출력 전류 제한치보다 낮고,
    상기 검출 회로는, 상기 입력 전압의 상승 속도가 급격한 경우에, 상기 제 1 출력 전류 제한 회로를 동작 가능하게 하는 것을 특징으로 하는 전압 레귤레이터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 검출 회로는,
    상기 전압 입력 단자에 일방의 단자가 접속된 용량과,
    상기 용량의 타방의 단자가 접속된 정전류원과,
    상기 용량의 타방의 단자의 전압에 의해 개폐가 제어되는 스위치 회로를 구비하는 것을 특징으로 하는 전압 레귤레이터.
  4. 제 3 항에 있어서,
    상기 정전류원은, 게이트 및 소스가 접지된 공핍형 NMOS 트랜지스터로 구성된 것을 특징으로 하는 전압 레귤레이터.
  5. 제 3 항에 있어서,
    상기 스위치 회로는, 상기 용량과 상기 정전류원의 접속점에 게이트가 접속되고, 상기 제 1 출력 전류 제한 회로에 드레인이 접속된 NMOS 트랜지스터로 구성된 것을 특징으로 하는 전압 레귤레이터.
KR1020070068209A 2006-07-18 2007-07-06 전압 레귤레이터 KR101188149B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006195462A JP2008026947A (ja) 2006-07-18 2006-07-18 ボルテージレギュレータ
JPJP-P-2006-00195462 2006-07-18

Publications (2)

Publication Number Publication Date
KR20080008228A true KR20080008228A (ko) 2008-01-23
KR101188149B1 KR101188149B1 (ko) 2012-10-08

Family

ID=39042068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070068209A KR101188149B1 (ko) 2006-07-18 2007-07-06 전압 레귤레이터

Country Status (5)

Country Link
US (1) US7511464B2 (ko)
JP (1) JP2008026947A (ko)
KR (1) KR101188149B1 (ko)
CN (1) CN101109971B (ko)
TW (1) TWI390825B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101347538B1 (ko) * 2011-12-23 2014-01-06 주식회사 케이이씨 저전압 강하 레귤레이터의 돌입 전류 보호회로

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009169785A (ja) * 2008-01-18 2009-07-30 Seiko Instruments Inc ボルテージレギュレータ
JP5421133B2 (ja) * 2009-02-10 2014-02-19 セイコーインスツル株式会社 ボルテージレギュレータ
JP5331508B2 (ja) * 2009-02-20 2013-10-30 セイコーインスツル株式会社 ボルテージレギュレータ
JP5580608B2 (ja) * 2009-02-23 2014-08-27 セイコーインスツル株式会社 ボルテージレギュレータ
KR101153651B1 (ko) * 2010-12-30 2012-06-18 삼성전기주식회사 멀티 전압 레귤레이터
JP2012203673A (ja) * 2011-03-25 2012-10-22 Seiko Instruments Inc ボルテージレギュレータ
JP5676340B2 (ja) * 2011-03-30 2015-02-25 セイコーインスツル株式会社 ボルテージレギュレータ
JP6038516B2 (ja) * 2011-09-15 2016-12-07 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP2013130937A (ja) * 2011-12-20 2013-07-04 Ricoh Co Ltd 定電圧回路及び電子機器
JP2013190932A (ja) * 2012-03-13 2013-09-26 Seiko Instruments Inc ボルテージレギュレータ
CN103092248B (zh) 2012-12-31 2014-09-17 华为技术有限公司 一种前馈控制方法及装置
US9041367B2 (en) * 2013-03-14 2015-05-26 Freescale Semiconductor, Inc. Voltage regulator with current limiter
CN104142701B (zh) * 2013-05-06 2016-08-24 意法半导体研发(深圳)有限公司 限流电路
CN104283472B (zh) * 2013-07-03 2017-06-20 环旭电子股份有限公司 电压调节器及其过低电压保护电路
JP6988670B2 (ja) * 2018-04-24 2022-01-05 三菱電機株式会社 駆動回路、パワーモジュール及び電力変換システム
CN111399582B (zh) * 2019-01-02 2022-08-09 钜泉光电科技(上海)股份有限公司 一种可编程电流源
CN114625206A (zh) * 2020-12-11 2022-06-14 意法半导体(格勒诺布尔2)公司 至少一个低压差电压调节器的涌入电流

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272399A (en) * 1992-02-25 1993-12-21 Siemens Aktiengesellschaft Circuit limiting the load current of a power MOSFET
JP3564694B2 (ja) * 1998-04-03 2004-09-15 横河電機株式会社 突入電流抑止装置
JP3560871B2 (ja) * 1999-10-12 2004-09-02 シャープ株式会社 安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置
JP2002091584A (ja) * 2000-09-19 2002-03-29 Rohm Co Ltd 電気機器
JP2003216252A (ja) * 2001-11-15 2003-07-31 Seiko Instruments Inc ボルテージレギュレータ
JP2003271251A (ja) * 2002-03-19 2003-09-26 Ricoh Co Ltd ボルテージレギュレータ
JP3983612B2 (ja) * 2002-07-08 2007-09-26 ローム株式会社 電流制限機能付き安定化電源装置
US7215180B2 (en) * 2003-08-07 2007-05-08 Ricoh Company, Ltd. Constant voltage circuit
JP2005235932A (ja) * 2004-02-18 2005-09-02 Seiko Instruments Inc ボルテージレギュレータおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101347538B1 (ko) * 2011-12-23 2014-01-06 주식회사 케이이씨 저전압 강하 레귤레이터의 돌입 전류 보호회로

Also Published As

Publication number Publication date
JP2008026947A (ja) 2008-02-07
TW200828749A (en) 2008-07-01
TWI390825B (zh) 2013-03-21
US7511464B2 (en) 2009-03-31
US20080048629A1 (en) 2008-02-28
KR101188149B1 (ko) 2012-10-08
CN101109971B (zh) 2011-09-28
CN101109971A (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
KR101188149B1 (ko) 전압 레귤레이터
JP6018749B2 (ja) チャージポンプシステムを制御するための回路および方法
TWI437404B (zh) Voltage regulator
KR100967028B1 (ko) 전류원을 이용한 소프트 스타트를 갖는 레귤레이터
US9118238B2 (en) Charge pump systems with adjustable frequency control
KR20090079816A (ko) 전압 조정기
KR101714099B1 (ko) 볼티지 레귤레이터
TW201107920A (en) Voltage regulator
JP6301188B2 (ja) 充放電制御回路およびバッテリ装置
CN109314386B (zh) 供电控制装置
US9748789B2 (en) Charging/discharging control circuit, charging/discharging control device, and battery device
US8482891B2 (en) Electrostatic discharge protection circuit
CN113691108B (zh) 一种低边nmos的驱动电路
TW201403617A (zh) 電流供應電路與電壓供應電路
TWM519348U (zh) 電源供應系統
US9503076B2 (en) Gate potential control circuit
US7116537B2 (en) Surge current prevention circuit and DC power supply
CN106980336B (zh) 稳压器
KR20120112175A (ko) 볼티지 레귤레이터
CN110502052B (zh) 电压调节器
JP6216171B2 (ja) 電源回路
JP2015220771A (ja) 充放電制御回路およびバッテリ装置
CN115882718A (zh) 电源供应系统及其操作方法
TW202349878A (zh) 開關電路
CN117220652A (zh) 开关电路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 7