JP2013190932A - ボルテージレギュレータ - Google Patents
ボルテージレギュレータ Download PDFInfo
- Publication number
- JP2013190932A JP2013190932A JP2012055921A JP2012055921A JP2013190932A JP 2013190932 A JP2013190932 A JP 2013190932A JP 2012055921 A JP2012055921 A JP 2012055921A JP 2012055921 A JP2012055921 A JP 2012055921A JP 2013190932 A JP2013190932 A JP 2013190932A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- terminal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000002265 prevention Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】突入電流を防止し、消費電流を低減させることができるボルテージレギュレータを提供する。
【解決手段】基準電圧を生成する基準電圧生成回路と、基準電圧と出力トランジスタが出力する電圧を分圧した分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御するアンプと、外部より回路をオンオフさせる信号が入力される外部端子と、基準電圧を前記アンプへ電圧する起動回路と、を備えたボルテージレギュレータであって、出力トランジスタが出力する電圧を検出する電圧検出回路と、起動回路に接続され、前記電圧検出回路からの信号を受けて前記起動回路に流れる電流を遮断するスイッチ回路で構成する。
【選択図】図１
【解決手段】基準電圧を生成する基準電圧生成回路と、基準電圧と出力トランジスタが出力する電圧を分圧した分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御するアンプと、外部より回路をオンオフさせる信号が入力される外部端子と、基準電圧を前記アンプへ電圧する起動回路と、を備えたボルテージレギュレータであって、出力トランジスタが出力する電圧を検出する電圧検出回路と、起動回路に接続され、前記電圧検出回路からの信号を受けて前記起動回路に流れる電流を遮断するスイッチ回路で構成する。
【選択図】図１
Description
本発明は、ボルテージレギュレータの突入電流防止回路に関する。
従来のボルテージレギュレータについて説明する。図３は、従来のボルテージレギュレータを示す回路図である。
従来のボルテージレギュレータは、バイアス回路１１０と、アンプ１１１と、Ｎｃｈデプレッショントランジスタ１０７、１１２と、ＮＭＯＳトランジスタ１１３と、ＰＭＯＳトランジスタ１１６と、ダイオード１１４と、抵抗１０５、１１７、１１８と、容量１０６と、インバータ１０８、１０９と、グラウンド端子１００と、出力端子１０４と、電源端子１０１と、ＣＥ端子１０３と、ＥＮ端子１０２で構成されている。
電源端子１０１に電源電圧ＶＤＤが印加されＥＮ端子１０２にＬｏからＨｉの信号が入力されると、抵抗１０５、容量１０６の作用によってＣＥ端子１０３の電圧が緩やかに立ち上がる。インバータ１０８、１０９を介してＥＮ端子１０２の信号が入力されるバイアス回路１１０は、少し遅れて立ち上がり、ダイオード１１４とアンプ１１１に電流を流す。そして、ダイオード１１４とバイアス回路１１０との接続点に基準電圧ＶＲＥＦを発生させ、アンプ１１１を動作させる。Ｎｃｈデプレッショントランジスタ１０７のソースをノードＮ１とすると、ＣＥ端子１０３が徐々に立ち上がるとＮｃｈデプレッショントランジスタ１０７も徐々にオンしノードＮ１の電圧が徐々に立ち上がる。この時ノードＮ１の電圧は、Ｎｃｈデプレッショントランジスタ１０７とＮｃｈデプレッショントランジスタ１１２のオン抵抗の比で電源電圧ＶＤＤを分圧した値でありＶＤＤより低いためＮｃｈデプレッショントランジスタ１０７をオン状態で維持する。
ノードＮ１の電圧が徐々に立ち上がることでＮＭＯＳトランジスタ１１３が徐々にオンし、基準電圧ＶＲＥＦがアンプ１１１の反転入力端子に伝達される。こうして、アンプ１１１の反転入力端子の電圧はゆっくり上昇し、アンプ１１１の出力がゆっくり下がる。そして、ＰＭＯＳトランジスタ１１６がゆっくりオンするように制御されて、出力端子１０４へ流れるラッシュ電流が抑制される。（例えば、特許文献１参照）。
しかしながら、従来の技術では、出力電圧が立ち上がった後Ｎｃｈデプレッショントランジスタ１１２に電流が流れ続け消費電流が増加するという課題があった。
本発明は、上記課題に鑑みてなされ、出力電圧が立ち上がった後Ｎｃｈデプレッショントランジスタ１１２に電流が流れることを防止し、ボルテージレギュレータの消費電流を低減させるボルテージレギュレータを提供する。
本発明は、上記課題に鑑みてなされ、出力電圧が立ち上がった後Ｎｃｈデプレッショントランジスタ１１２に電流が流れることを防止し、ボルテージレギュレータの消費電流を低減させるボルテージレギュレータを提供する。
従来の課題を解決するため、本発明のボルテージレギュレータは以下のような構成とした。
基準電圧を生成する基準電圧生成回路と、基準電圧と出力トランジスタが出力する電圧を分圧した分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御するアンプと、外部より回路をオンオフさせる信号が入力される外部端子と、基準電圧を前記アンプへ電圧する起動回路と、を備えたボルテージレギュレータであって、出力トランジスタが出力する電圧を検出する電圧検出回路と、起動回路に接続され、前記電圧検出回路からの信号を受けて前記起動回路に流れる電流を遮断するスイッチ回路で構成する。
基準電圧を生成する基準電圧生成回路と、基準電圧と出力トランジスタが出力する電圧を分圧した分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御するアンプと、外部より回路をオンオフさせる信号が入力される外部端子と、基準電圧を前記アンプへ電圧する起動回路と、を備えたボルテージレギュレータであって、出力トランジスタが出力する電圧を検出する電圧検出回路と、起動回路に接続され、前記電圧検出回路からの信号を受けて前記起動回路に流れる電流を遮断するスイッチ回路で構成する。
本発明の突入電流防止回路を備えたボルテージレギュレータは、出力電圧が立ち上がった後、突入電流防止回路の動作を停止してボルテージレギュレータの消費電流を低減させることができる。
以下、本発明の実施形態について図面を参照して説明する。
＜第一の実施形態＞
図１は、第一の実施形態のボルテージレギュレータの回路図である。
第一の実施形態のボルテージレギュレータは、バイアス回路１１０と、アンプ１１１と、電圧検出回路１２２と、Ｎｃｈデプレッショントランジスタ１０７、１１２と、ＮＭＯＳトランジスタ１１３、１２１と、ＰＭＯＳトランジスタ１１６と、ダイオード１１４と、抵抗１０５、１１７、１１８と、容量１０６と、インバータ１０８、１０９と、グラウンド端子１００と、出力端子１０４と、電源端子１０１と、ＣＥ端子１０３と、ＥＮ端子１０２で構成されている。スイッチ回路１３１はＮＭＯＳトランジスタ１２１で構成されている。突入電流防止回路１３２はＮｃｈデプレッショントランジスタ１０７、１１２と、ＮＭＯＳトランジスタ１１３で構成されている。
＜第一の実施形態＞
図１は、第一の実施形態のボルテージレギュレータの回路図である。
第一の実施形態のボルテージレギュレータは、バイアス回路１１０と、アンプ１１１と、電圧検出回路１２２と、Ｎｃｈデプレッショントランジスタ１０７、１１２と、ＮＭＯＳトランジスタ１１３、１２１と、ＰＭＯＳトランジスタ１１６と、ダイオード１１４と、抵抗１０５、１１７、１１８と、容量１０６と、インバータ１０８、１０９と、グラウンド端子１００と、出力端子１０４と、電源端子１０１と、ＣＥ端子１０３と、ＥＮ端子１０２で構成されている。スイッチ回路１３１はＮＭＯＳトランジスタ１２１で構成されている。突入電流防止回路１３２はＮｃｈデプレッショントランジスタ１０７、１１２と、ＮＭＯＳトランジスタ１１３で構成されている。
次に、第一の実施形態のボルテージレギュレータの接続について説明する。ＥＮ端子１０２とＣＥ端子１０３の間に抵抗１０５が接続される。ＣＥ端子１０３とグラウンド端子１００の間に容量１０６が接続される。Ｎｃｈデプレッショントランジスタ１０７は、ゲートはＣＥ端子１０３及びインバータ１０８の入力に接続され、ドレインは電源端子１０１に接続され、ソースはＮｃｈデプレッショントランジスタ１１２のドレインに接続される。Ｎｃｈデプレッショントランジスタ１１２は、ゲートはグラウンド端子１００に接続され、ソースはＮＭＯＳトランジスタ１２１に接続される。ＮＭＯＳトランジスタ１２１は、ゲートは電圧検出回路１２２の出力に接続され、ソースはグラウンド端子１００に接続される。電圧検出回路１２２の入力は出力端子１０４に接続される。インバータ１０９は、入力はインバータ１０８の出力に接続され、出力はバイアス回路１１０の入力に接続される。バイアス回路１１０は、第一の出力はＮＭＯＳトランジスタ１１３のドレイン及びダイオード１１４のカソードに接続され、第二の出力はアンプ１１１に接続される。ダイオード１１４のアノードはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ１１３は、ゲートはＮｃｈデプレッショントランジスタ１０７のソースに接続され、ソースはアンプ１１１の反転入力端子に接続される。アンプ１１１は、非反転入力端子は抵抗１１７の一方の端子と抵抗１１８の一方の端子の接続点に接続され、出力はＰＭＯＳトランジスタ１１６のゲートに接続される。ＰＭＯＳトランジスタ１１６は、ドレインは出力端子１０４及び抵抗１１７のもう一方の端子に接続され、ソースは電源端子１０１に接続される。抵抗１１８のもう一方の端子はグラウンド端子１００に接続される。
次に、第一の実施形態のボルテージレギュレータの動作について説明する。電源端子１０１に電源電圧ＶＤＤが印加され、ＥＮ端子１０２にＬｏからＨｉの信号が入力されると、抵抗１０５、容量１０６の作用によってＣＥ端子１０３の電圧が緩やかに立ち上がる。少し遅れてインバータ１０８、１０９を介してバイアス回路１１０が立ち上がり、ダイオード１１４とアンプ１１１に電流を流す。そして、ダイオード１１４とバイアス回路１１０との接続点に基準電圧ＶＲＥＦを発生させ、アンプ１１１を動作させる。
Ｎｃｈデプレッショントランジスタ１０７のソースをノードＮ１とすると、ＣＥ端子１０３が徐々に立ち上がるとＮｃｈデプレッショントランジスタ１０７も徐々にオンしノードＮ１の電圧が徐々に立ち上がる。この時ノードＮ１の電圧は、Ｎｃｈデプレッショントランジスタ１０７とＮｃｈデプレッショントランジスタ１１２のオン抵抗の比で電源電圧ＶＤＤを分圧した値でありＶＤＤより低いためＮｃｈデプレッショントランジスタ１０７をオン状態で維持する。
ノードＮ１の電圧が徐々に立ち上がることでＮＭＯＳトランジスタ１１３が徐々にオンし、基準電圧ＶＲＥＦがアンプ１１１の反転入力端子に伝達される。こうして、アンプ１１１の反転入力端子の電圧はゆっくり上昇し、アンプ１１１の出力がゆっくり下がる。そして、ＰＭＯＳトランジスタ１１６がゆっくりオンするように制御されて、出力端子１０４へ流れる突入電流が抑制される。
ＰＭＯＳトランジスタ１１６がゆっくりオンすることで出力端子１０４の出力電圧ＶＯＵＴが徐々に立ち上がる。抵抗１１７、１１８によって出力電圧Ｖｏｕｔは分圧されアンプ１１１の非反転入力端子にフィードバックされる。アンプ１１１はフィードバックされた電圧と基準電圧ＶＲＥＦの電位差に応じてＰＭＯＳトランジスタ１１６を制御し、出力電圧ＶＯＵＴが所望の電圧になるまで制御する。
出力電圧ＶＯＵＴが立ち上がった後、電圧検出回路１２２は出力電圧ＶＯＵＴを検出してＮＭＯＳトランジスタ１２１をオフさせる信号を出力する。こうして、Ｎｃｈデプレッショントランジスタ１１２から電流が流れることを防止し、低消費電力化することができる。
なお、Ｎｃｈデプレッショントランジスタ１１２の電流を遮断するスイッチ回路としてＮＭＯＳトランジスタ１２１を用いたが、電流を遮断することが可能な回路であればＰＭＯＳトランジスタを用いる等どのような構成であってもよい。
以上により、第一の実施形態のボルテージレギュレータは、出力電圧ＶＯＵＴを徐々に立ち上げ突入電流を抑制し、出力電圧ＶＯＵＴが立ち上がった後、Ｎｃｈデプレッショントランジスタ１１２から電流が流れることを防止し、低消費電力化をすることができる。
＜第二の実施形態＞
図２は、第二の実施形態のボルテージレギュレータの回路図である。図1の回路との違いは、電圧検出回路１２２の接続を抵抗１１７と抵抗１１８の接続点にした点である。このような構成でも、抵抗１１７、１１８によって出力電圧ＶＯＵＴを分圧された電圧を検出してＮＭＯＳトランジスタ１２１をオフさせる信号を出力することができる。そして、Ｎｃｈデプレッショントランジスタ１１２から電流が流れることを防止し、低消費電力化することができる。
図２は、第二の実施形態のボルテージレギュレータの回路図である。図1の回路との違いは、電圧検出回路１２２の接続を抵抗１１７と抵抗１１８の接続点にした点である。このような構成でも、抵抗１１７、１１８によって出力電圧ＶＯＵＴを分圧された電圧を検出してＮＭＯＳトランジスタ１２１をオフさせる信号を出力することができる。そして、Ｎｃｈデプレッショントランジスタ１１２から電流が流れることを防止し、低消費電力化することができる。
なお、本実施形態では、電圧検出回路１２２が出力電圧ＶＯＵＴを検出する電圧を、抵抗１１７と抵抗１１８の接続点の電圧にしたが、所望の電圧が取り出せるように抵抗回路を適宜変更してもよい。
また、第一の実施形態と同様に、Ｎｃｈデプレッショントランジスタ１１２の電流を遮断するスイッチ回路としてＮＭＯＳトランジスタ１２１を用いたが、電流を遮断することが可能な回路であればＰＭＯＳトランジスタを用いる等どのような構成であってもよい。
以上により、第二の実施形態のボルテージレギュレータは、出力電圧ＶＯＵＴを徐々に立ち上げ突入電流を抑制し、出力電圧ＶＯＵＴが立ち上がった後、Ｎｃｈデプレッショントランジスタ１１２から電流が流れることを防止し、低消費電力化することができる。
１００ グラウンド端子
１０１ 電源端子
１０２ ＥＮ端子
１０３ ＣＥ端子
１０４ 出力端子
１０８、１０９ インバータ
１１０ バイアス回路
１１１ アンプ
１２２ 電圧検出回路
１３１ スイッチ回路
１３２ 突入電流防止回路
１０１ 電源端子
１０２ ＥＮ端子
１０３ ＣＥ端子
１０４ 出力端子
１０８、１０９ インバータ
１１０ バイアス回路
１１１ アンプ
１２２ 電圧検出回路
１３１ スイッチ回路
１３２ 突入電流防止回路
Claims (3)
- 基準電圧を生成する基準電圧生成回路と、
前記基準電圧と出力トランジスタが出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御するアンプと、
外部より回路をオンオフさせる信号が入力される外部端子と、
前記基準電圧を前記アンプへ伝達する突入電流防止回路と、
を備えたボルテージレギュレータであって、
前記出力トランジスタが出力する電圧に基づく電圧を検出する電圧検出回路と、
前記突入電流防止回路に接続され、前記電圧検出回路からの信号を受けて前記突入電流防止回路に流れる電流を遮断するスイッチ回路と、
を備えたことを特徴とするボルテージレギュレータ。 - 前記電圧検出回路は、
前記出力トランジスタが出力する電圧を分圧した分圧電圧を検出することを特徴とする請求項１に記載のボルテージレギュレータ。 - 前記スイッチ回路は、ＰＭＯＳトランジスタもしくはＮＭＯＳトランジスタで構成されることを特徴とする請求項１または２に記載のボルテージレギュレータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012055921A JP2013190932A (ja) | 2012-03-13 | 2012-03-13 | ボルテージレギュレータ |
| US13/780,708 US20130241508A1 (en) | 2012-03-13 | 2013-02-28 | Voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012055921A JP2013190932A (ja) | 2012-03-13 | 2012-03-13 | ボルテージレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013190932A true JP2013190932A (ja) | 2013-09-26 |
Family
ID=49157025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012055921A Pending JP2013190932A (ja) | 2012-03-13 | 2012-03-13 | ボルテージレギュレータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130241508A1 (ja) |
| JP (1) | JP2013190932A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6634989B2 (ja) * | 2016-09-21 | 2020-01-22 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
| CN107992144B (zh) * | 2018-01-25 | 2019-10-11 | 上海华虹宏力半导体制造有限公司 | 带隙基准源的启动电路 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001046768A1 (en) * | 1999-12-21 | 2001-06-28 | Koninklijke Philips Electronics N.V. | Voltage regulator provided with a current limiter |
| US6522111B2 (en) * | 2001-01-26 | 2003-02-18 | Linfinity Microelectronics | Linear voltage regulator using adaptive biasing |
| JP4024609B2 (ja) * | 2002-07-16 | 2007-12-19 | シャープ株式会社 | 直流安定化電源回路 |
| JP4556116B2 (ja) * | 2004-11-26 | 2010-10-06 | ソニー株式会社 | 定電圧電源回路 |
| KR20070086169A (ko) * | 2004-12-03 | 2007-08-27 | 로무 가부시키가이샤 | 스위칭 전원 및 그 제어 회로와 그것을 이용한 전자 기기 |
| US7816897B2 (en) * | 2006-03-10 | 2010-10-19 | Standard Microsystems Corporation | Current limiting circuit |
| JP2008026947A (ja) * | 2006-07-18 | 2008-02-07 | Seiko Instruments Inc | ボルテージレギュレータ |
| JP5194760B2 (ja) * | 2007-12-14 | 2013-05-08 | 株式会社リコー | 定電圧回路 |
| JP2009169785A (ja) * | 2008-01-18 | 2009-07-30 | Seiko Instruments Inc | ボルテージレギュレータ |
| JP5099505B2 (ja) * | 2008-02-15 | 2012-12-19 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP5407510B2 (ja) * | 2008-08-29 | 2014-02-05 | 株式会社リコー | 定電圧回路装置 |
| TWI373700B (en) * | 2008-10-13 | 2012-10-01 | Holtek Semiconductor Inc | Active current limiting circuit and power regulator using the same |
| US8232781B2 (en) * | 2008-12-23 | 2012-07-31 | Stmicroelectronics S.R.L. | Device for measuring the current flowing through a power transistor of a voltage regulator |
| JP5511225B2 (ja) * | 2009-06-03 | 2014-06-04 | ローム株式会社 | 昇圧型スイッチング電源装置 |
| JP2011061989A (ja) * | 2009-09-10 | 2011-03-24 | Renesas Electronics Corp | スイッチングレギュレータ |
| JP5516320B2 (ja) * | 2010-10-21 | 2014-06-11 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
| JP6006913B2 (ja) * | 2010-11-19 | 2016-10-12 | ミツミ電機株式会社 | 電流制限回路及び電源回路 |
| JP5715401B2 (ja) * | 2010-12-09 | 2015-05-07 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP5670773B2 (ja) * | 2011-02-01 | 2015-02-18 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP5823717B2 (ja) * | 2011-03-30 | 2015-11-25 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| US8829883B2 (en) * | 2011-09-09 | 2014-09-09 | Atmel Corporation | Leakage-current compensation for a voltage regulator |
| US9018923B2 (en) * | 2011-12-05 | 2015-04-28 | Texas Instruments Incorporated | Dynamic bias soft start control apparatus and methods |
-
2012
- 2012-03-13 JP JP2012055921A patent/JP2013190932A/ja active Pending
-
2013
- 2013-02-28 US US13/780,708 patent/US20130241508A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20130241508A1 (en) | 2013-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6298671B2 (ja) | ボルテージレギュレータ | |
| KR102252365B1 (ko) | 과열 보호 회로 및 전압 레귤레이터 | |
| KR102008157B1 (ko) | 볼티지 레귤레이터 | |
| JP5279544B2 (ja) | ボルテージレギュレータ | |
| JP6008678B2 (ja) | ボルテージレギュレータ | |
| JP6219180B2 (ja) | ボルテージレギュレータ | |
| JP2010213046A (ja) | パワーオンリセット回路 | |
| KR102279836B1 (ko) | 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터 | |
| JP2009169503A (ja) | 過電流保護回路及びその過電流保護回路を備えた定電圧回路 | |
| JP6261349B2 (ja) | ボルテージレギュレータ | |
| KR20140104352A (ko) | 레벨 시프트 회로 | |
| JP2015118452A (ja) | ボルテージレギュレータ | |
| JP2016118840A (ja) | ボルテージレギュレータ | |
| JP6253436B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2005202985A (ja) | ボルテージレギュレータ及びボルテージレギュレータの制御方法 | |
| JP6827112B2 (ja) | 制御回路、及び理想ダイオード回路 | |
| JP2012055050A (ja) | スイッチングレギュレータ | |
| JP2013190932A (ja) | ボルテージレギュレータ | |
| JP6404718B2 (ja) | パワーオンリセット回路、半導体装置、及びパワーオンリセット回路の制御方法 | |
| JP5181822B2 (ja) | 定電圧回路 | |
| US8872490B2 (en) | Voltage regulator | |
| JP2010170363A (ja) | レギュレータ用半導体集積回路 | |
| JP5472496B2 (ja) | 電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 | |
| JP5296429B2 (ja) | スイッチング電源装置 | |
| JP2018508782A (ja) | 低い電流閾値の正確な検出 |