JP6261349B2 - ボルテージレギュレータ - Google Patents

ボルテージレギュレータ Download PDF

Info

Publication number
JP6261349B2
JP6261349B2 JP2014009643A JP2014009643A JP6261349B2 JP 6261349 B2 JP6261349 B2 JP 6261349B2 JP 2014009643 A JP2014009643 A JP 2014009643A JP 2014009643 A JP2014009643 A JP 2014009643A JP 6261349 B2 JP6261349 B2 JP 6261349B2
Authority
JP
Japan
Prior art keywords
voltage
gate
pmos transistor
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014009643A
Other languages
English (en)
Other versions
JP2015138394A (ja
Inventor
勉 冨岡
勉 冨岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2014009643A priority Critical patent/JP6261349B2/ja
Priority to TW103145269A priority patent/TWI639910B/zh
Priority to US14/599,158 priority patent/US9323262B2/en
Priority to KR1020150009133A priority patent/KR102262374B1/ko
Priority to CN201510032024.XA priority patent/CN104793678B/zh
Publication of JP2015138394A publication Critical patent/JP2015138394A/ja
Application granted granted Critical
Publication of JP6261349B2 publication Critical patent/JP6261349B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Description

本発明は、出力にオーバーシュートが発生した時、誤差増幅回路の入力トランジスタが破壊されることを防止できるボルテージレギュレータに関する。
従来のボルテージレギュレータについて説明する。図３は、従来のボルテージレギュレータを示す回路図である。
従来のボルテージレギュレータは、ＰＭＯＳトランジスタ１０４、１０５、１０６、１０９、１１１、１１４、１１５、３０１と、ＮＭＯＳトランジスタ１０７、１０８、１１２、１１３、３０２、３０３と、基準電圧回路１１０と、定電流回路１０３と、抵抗１１６、１１７と、グラウンド端子１００と、出力端子１０２と、電源端子１０１を備えている。ＰＭＯＳトランジスタ３０１は、サイズがＰＭＯＳトランジスタ１０５の０．２倍であるとする。
出力端子１０２にオーバーシュートが発生した時、ＰＭＯＳトランジスタ１１１のゲートに発生する電圧は、ＰＭＯＳトランジスタ１０９のゲートに供給される基準電圧回路１１０の基準電圧Ｖｒｅｆよりも大幅に大きくなる。出力端子１０２に大きなオーバーシュートが発生した場合は、通常、ＰＭＯＳトランジスタ１０９を流れる電流はＰＭＯＳトランジスタ１０５の電流に略等しい大きさになる。従って、ＰＭＯＳトランジスタ１１１を流れる電流は、ゼロに近い極めて小さな値になる。このとき、ＮＭＯＳトランジスタ３０２は、極めて少量の電流しか流せないので、ＰＭＯＳトランジスタ３０１はＰＭＯＳトランジスタ１０５の電流の０．２倍の大きさの電流を流そうとする。
すると今度は、直列接続されたＰＭＯＳトランジスタ３０１とＮＭＯＳトランジスタ３０２を流れる電流は極めて小さな値になる。そして、ＰＭＯＳトランジスタ３０１のドレインソース間電圧が低くなり、ＰＭＯＳトランジスタ３０１とＮＭＯＳトランジスタ３０２の主電流路の共通接続点の電圧が高くなる。その結果、ＮＭＯＳトランジスタ３０３はオン状態となる。ＮＭＯＳトランジスタ３０３がオン状態となると、ＮＭＯＳトランジスタ３０３を介して出力端子１０２からグラウンド端子１００に向かって電流が流れ、出力電圧を低下させる作用が働くことになる（例えば、特許文献１図２参照）。
特開２００９−１８７４３０号公報
しかしながら、従来のボルテージレギュレータは、出力端子１０２にオーバーシュートが発生した時、ＰＭＯＳトランジスタ１１１のゲート電圧も上昇するため、ＰＭＯＳトランジスタ１１１のゲートが破壊されるという課題があった。
本発明は、上記課題に鑑みてなされ、出力端子にオーバーシュートが発生しても、入力トランジスタのゲートが破壊されることを防止できるボルテージレギュレータを提供する。
従来の課題を解決するため、本発明のボルテージレギュレータは以下のような構成とした。
出力トランジスタが出力する出力電圧を分圧した分圧電圧と、基準電圧回路が出力する基準電圧の差を増幅して出力し、出力トランジスタのゲートを制御する誤差増幅回路を備えたボルテージレギュレータであって、誤差増幅回路の分圧電圧が入力される入力トランジスタに、カソードがソースに接続されアノードがゲートに接続されたダイオードを備えた。
本発明のボルテージレギュレータは、誤差増幅回路の分圧電圧が入力される入力トランジスタに、カソードがソースに接続されアノードがゲートに接続されたダイオードを備えたので、出力端子にオーバーシュートが発生しても入力トランジスタのゲートが破壊されることを防止できる。また、電源電圧が一時的に降下しても、誤差増幅回路全体の動作点の復帰を早めることができる。
本実施形態のボルテージレギュレータの構成を示す回路図である。 本実施形態のボルテージレギュレータの他の例を示す回路図である。 従来のボルテージレギュレータの構成を示す回路図である。
図１は、本実施形態のボルテージレギュレータの回路図である。
本実施形態のボルテージレギュレータは、ＰＭＯＳトランジスタ１０４、１０５、１０６、１０９、１１１、１１４、１１５と、ＮＭＯＳトランジスタ１０７、１０８、１１２、１１３と、基準電圧回路１１０と、定電流回路１０３と、抵抗１１６、１１７と、ダイオード１２１と、グラウンド端子１００と、出力端子１０２と、電源端子１０１を備えている。ＰＭＯＳトランジスタ１０５、１０６、１０９、１１１、１１４と、ＮＭＯＳトランジスタ１０７、１０８、１１２、１１３で誤差増幅回路１５１を構成している。
次に、本実施形態のボルテージレギュレータの接続について説明する。
定電流回路１０３は、一方の端子はＰＭＯＳトランジスタ１０４のゲートとドレインに接続され、もう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１０４のソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ１０５は、ゲートはＰＭＯＳトランジスタ１０４のゲートとドレインに接続され、ドレインはＰＭＯＳトランジスタ１０９のソースとＰＭＯＳトランジスタ１１１のソースに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ１０９は、ゲートは基準電圧回路１１０の正極に接続され、ドレインはＮＭＯＳトランジスタ１０８のゲートとドレインに接続される。基準電圧回路１１０の負極はグラウンド端子１００に接続される。ＮＭＯＳトランジスタ１０８のソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ１０７は、ゲートはＮＭＯＳトランジスタ１０８のゲートとドレインに接続され、ドレインはＰＭＯＳトランジスタ１０６のゲートとドレインに接続され、ソースはグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１０６のソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ１１４は、ゲートはＰＭＯＳトランジスタ１０６のゲートとドレインに接続され、ドレインはＰＭＯＳトランジスタ１１５のゲートに接続され、ソースは電源端子１０１に接続される。ＮＭＯＳトランジスタ１１３は、ゲートはＮＭＯＳトランジスタ１１２のゲートとドレインに接続され、ドレインはＰＭＯＳトランジスタ１１５のゲートに接続され、ソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ１１２は、ソースはグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１１１は、ドレインはＮＭＯＳトランジスタ１１２のゲートとドレインに接続され、ゲートは抵抗１１６と１１７の接続点に接続される。抵抗１１７のもう一方の端子はグラウンド端子１００に接続され、抵抗１１６のもう一方の端子は出力端子１０２に接続される。ダイオード１２１は、カソードはＰＭＯＳトランジスタ１１１のソースに接続され、アノードはＰＭＯＳトランジスタ１１１のゲートに接続される。ＰＭＯＳトランジスタ１１５は、ドレインは出力端子１０２に接続され、ソースは電源端子１０１に接続される。
次に、本実施形態のボルテージレギュレータの動作について説明する。
電源端子１０１に電源電圧ＶＤＤが入力されると、ボルテージレギュレータは、出力端子１０２から出力電圧Ｖｏｕｔを出力する。抵抗１１６と１１７は、出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。誤差増幅回路１５１は、入力トランジスタとして動作するＰＭＯＳトランジスタ１０９のゲートに入力される基準電圧回路１１０の基準電圧Ｖｒｅｆと、入力トランジスタとして動作するＰＭＯＳトランジスタ１１１のゲートに入力される分圧電圧Ｖｆｂとを比較し、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタとして動作するＰＭＯＳトランジスタ１１５のゲート電圧を制御する。
出力電圧Ｖｏｕｔが所定電圧よりも高いと、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高くなる。従って、誤差増幅回路１５１の出力信号（ＰＭＯＳトランジスタ１１５のゲート電圧）が高くなり、ＰＭＯＳトランジスタ１１５がオフしていくので出力電圧Ｖｏｕｔは低くなる。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Ｖｏｕｔは高くなる。この様にして、ボルテージレギュレータは出力電圧Ｖｏｕｔが一定になるように動作する。
出力端子１０２にオーバーシュートが発生した場合、出力電圧Ｖｏｕｔの上昇に伴い分圧電圧Ｖｆｂも上昇し、ダイオード１２１、ＰＭＯＳトランジスタ１０９、ＮＭＯＳトランジスタ１０８、グラウンド端子１００の経路で電流が流れる。従って、分圧電圧Ｖｆｂは、Ｖｆｂ＝Ｖｒｅｆ＋｜Ｖｔｐ｜＋Ｖｆ以下の電圧に制限される。ここで、ＰＭＯＳトランジスタ１０９、１１１の閾値をＶｔｐ、ＮＭＯＳトランジスタ１１２の閾値をＶｔｎ、ダイオード１２１の順方向電圧をＶｆとする。
このとき、ＰＭＯＳトランジスタ１１１のゲートソース間電圧は、ダイオード１２１の順方向電圧Ｖｆと等しくなるので、ＰＭＯＳトランジスタ１１１のゲートが破壊されることを防止することができる。また、ＰＭＯＳトランジスタ１１１のゲートドレイン間電圧は、Ｖｆｂ−Ｖｔｎ＝Ｖｒｅｆ＋｜Ｖｔｐ｜＋Ｖｆ−Ｖｔｎになる。このゲートドレイン間電圧をＰＭＯＳトランジスタ１１１のゲート酸化膜耐圧より低い電圧に設定することで、ＰＭＯＳトランジスタ１１１のゲートが破壊されることを防止することができる。
なお、ＰＭＯＳトランジスタ１１１のゲートソース間にダイオード１２１を設けただけなので、面積が小さくてよい。また、ダイオード１２１から抵抗１１７へリーク電流が少ないので、分圧電圧Ｖｆｂの電圧値への影響も小さい。さらに、電源電圧ＶＤＤが一時的に降下しＰＭＯＳトランジスタ１１１のソース電圧が降下した時、ダイオード１２１が順方向電流を流しＰＭＯＳトランジスタ１１１のソース電圧の降下を食い止めるため、誤差増幅回路１５１全体の動作点の復帰を早めることができる。
図２は、本実施形態のボルテージレギュレータの他の例を示す回路図である。図１のボルテージレギュレータとの違いは、カソードがＰＭＯＳトランジスタ１１１のゲートに接続され、アノードがグラウンド端子１００に接続されたダイオード２０１を追加した点である。その他の回路は、図１のボルテージレギュレータと同様である。
ダイオード２０１は、ダイオード１２１と同じ構成をしているので、リーク電流は等しい。ダイオード１２１にリーク電流が発生した時、そのリーク電流はダイオード２０１へ流れて、抵抗１１７へは流れない。従って、図１のボルテージレギュレータと比較して、分圧電圧Ｖｆｂの電圧値への影響を更に小さくできる。
以上説明したように、本実施形態のボルテージレギュレータは、ＰＭＯＳトランジスタ１１１のゲートソース間にダイオード１２１を設けたので、出力端子１０２にオーバーシュートが発生しても、ＰＭＯＳトランジスタ１１１のゲート酸化膜耐圧を超えることがなく、ＰＭＯＳトランジスタ１１１のゲートが破壊されることを防止することができる。
また、電源電圧ＶＤＤが一時的に降下した時、誤差増幅回路１５１全体の動作点の復帰を速めることができる。
１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子
１０３ 定電流回路
１１０ 基準電圧回路
１５１ 誤差増幅回路

Claims (1)

  1. 出力トランジスタが出力する出力電圧を分圧した分圧電圧と、基準電圧回路が出力する基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路を備えたボルテージレギュレータであって、
    前記誤差増幅回路は、
    ゲートに前記分圧電圧が入力される入力トランジスタと、
    カソードが前記入力トランジスタのソースに接続され、アノードが前記入力トランジスタのゲートに接続された第一のダイオードと、
    カソードが前記入力トランジスタのゲートに接続され、アノードが接地端子に接続された第二のダイオードと、を備え
    前記第二のダイオードは、前記第一のダイオードのリーク電流を流すことによって、前記分圧電圧への前記第一のダイオードのリーク電流の影響を小さくする、
    ことを特徴とするボルテージレギュレータ。
JP2014009643A 2014-01-22 2014-01-22 ボルテージレギュレータ Active JP6261349B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014009643A JP6261349B2 (ja) 2014-01-22 2014-01-22 ボルテージレギュレータ
TW103145269A TWI639910B (zh) 2014-01-22 2014-12-24 電壓調節器
US14/599,158 US9323262B2 (en) 2014-01-22 2015-01-16 Voltage regulator
KR1020150009133A KR102262374B1 (ko) 2014-01-22 2015-01-20 전압 레귤레이터
CN201510032024.XA CN104793678B (zh) 2014-01-22 2015-01-22 稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014009643A JP6261349B2 (ja) 2014-01-22 2014-01-22 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
JP2015138394A JP2015138394A (ja) 2015-07-30
JP6261349B2 true JP6261349B2 (ja) 2018-01-17

Family

ID=53544719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014009643A Active JP6261349B2 (ja) 2014-01-22 2014-01-22 ボルテージレギュレータ

Country Status (5)

Country Link
US (1) US9323262B2 (ja)
JP (1) JP6261349B2 (ja)
KR (1) KR102262374B1 (ja)
CN (1) CN104793678B (ja)
TW (1) TWI639910B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6316632B2 (ja) * 2014-03-25 2018-04-25 エイブリック株式会社 ボルテージレギュレータ
US9846445B2 (en) * 2016-04-21 2017-12-19 Nxp Usa, Inc. Voltage supply regulator with overshoot protection
JP6912350B2 (ja) * 2017-10-13 2021-08-04 エイブリック株式会社 ボルテージレギュレータ
JP7065660B2 (ja) * 2018-03-22 2022-05-12 エイブリック株式会社 ボルテージレギュレータ
JP7063753B2 (ja) * 2018-07-13 2022-05-09 エイブリック株式会社 ボルテージレギュレータ及びボルテージレギュレータの制御方法
CN113595172A (zh) * 2021-06-29 2021-11-02 深圳市倍特力电池有限公司 一种瞬态响应时间快速的户外电源
CN114245047B (zh) * 2021-12-21 2024-03-05 上海集成电路装备材料产业创新中心有限公司 像素单元及图像传感器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51146188A (en) * 1975-06-11 1976-12-15 Fujitsu Ltd Diode device
US4061962A (en) * 1976-06-11 1977-12-06 Rca Corporation Current mirror amplifier augumentation of regulator transistor current flow
US4553082A (en) * 1984-05-25 1985-11-12 Hughes Aircraft Company Transformerless drive circuit for field-effect transistors
JP3683185B2 (ja) * 2001-03-12 2005-08-17 株式会社リコー 定電圧回路
US6703815B2 (en) * 2002-05-20 2004-03-09 Texas Instruments Incorporated Low drop-out regulator having current feedback amplifier and composite feedback loop
US7405545B2 (en) * 2005-06-08 2008-07-29 System General Corp. Voltage-regulator and power supply having current sharing circuit
TWM284921U (en) * 2005-08-30 2006-01-01 Aimtron Technology Corp Linear voltage regulator with improved responses to source transients
TW200828750A (en) * 2006-12-18 2008-07-01 Aimtron Technology Corp Dual edge modulated charge pumping circuit and method
KR101229462B1 (ko) * 2007-04-25 2013-02-05 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 프리휠링 다이오드를 구비한 스텝-다운 스위칭 레귤레이터
TWI364041B (en) * 2008-01-09 2012-05-11 Macronix Int Co Ltd Low couple effect bit-line voltage generator and control method thereof
JP5043704B2 (ja) * 2008-02-08 2012-10-10 旭化成エレクトロニクス株式会社 レギュレータ回路
US8324876B1 (en) * 2008-10-31 2012-12-04 Altera Corporation Unconditional frequency compensation technique on-chip low dropout voltage regulator
US8427130B2 (en) * 2010-12-16 2013-04-23 Integrated Device Technology, Inc. Methods and apparatuses for combined frequency compensation and soft start processes
JP2012203528A (ja) * 2011-03-24 2012-10-22 Seiko Instruments Inc ボルテージ・レギュレータ
US9030855B2 (en) * 2011-07-14 2015-05-12 Macronix International Co., Ltd. Semiconductor device, start-up circuit having first and second circuits and a single voltage output terminal coupled to a second node between the semiconductor unit and the first circuit, and operating method for the same
CN102497088B (zh) * 2011-12-15 2014-06-25 矽力杰半导体技术(杭州)有限公司 一种mos管的自适应串联电路
CN202564928U (zh) * 2012-05-21 2012-11-28 永济新时速电机电器有限责任公司 绝缘栅双极型晶体管的保护电路

Also Published As

Publication number Publication date
CN104793678B (zh) 2018-05-22
JP2015138394A (ja) 2015-07-30
KR20150087807A (ko) 2015-07-30
US20150205315A1 (en) 2015-07-23
KR102262374B1 (ko) 2021-06-08
TW201541221A (zh) 2015-11-01
US9323262B2 (en) 2016-04-26
CN104793678A (zh) 2015-07-22
TWI639910B (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
JP6261349B2 (ja) ボルテージレギュレータ
KR102252365B1 (ko) 과열 보호 회로 및 전압 레귤레이터
KR102255543B1 (ko) 볼티지 레귤레이터
KR102247122B1 (ko) 볼티지 레귤레이터 및 전자 기기
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
JP6316632B2 (ja) ボルテージレギュレータ
US20150108953A1 (en) Voltage regulator
CN106066419B (zh) 电流检测电路
US20140253069A1 (en) Voltage regulator
KR102279836B1 (ko) 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터
US20160181924A1 (en) Voltage regulator
JP2021502049A5 (ja)
US9946276B2 (en) Voltage regulators with current reduction mode
JP2015135627A (ja) ボルテージレギュレータおよび半導体装置
US9543905B2 (en) Amplifier circuit
JP6160545B2 (ja) 過電流保護回路
JP2013232760A (ja) 出力ドライバ回路
JP6549008B2 (ja) ボルテージレギュレータ
JP6601026B2 (ja) 半導体スイッチ回路及び半導体リレー回路
JPWO2016052042A1 (ja) スタートアップ回路
US20130241508A1 (en) Voltage regulator
US10634712B2 (en) Current sensing circuit for sensing current flowing through load switch
JP2017201451A (ja) 安定化電源回路
JP5984759B2 (ja) 整流回路
JP2021012567A (ja) 定電圧回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6261349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250