JP5472496B2 - 電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 - Google Patents
電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 Download PDFInfo
- Publication number
- JP5472496B2 JP5472496B2 JP2013005196A JP2013005196A JP5472496B2 JP 5472496 B2 JP5472496 B2 JP 5472496B2 JP 2013005196 A JP2013005196 A JP 2013005196A JP 2013005196 A JP2013005196 A JP 2013005196A JP 5472496 B2 JP5472496 B2 JP 5472496B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- mos transistor
- circuit
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
一般にMOSトランジスタでは、ゲート電極−ソース電極間の電圧Vgsを閾値電圧Vth未満で動作させる場合を弱反転領域にあり、ゲート電極−ソース電極間の電圧Vgsを閾値電圧Vth以上で動作させる場合を強反転領域にあるとみなすことができる。又、ドレイン電極−ソース電極間の電圧Vdsを凡そ0.1V未満で動作させた場合はダイオード接続の有無に拘らず線形領域にあり、ドレイン電極−ソース電極間の電圧Vdsを凡そ0.1V以上で動作させた場合は飽和領域にあるとみなすことができる。
そこで、本発明の技術的課題は、低消費電流で低電圧な定電圧を安定して得られる定電圧回路を提供することにある。
第1のカレントミラー回路を構成している第1のトランジスタと第2のトランジスタとを備えた電圧発生回路であり、前記第1のトランジスタは、第1の電圧に基づく電圧が電源として印加されるとともに、前記第1のカレントミラー回路の入力電流が流れ、かつ第3の電圧を出力し、前記第2のトランジスタは、第2の電圧が電源として印加されるとともに、前記第1のカレントミラー回路の出力電流が流れ、前記第1のカレントミラー回路の出力電流をモニタする手段を有することを特徴とする電圧発生回路である。
前記の電圧発生回路において、さらに、第2のカレントミラー回路を構成している第3のトランジスタと第4のトランジスタとを有し、前記第3のトランジスタは、前記第1の電圧が電源として印加されるとともに、前記第2のカレントミラー回路の入力電流が流れ、前記第4のトランジスタは、前記第1の電圧が電源として印加されるとともに、前記第2のカレントミラー回路の出力電流が流れ、前記第2のカレントミラー回路の出力電流が出力する端部と、前記第1のカレントミラー回路の入力電流が入力する端部とが接続部を介して接続され、前記接続部から前記第3の電圧を出力することを特徴とする電圧発生回路である。
このような構成により、カレントミラー回路を備えた電圧発生回路において、カレントミラー回路の入力側にかかる電圧が低く入力電流が小さくても入力電流を安定して検出する手段を有しているため、カレントミラー回路の動作を精度良く確認することができる。
前記の電圧発生回路と、前記第3の電圧が入力される入力端子と、前記第3の電圧に基づいて動作する差動増幅器と、前記差動増幅器からの電圧を出力する出力端子とを有する定電圧出力回路と、を備えたこと特徴とする定電圧回路である。
このような電流検出方法を用いることで、カレントミラー回路を備えた電圧発生回路において、カレントミラー回路の入力側にかかる電圧が低く入力電流が小さくても、入力電流の大きさを安定して判定できるため、カレントミラー回路の動作を精度良く確認することができる。
図1は、本発明の実施形態に係る定電圧回路Aの基本構成を示した回路図である。ここでの定電圧回路Aは、低電圧な基準電圧VREFを生成出力する基準電圧生成回路1と、この基準電圧VREFを用いて差動増幅により定電圧を出力する定電圧出力回路2とから構成される。このうち、基準電圧生成回路1は、ソース電極に第1の電源電圧VDDが接続され、且つゲート電極とドレイン電極とを同電位に接続したP型のMOSトランジスタP1と、ソース電極に第1の電源電圧VDDが接続され、且つゲート電極がMOSトランジスタP1のゲート電極及びドレイン電極に接続されたP型のMOSトランジスタP2と、ソース電極に第2の電源電圧VSSが接続され、且つゲート電極とソース電極とを同電位に接続し、ドレイン電極がMOSトランジスタP1のドレイン電極に接続されたN型のMOSトランジスタN1と、ソース電極に第2の電源電圧VSSが接続され、且つゲート電極とドレイン電極とを同電位に接続し、ドレイン電極がMOSトランジスタP2のドレイン電極に接続されたN型のMOSトランジスタN2と、ソース電極に第2の電源電圧VSSが接続され、且つゲート電極がN型MOSトランジスタN2のドレイン電極に接続され、ドレイン電極がトリム端子3に接続されたN型のMOSトランジスタN3と、を備えている。
細部について説明すれば、MOSトランジスタN1は、閾値電圧Vthが0V以下の極小のデプリーション型であると共に、ゲート電極におけるソース電極−ドレイン電極間の距離を示すゲート長LがMOSトランジスタN2のゲート長Lよりも大きく、定電流源としてドレイン電極−ソース電極間に微弱な電流I1が流れる。基準電圧VREFを発生するMOSトランジスタN2は、MOSトランジスタN1よりも閾値電圧Vthが高く、例えば0.35Vの低閾値電圧タイプである。又、MOSトランジスタN2は、ゲート長LがMOSトランジスタP1、P2のゲート長Lの15倍以上大きくなっている。更に、MOSトランジスタN2と対を成してカレントミラー回路を構成するMOSトランジスタN3の閾値電圧Vthは、MOSトランジスタN2の閾値電圧Vthと同じである。トリム端子3は、MOSトランジスタN3のドレイン電極へ所定の電圧値を印加することにより、MOSトランジスタP2のソース電極−ドレイン電極間、並びにMOSトランジスタN2のドレイン電極−ソース電極間を流れる電流I2をモニタするものである。即ち、トリム端子3は、MOSトランジスタN3を流れる電流I3によって、MOSトランジスタN2に流れる電流I2をモニタするためのものであり、電流モニタ用の電圧(例えば1V程度)が印加されている。
尚、MOSトランジスタN3のゲート電極におけるゲート幅WをMOSトランジスタN2のゲート電極におけるゲート幅Wよりも大きくしておけば、MOSトランジスタN2に流れる電流I2が小さくて外部端子から直接モニタできないため、これを倍増したMOSトランジスタN3を流れる電流I3により正確にモニタすることができる。
本実施形態に係る定電圧回路Aの場合、基準電圧生成回路1では消費電力を低減する目的で基準電圧VREFをより低電圧なものとし、MOSトランジスタN1の発生電流I1を低電流化している。例えば、電流I1は10nA程度で発生させる。
このとき、MOSトランジスタP1、P2から成るカレントミラー回路によって、MOSトランジスタN2に電流I2が流れるが、MOSトランジスタN2は弱反転領域で使用するため、ダイオード接続されたMOSトランジスタN2は、ゲート電圧が低電圧の状態で駆動される。
このような事態を回避するため、低閾値電圧タイプのMOSトランジスタN2については、ゲート電極におけるゲート長LをP型MOSトランジスタP1、P2のゲート電極におけるゲート長Lよりも15倍以上大きくしている。上述したデプリーション型のMOSトランジスタN1のゲート電極におけるゲート長Lは数mm程度の特大なものであり、MOSトランジスタN2のゲート電極におけるゲート長Lは数μm程度のものである。
図2(a)においては、MOSトランジスタのゲート電極におけるゲート長Lを大きくするために、ドレイン電極−ソース電極間に設置されるゲート電極として、ドレイン電極−ソース電極間の距離が短距離構造のMOSトランジスタのゲート電極の場合と比べて2倍となっている。
こうしたゲート長Lを大きくした構造のMOSトランジスタを用いれば、ドレイン電極−ソース電極間の電位差がより大きくなり、ゲート電圧が閾値電圧Vthを下回り、弱反転領域の非飽和領域で動作する事態を回避することができる。
図1の基準電圧生成回路1において、MOSトランジスタN1は定電流源として動作し、電流I1が流れると、第1の電源電圧VDDからMOSトランジスタP1に電流I1が流れると共に、カレントミラー回路を構成するMOSトランジスタP2には、MOSトランジスタP1、P2のサイズ比によって決まる電流I2が流れる。
この電流I2によってMOSトランジスタN2がオンの状態となり、MOSトランジスタN2のドレイン電極−ソース電極間に電流I2が流れるが、このとき、MOSトランジスタN2は、低いゲート電圧でオンの状態となり、ダイオード接続されているMOSトランジスタN2においては、ドレイン電極−ソース電極間の電圧Vdsが低電圧値で発生する。
MOSトランジスタN3においては、トリム端子3から、MOSトランジスタN2とのサイズ比で決まる電流I3が流れ、MOSトランジスタN2の電流をモニタリングすることができる。
一方、MOSトランジスタN2のドレイン電極に接続されている引き出し線からは、基準電圧VREFが出力され、定電圧出力回路2のMOSトランジスタN4、N5、N7のゲート電極にそれぞれ印加される。
MOSトランジスタN5は、基準電圧VREFによってドレイン電極−ソース電極間に流れる電流Idsを変化させるが、このとき流れる電流Idsは、MOSトランジスタN6のゲート電圧との関係で異なるものとなる。即ち、MOSトランジスタN5、N6を流れる総電流量は、MOSトランジスタN4によって決定され、MOSトランジスタN5、N6のそれぞれのゲート電圧に印加される電圧によって、各MOSトランジスタN5、N6に流れる電流の比が決定される。
そして、この電圧値は、次段の増幅用トランジスタであるMOSトランジスタP5のゲート電圧に印加され、MOSトランジスタP5によって増幅された電圧値(MOSトランジスタP5のドレイン電圧)が定電圧出力端子4から出力される。
ここで、MOSトランジスタP5、P6、N7からなる部分は電流経路を構成するが、MOSトランジスタN7のドレイン電極−ソース電極間の電圧Vds、MOSトランジスタP6のドレイン電極−ソース電極間の電圧Vdsはほぼ一定であり、MOSトランジスタP5のドレイン電極−ソース電極間の電圧Vdsがゲート電圧によって変化されることにより、この電流経路における各部の電圧値が変化する。
尚、本実施形態では、MOSトランジスタN2、及びこれと対を成してカレントミラー回路を構成する各N型MOSトランジスタN3、N4、N7のゲート長LをMOSトランジスタP1、P2のゲート長Lよりも増大させるものとして説明したが、これらについて、MOSトランジスタN2におけるドレイン電極−ソース電極間の電圧Vdsが一定の値となれば、カレントミラー回路を正常に動作させることができ、適切な基準電圧VREFを発生させることが可能となるため、低コストで課題を解決するためには、MOSトランジスタN2についてのみ、ゲート長Lを増大させることも可能である。
Claims (4)
- 第1のカレントミラー回路を構成している第1のトランジスタと第2のトランジスタとを備えた電圧発生回路であり、
前記第1のトランジスタは、第1の電圧に基づく電圧が電源として印加されるとともに、前記第1のカレントミラー回路の入力電流が流れ、かつ第3の電圧を出力し、
前記第2のトランジスタは、第2の電圧が電源として印加されるとともに、前記第1のカレントミラー回路の出力電流が流れ、
前記第1のカレントミラー回路の出力電流をモニタする手段を有することを特徴とする電圧発生回路。 - 請求項1記載の電圧発生回路において、
さらに、第2のカレントミラー回路を構成している第3のトランジスタと第4のトランジスタとを有し、
前記第3のトランジスタは、前記第1の電圧が電源として印加されるとともに、前記第2のカレントミラー回路の入力電流が流れ、
前記第4のトランジスタは、前記第1の電圧が電源として印加されるとともに、前記第2のカレントミラー回路の出力電流が流れ、
前記第2のカレントミラー回路の出力電流が出力する端部と、前記第1のカレントミラー回路の入力電流が入力する端部とが接続部を介して接続され、前記接続部から前記第3の電圧を出力することを特徴とする電圧発生回路。 - 請求項1または2に記載の電圧発生回路と、
前記第3の電圧が入力される入力端子と、前記第3の電圧に基づいて動作する差動増幅器と、前記差動増幅器からの電圧を出力する出力端子とを有する定電圧出力回路と、
を備えたこと特徴とする定電圧回路。 - 第1のカレントミラー回路を構成している第1のトランジスタと第2のトランジスタとを備えた電圧発生回路の電流検出方法であって、
前記第1のトランジスタは、第1の電圧に基づく電圧が電源として印加されるとともに、前記第1のカレントミラー回路の入力電流が流れ、かつ第3の電圧を出力し、
前記第2のトランジスタは、第2の電圧が電源として印加されるとともに、前記第1のカレントミラー回路の出力電流が流れ、
前記第1のカレントミラー回路の出力電流の検出結果を用いて、前記第1のカレントミラー回路の入力電流の大きさを判定することを特徴とする電圧発生回路の電流検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013005196A JP5472496B2 (ja) | 2013-01-16 | 2013-01-16 | 電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013005196A JP5472496B2 (ja) | 2013-01-16 | 2013-01-16 | 電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008129296A Division JP5181822B2 (ja) | 2008-05-16 | 2008-05-16 | 定電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013065358A JP2013065358A (ja) | 2013-04-11 |
JP5472496B2 true JP5472496B2 (ja) | 2014-04-16 |
Family
ID=48188725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013005196A Active JP5472496B2 (ja) | 2013-01-16 | 2013-01-16 | 電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5472496B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103235625B (zh) * | 2013-04-15 | 2014-12-03 | 无锡普雅半导体有限公司 | 一种低电压跟随的电压基准电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6272019A (ja) * | 1985-09-26 | 1987-04-02 | Seiko Epson Corp | 基準電圧発生回路 |
JPH01147419U (ja) * | 1988-04-01 | 1989-10-12 | ||
JPH0452709A (ja) * | 1990-06-14 | 1992-02-20 | Seiko Epson Corp | 定電圧回路 |
JP3318363B2 (ja) * | 1992-09-02 | 2002-08-26 | 株式会社日立製作所 | 基準電圧発生回路 |
JP3467662B2 (ja) * | 1995-11-06 | 2003-11-17 | セイコーエプソン株式会社 | 定電流回路 |
JP4245214B2 (ja) * | 1998-12-18 | 2009-03-25 | 富士通テン株式会社 | 電流検出回路 |
JP2000284844A (ja) * | 1999-03-30 | 2000-10-13 | Seiko Epson Corp | バンドギャップ回路及びこれを具備する半導体装置 |
JP2005121367A (ja) * | 2003-09-11 | 2005-05-12 | Olympus Corp | 光電流検出回路及びその光電流検出回路を用いた光電流検出装置並びに光学式エンコーダ |
-
2013
- 2013-01-16 JP JP2013005196A patent/JP5472496B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013065358A (ja) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9665111B2 (en) | Low dropout voltage regulator and method | |
US10061335B2 (en) | Voltage regulator | |
US8384470B2 (en) | Internal power supply voltage generation circuit | |
KR101451468B1 (ko) | 정전류 회로 및 기준 전압 회로 | |
JP5010514B2 (ja) | 電圧検出回路 | |
JP2008015925A (ja) | 基準電圧発生回路 | |
US20110050197A1 (en) | Reference current or voltage generation circuit | |
JP2009098802A (ja) | 基準電圧発生回路 | |
KR102279836B1 (ko) | 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터 | |
US10838445B2 (en) | Constant-voltage power supply circuit | |
KR101950839B1 (ko) | 전류 기준 회로 | |
JP2009295119A (ja) | ボルテージレギュレータ | |
JP5181822B2 (ja) | 定電圧回路 | |
JP2015109019A (ja) | 基準電圧生成回路 | |
JP2008152632A (ja) | 基準電圧発生回路 | |
JP5544105B2 (ja) | レギュレータ回路 | |
JP5472496B2 (ja) | 電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 | |
JP2011090495A (ja) | 定電流ドライバ回路 | |
JP6320047B2 (ja) | 定電圧源回路 | |
JP5699515B2 (ja) | 基準電圧発生回路 | |
JP5008846B2 (ja) | 電子回路 | |
JP5801333B2 (ja) | 電源回路 | |
US10355648B2 (en) | Regulator amplifier circuit for outputting a fixed output voltage independent of a load current | |
JP2013190932A (ja) | ボルテージレギュレータ | |
JP6306413B2 (ja) | レギュレータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130213 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5472496 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |