JP3467662B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JP3467662B2 JP3467662B2 JP28770395A JP28770395A JP3467662B2 JP 3467662 B2 JP3467662 B2 JP 3467662B2 JP 28770395 A JP28770395 A JP 28770395A JP 28770395 A JP28770395 A JP 28770395A JP 3467662 B2 JP3467662 B2 JP 3467662B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- transistor
- constant current
- channel mos
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、定電流回路が発生
する定電流値の安定化に関する。
する定電流値の安定化に関する。
【０００２】
【従来の技術】従来より、動作させる回路の低消費電流
化や該回路の電気的特性を安定化する為には、定電流回
路を具備し、該定電流回路より供給する定電流によって
該回路を駆動する方法が多く用いられている。従来技術
の定電流回路の一例を図４の回路図に示す。図４におい
て、４０１は正極電源、４０２は負極電源である。４０
３はデプレション型ＰチャンネルＭＯＳトランジスタ、
４０４と４０５はエンハンス型ＮチャンネルＭＯＳトラ
ンジスタでカレントミラー回路である。４０６は定電流
で動作する被駆動回路を示す。図４の定電流回路の定電
流源はデプレション型ＰチャンネルＭＯＳトランジスタ
４０３で、ゲートをソースと同電位に接続している。一
般に、ＭＯＳトランジスタのドレイン電流ＩＤは、電流
増幅率をβ、しきい値をＶＴ、ゲートとソース間電圧を
ＶGSとし、飽和領域で動作するとれば以下の式で与えら
れる。
化や該回路の電気的特性を安定化する為には、定電流回
路を具備し、該定電流回路より供給する定電流によって
該回路を駆動する方法が多く用いられている。従来技術
の定電流回路の一例を図４の回路図に示す。図４におい
て、４０１は正極電源、４０２は負極電源である。４０
３はデプレション型ＰチャンネルＭＯＳトランジスタ、
４０４と４０５はエンハンス型ＮチャンネルＭＯＳトラ
ンジスタでカレントミラー回路である。４０６は定電流
で動作する被駆動回路を示す。図４の定電流回路の定電
流源はデプレション型ＰチャンネルＭＯＳトランジスタ
４０３で、ゲートをソースと同電位に接続している。一
般に、ＭＯＳトランジスタのドレイン電流ＩＤは、電流
増幅率をβ、しきい値をＶＴ、ゲートとソース間電圧を
ＶGSとし、飽和領域で動作するとれば以下の式で与えら
れる。
【０００３】
ＩＤ＝１／２×β×（ＶGS−ＶＴ）2 … 式１
従って、デプレション型ＰチャンネルＭＯＳトランジス
タ４０３のソースとゲート間のバイアスが０Ｖで一定で
あるので、デプレション型ＰチャンネルＭＯＳトランジ
スタ４０３の電流増幅率をβP1、しきい値をＶＴP1とす
れば、定電流Ｉは下記の式２でえられる。
タ４０３のソースとゲート間のバイアスが０Ｖで一定で
あるので、デプレション型ＰチャンネルＭＯＳトランジ
スタ４０３の電流増幅率をβP1、しきい値をＶＴP1とす
れば、定電流Ｉは下記の式２でえられる。
【０００４】
Ｉ＝１／２×βP1×（０−ＶＴP1）2 … 式２
上式の様に、ゲートとソース間電位を一定にする事によ
って、電源電圧に依存しない定電流Ｉが得られる。デプ
レション型ＰチャンネルＭＯＳトランジスタ４０３には
直列にＮチャンネルＭＯＳトランジスタ４０４が接続さ
れているので、ＮチャンネルＭＯＳトランジスタ４０４
にも定電流Ｉが流れる。そして、ＮチャンネルＭＯＳト
ランジスタ４０４と４０５はカレントミラー回路を構成
しているのでＮチャンネルＭＯＳトランジスタ４０５に
も定電流Ｉが流れる。ＮチャンネルＭＯＳトランジスタ
４０５には直列に被駆動回路４０６が接続されているの
で、被駆動回路４０６をデプレション型ＰチャンネルＭ
ＯＳトランジスタ４０３で得られた定電流Ｉで駆動する
事ができる。
って、電源電圧に依存しない定電流Ｉが得られる。デプ
レション型ＰチャンネルＭＯＳトランジスタ４０３には
直列にＮチャンネルＭＯＳトランジスタ４０４が接続さ
れているので、ＮチャンネルＭＯＳトランジスタ４０４
にも定電流Ｉが流れる。そして、ＮチャンネルＭＯＳト
ランジスタ４０４と４０５はカレントミラー回路を構成
しているのでＮチャンネルＭＯＳトランジスタ４０５に
も定電流Ｉが流れる。ＮチャンネルＭＯＳトランジスタ
４０５には直列に被駆動回路４０６が接続されているの
で、被駆動回路４０６をデプレション型ＰチャンネルＭ
ＯＳトランジスタ４０３で得られた定電流Ｉで駆動する
事ができる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来技
術の場合には以下に記す課題があった。定電流源のＰチ
ャンネルＭＯＳトランジスタ４０３はデプレッション型
である。通常デプレッション型ＰチャンネルＭＯＳトラ
ンジスタは、まずエンハンス型ＰチャンネルＭＯＳトラ
ンジスタを形成し、その次に該エンハンス型Ｐチャンネ
ルＭＯＳトランジスタのチャンネル部にボロン等の不純
物をイオン注入する工程を付加することによって、しき
い値を下げて形成される。ここで、エンハンス型Ｐチャ
ンネルＭＯＳトランジスタ形成時のしきい値の製造ばら
つきをΔＶＴＨ１、エンハンス型ＰチャンネルＭＯＳト
ランジスタのチャンネル部にボロン等の不純物をイオン
注入する工程での、しきい値の製造ばらつきをΔＶＴＨ
２とすれば、デプレッション型ＰチャンネルＭＯＳトラ
ンジスタ４０３のしきい値のばらつきはΔＶＴＨ１＋Δ
ＶＴＨ２となる。エンハンス型ＰチャンネルＭＯＳトラ
ンジスタのしきい値のばらつきΔＶＴＨ１よりも更に＋
ΔＶＴＨ２だけばらつきが大きくなる。定電流値は上記
の式２の様に、しきい値の二乗に比例するので、デプレ
ッション型ＰチャンネルＭＯＳトランジスタ４０３で決
定される定電流値のばらつきも大きくなり、被駆動回路
の特性が安定しなくなったり、また、しきい値が低めに
ばらついた時は、該定電圧回路が動作に必要な電流より
も過大な電流を消費してしまうという課題があった。ま
た、ＭＯＳトランジスタの電流増幅率及びしきい値は温
度特性をもっているので、温度の変化によって定電流値
が変動してしまうという課題があった。
術の場合には以下に記す課題があった。定電流源のＰチ
ャンネルＭＯＳトランジスタ４０３はデプレッション型
である。通常デプレッション型ＰチャンネルＭＯＳトラ
ンジスタは、まずエンハンス型ＰチャンネルＭＯＳトラ
ンジスタを形成し、その次に該エンハンス型Ｐチャンネ
ルＭＯＳトランジスタのチャンネル部にボロン等の不純
物をイオン注入する工程を付加することによって、しき
い値を下げて形成される。ここで、エンハンス型Ｐチャ
ンネルＭＯＳトランジスタ形成時のしきい値の製造ばら
つきをΔＶＴＨ１、エンハンス型ＰチャンネルＭＯＳト
ランジスタのチャンネル部にボロン等の不純物をイオン
注入する工程での、しきい値の製造ばらつきをΔＶＴＨ
２とすれば、デプレッション型ＰチャンネルＭＯＳトラ
ンジスタ４０３のしきい値のばらつきはΔＶＴＨ１＋Δ
ＶＴＨ２となる。エンハンス型ＰチャンネルＭＯＳトラ
ンジスタのしきい値のばらつきΔＶＴＨ１よりも更に＋
ΔＶＴＨ２だけばらつきが大きくなる。定電流値は上記
の式２の様に、しきい値の二乗に比例するので、デプレ
ッション型ＰチャンネルＭＯＳトランジスタ４０３で決
定される定電流値のばらつきも大きくなり、被駆動回路
の特性が安定しなくなったり、また、しきい値が低めに
ばらついた時は、該定電圧回路が動作に必要な電流より
も過大な電流を消費してしまうという課題があった。ま
た、ＭＯＳトランジスタの電流増幅率及びしきい値は温
度特性をもっているので、温度の変化によって定電流値
が変動してしまうという課題があった。
【０００６】
【課題を解決するための手段】上記課題を解決する為
に、本発明の定電流回路は、定電流を発生させる第一の
ＭＯＳトランジスタのゲートに、前記第一のＭＯＳトラ
ンジスタと同極の第二のＭＯＳトランジスタのしきい値
の値を印加した事を特徴とする。
に、本発明の定電流回路は、定電流を発生させる第一の
ＭＯＳトランジスタのゲートに、前記第一のＭＯＳトラ
ンジスタと同極の第二のＭＯＳトランジスタのしきい値
の値を印加した事を特徴とする。
【０００７】また、本発明の定電流回路は、第一の電源
と第二の電源間に第一のＭＯＳトランジスタと、前記第
一のＭＯＳトランジスタと逆極性の第二のＭＯＳトラン
ジスタとが直列に接続され、前記第一のＭＯＳトランジ
スタはダイオード接続され、前記第二のＭＯＳトランジ
スタのゲートは、前記第一の電源に接続される第一の回
路と、前記第一の電源と、前記第二の電源間に前記第一
のＭＯＳトランジスタと同極性の第三のＭＯＳトランジ
スタと、前記第二のＭＯＳトランジスタと同極性の第四
のＭＯＳトランジスタとが直列に接続され、前記第三の
ＭＯＳトランジスタのゲートは、前記第一のＭＯＳトラ
ンジスタのドレインに接続され、前記第四のＭＯＳトラ
ンジスタはダイオード接続されてなる第二の回路とから
なる、前記第二のＭＯＳトランジスタと前記第四のＭＯ
Ｓトランジスタのしきい値の差を出力する定電圧回路
と、定電流を発生させる第五のＭＯＳトランジスタと、
前記第五のＭＯＳトランジスタと逆極性の第六のＭＯＳ
トランジスタを有し、前記第五のＭＯＳトランジスタの
ゲートに、前記定電圧回路の出力する定電圧より、前記
第六のＭＯＳトランジスタのしきい値の値を減じた値を
印加したことを特徴とする。
と第二の電源間に第一のＭＯＳトランジスタと、前記第
一のＭＯＳトランジスタと逆極性の第二のＭＯＳトラン
ジスタとが直列に接続され、前記第一のＭＯＳトランジ
スタはダイオード接続され、前記第二のＭＯＳトランジ
スタのゲートは、前記第一の電源に接続される第一の回
路と、前記第一の電源と、前記第二の電源間に前記第一
のＭＯＳトランジスタと同極性の第三のＭＯＳトランジ
スタと、前記第二のＭＯＳトランジスタと同極性の第四
のＭＯＳトランジスタとが直列に接続され、前記第三の
ＭＯＳトランジスタのゲートは、前記第一のＭＯＳトラ
ンジスタのドレインに接続され、前記第四のＭＯＳトラ
ンジスタはダイオード接続されてなる第二の回路とから
なる、前記第二のＭＯＳトランジスタと前記第四のＭＯ
Ｓトランジスタのしきい値の差を出力する定電圧回路
と、定電流を発生させる第五のＭＯＳトランジスタと、
前記第五のＭＯＳトランジスタと逆極性の第六のＭＯＳ
トランジスタを有し、前記第五のＭＯＳトランジスタの
ゲートに、前記定電圧回路の出力する定電圧より、前記
第六のＭＯＳトランジスタのしきい値の値を減じた値を
印加したことを特徴とする。
【０００８】また、本発明の定電流回路は、第一の電源
と、第二の電源間に第一のＭＯＳトランジスタと、前記
第一のＭＯＳトランジスタと逆極性の第二のＭＯＳトラ
ンジスタとが直列に接続され、前記第一のＭＯＳトラン
ジスタはダイオード接続され、前記第二のＭＯＳトラン
ジスタのゲートは、前記第一の電源に接続される第一の
回路と、前記第一の電源と、前記第二の電源間に前記第
一のＭＯＳトランジスタと同極性の第三のＭＯＳトラン
ジスタと、前記第二のＭＯＳトランジスタと同極性の第
四のＭＯＳトランジスタとが直列に接続され、前記第三
のＭＯＳトランジスタのゲートは前記第一のＭＯＳトラ
ンジスタのドレインに接続され、前記第四のＭＯＳトラ
ンジスタはダイオード接続されてなる第二の回路と、前
記第一の電源と、前記第二の電源間に前記第一のＭＯＳ
トランジスタと同極性の第五のＭＯＳトランジスタと、
前記第二のＭＯＳトランジスタと同極性の第六のＭＯＳ
トランジスタとが直列に接続され、前記第五のＭＯＳト
ランジスタのゲートは前記第四のＭＯＳトランジスタの
ドレインに接続され、前記第六のＭＯＳトランジスタは
ダイオード接続されてなる第三の回路とを、有する定電
流回路において、前記第五のＭＯＳトランジスタのしき
い値と、前記第二のＭＯＳトランジスタのしきい値と前
記第四のＭＯＳトランジスタしきい値の差との差が、
０．５Ｖから１．３５Ｖの範囲であることを特徴とす
る。
と、第二の電源間に第一のＭＯＳトランジスタと、前記
第一のＭＯＳトランジスタと逆極性の第二のＭＯＳトラ
ンジスタとが直列に接続され、前記第一のＭＯＳトラン
ジスタはダイオード接続され、前記第二のＭＯＳトラン
ジスタのゲートは、前記第一の電源に接続される第一の
回路と、前記第一の電源と、前記第二の電源間に前記第
一のＭＯＳトランジスタと同極性の第三のＭＯＳトラン
ジスタと、前記第二のＭＯＳトランジスタと同極性の第
四のＭＯＳトランジスタとが直列に接続され、前記第三
のＭＯＳトランジスタのゲートは前記第一のＭＯＳトラ
ンジスタのドレインに接続され、前記第四のＭＯＳトラ
ンジスタはダイオード接続されてなる第二の回路と、前
記第一の電源と、前記第二の電源間に前記第一のＭＯＳ
トランジスタと同極性の第五のＭＯＳトランジスタと、
前記第二のＭＯＳトランジスタと同極性の第六のＭＯＳ
トランジスタとが直列に接続され、前記第五のＭＯＳト
ランジスタのゲートは前記第四のＭＯＳトランジスタの
ドレインに接続され、前記第六のＭＯＳトランジスタは
ダイオード接続されてなる第三の回路とを、有する定電
流回路において、前記第五のＭＯＳトランジスタのしき
い値と、前記第二のＭＯＳトランジスタのしきい値と前
記第四のＭＯＳトランジスタしきい値の差との差が、
０．５Ｖから１．３５Ｖの範囲であることを特徴とす
る。
【０００９】
【作用】本発明によれば、定電流源用のＭＯＳトランジ
スタのしきい値のばらつきを最小限に抑えられるので、
安定した定電流値が得られる。また本発明によれば、温
度変化に対しても一定の定電流が得られるので、被駆動
回路の電気的特性を安定化できる。
スタのしきい値のばらつきを最小限に抑えられるので、
安定した定電流値が得られる。また本発明によれば、温
度変化に対しても一定の定電流が得られるので、被駆動
回路の電気的特性を安定化できる。
【００１０】
【発明の実施の形態】以下に本発明の実施例を説明す
る。請求項１について図１で説明する。図１は、ＭＯＳ
トランジスタで定電流回路を構成した本発明の一実施例
を示す回路図である。図１において１０１は正極電源、
１０２は負極電源である。１０８は定電流で駆動される
被駆動回路である。１０３はＡ点にバイアスを発生させ
る為の定電流で、ゲートとドレインを同電位に接続した
ＰチャンネルＭＯＳトランジスタ１０４と直列に接続す
る事によって、Ａ点と正極電源１０１の間にＰチャンネ
ルＭＯＳトランジスタ１０４のしきい値に依存したバイ
アスが得られる。ＰチャンネルＭＯＳトランジスタ１０
５は定電流源トランジスタで、ゲートにはＡ点のバイア
スが印加されている。ＮチャンネルＭＯＳトランジスタ
１０６と１０７はカレントミラー回路で、定電流源ＭＯ
Ｓトランジスタ１０５より得られた定電流を被駆動回路
１０８へ供給する。定電流源ＭＯＳトランジスタ１０５
は、ＰチャンネルＭＯＳトランジスタ１０４と同様に製
造された後、チャンネル部にボロン等の不純物をイオン
注入する工程を付加することによって、しきい値をＰチ
ャンネルＭＯＳトランジスタ１０４より下げて形成され
ている。そして、定電流１０３の定電流値をＩｏ、Ｐチ
ャンネルＭＯＳトランジスタ１０４の電流増幅率をβ10
4、しきい値をＶＴ104、定電流源ＭＯＳトランジスタ１
０５の電流増幅率をβ105、しきい値をＶＴ105、Ｎチャ
ンネルＭＯＳトランジスタ１０６の電流増幅率をβ10
6、しきい値をＶＴ106、ＮチャンネルＭＯＳトランジス
タ１０７の電流増幅率をβ107、しきい値をＶＴ107と
し、しきい値ＶＴ106＝ＶＴ107とすれば、被駆動回路１
０８に供給される定電流Ｉ１は以下の式３で与えられ
る。
る。請求項１について図１で説明する。図１は、ＭＯＳ
トランジスタで定電流回路を構成した本発明の一実施例
を示す回路図である。図１において１０１は正極電源、
１０２は負極電源である。１０８は定電流で駆動される
被駆動回路である。１０３はＡ点にバイアスを発生させ
る為の定電流で、ゲートとドレインを同電位に接続した
ＰチャンネルＭＯＳトランジスタ１０４と直列に接続す
る事によって、Ａ点と正極電源１０１の間にＰチャンネ
ルＭＯＳトランジスタ１０４のしきい値に依存したバイ
アスが得られる。ＰチャンネルＭＯＳトランジスタ１０
５は定電流源トランジスタで、ゲートにはＡ点のバイア
スが印加されている。ＮチャンネルＭＯＳトランジスタ
１０６と１０７はカレントミラー回路で、定電流源ＭＯ
Ｓトランジスタ１０５より得られた定電流を被駆動回路
１０８へ供給する。定電流源ＭＯＳトランジスタ１０５
は、ＰチャンネルＭＯＳトランジスタ１０４と同様に製
造された後、チャンネル部にボロン等の不純物をイオン
注入する工程を付加することによって、しきい値をＰチ
ャンネルＭＯＳトランジスタ１０４より下げて形成され
ている。そして、定電流１０３の定電流値をＩｏ、Ｐチ
ャンネルＭＯＳトランジスタ１０４の電流増幅率をβ10
4、しきい値をＶＴ104、定電流源ＭＯＳトランジスタ１
０５の電流増幅率をβ105、しきい値をＶＴ105、Ｎチャ
ンネルＭＯＳトランジスタ１０６の電流増幅率をβ10
6、しきい値をＶＴ106、ＮチャンネルＭＯＳトランジス
タ１０７の電流増幅率をβ107、しきい値をＶＴ107と
し、しきい値ＶＴ106＝ＶＴ107とすれば、被駆動回路１
０８に供給される定電流Ｉ１は以下の式３で与えられ
る。
【００１１】
Ｉ１＝１／２×β107×β105／β106×
（√２Ｉｏ／√β104＋ＶＴ104−ＶＴ105）2 … 式３
ここで、Ｉｏ≪β104、β106＝β107とすれば、定電流
Ｉ１は、ほぼ以下の式４で与えられる。
Ｉ１は、ほぼ以下の式４で与えられる。
【００１２】
Ｉ１＝１／２×β105×（ＶＴ104−ＶＴ105）2 … 式４
式４の様に、電源電圧の変動の影響を受けない定電流Ｉ
１が得られる。ここで、ＶＴ104のしきい値を持つトラ
ンジスタ製造時のしきい値ばらつきをΔＶＴＨ３とす
る。ＶＴ105のしきい値を持つトランジスタは、ＶＴ104
のしきい値を持つトランジスタのチャンネル部にボロン
等の不純物をイオン注入する工程を付加して製造されて
いるので、該付加されたボロン等の不純物をイオン注入
する工程でのしきい値の製造ばらつきをΔＶＴＨ４とす
れば、ＶＴ105のしきい値を持つＭＯＳトランジスタの
しきい値ばらつきはΔＶＴＨ３＋ΔＶＴＨ４となる。式
４より、定電流Ｉ１はしきい値ＶＴ104としきい値ＶＴ1
05の差の二乗に比例するから、しきい値のばらつきの影
響はΔＶＴＨ３−（ΔＶＴＨ３＋ΔＶＴＨ４）であるか
らΔＶＴＨ４だけとなる。従って、定電流値に影響を与
えるしきい値の製造ばらつきの影響は、単独ＭＯＳトラ
ンジスタの製造ばらつきだけである。
１が得られる。ここで、ＶＴ104のしきい値を持つトラ
ンジスタ製造時のしきい値ばらつきをΔＶＴＨ３とす
る。ＶＴ105のしきい値を持つトランジスタは、ＶＴ104
のしきい値を持つトランジスタのチャンネル部にボロン
等の不純物をイオン注入する工程を付加して製造されて
いるので、該付加されたボロン等の不純物をイオン注入
する工程でのしきい値の製造ばらつきをΔＶＴＨ４とす
れば、ＶＴ105のしきい値を持つＭＯＳトランジスタの
しきい値ばらつきはΔＶＴＨ３＋ΔＶＴＨ４となる。式
４より、定電流Ｉ１はしきい値ＶＴ104としきい値ＶＴ1
05の差の二乗に比例するから、しきい値のばらつきの影
響はΔＶＴＨ３−（ΔＶＴＨ３＋ΔＶＴＨ４）であるか
らΔＶＴＨ４だけとなる。従って、定電流値に影響を与
えるしきい値の製造ばらつきの影響は、単独ＭＯＳトラ
ンジスタの製造ばらつきだけである。
【００１３】一方、ＭＯＳトランジスタの電流増幅率は
移動度の温度依存性、また、しきい値はフェルミ電位の
温度依存性より、各々温度特性をもっている。その値
は、一般的にＰチャンネルＭＯＳトランジスタもＮチャ
ンネルＭＯＳトランジスタもほぼ同じで、電流増幅率で
−０．３％／℃〜−０．４％／℃、しきい値の絶対値で
−１ｍＶ／℃〜−２ｍＶ／℃程度である。ＭＯＳトラン
ジスタの電流増幅率及びしきい値は、上述の様に、共に
負の温度特性をもっている。よって式１より、電流増幅
率の温度特性の影響は、ドレイン電流ＩＤには正の温度
特性として現れ、しきい値の温度特性の影響は、ドレイ
ン電流ＩＤには負の温度特性として現れるので、ＭＯＳ
トランジスタのドレイン電流ＩＤは温度に対して複雑な
変化をする事となる。しかしながら、本発明の式４によ
れば、しきい値の影響は（ＶＴ104-VTP3）2 で与えられ
るので、ＶＴ104とＶＴ105のしきい値の温度変化は互い
にキャンセルされ、しきい値の温度特性の影響がドレイ
ン電流に相当する定電流Ｉ１に現れてこない。従って、
定電流値Ｉ１は電流増幅率の温度特性の影響のみを受け
るので、−０．３％／℃〜−０．４％／℃の負の勾配を
持つ直線として得られる。
移動度の温度依存性、また、しきい値はフェルミ電位の
温度依存性より、各々温度特性をもっている。その値
は、一般的にＰチャンネルＭＯＳトランジスタもＮチャ
ンネルＭＯＳトランジスタもほぼ同じで、電流増幅率で
−０．３％／℃〜−０．４％／℃、しきい値の絶対値で
−１ｍＶ／℃〜−２ｍＶ／℃程度である。ＭＯＳトラン
ジスタの電流増幅率及びしきい値は、上述の様に、共に
負の温度特性をもっている。よって式１より、電流増幅
率の温度特性の影響は、ドレイン電流ＩＤには正の温度
特性として現れ、しきい値の温度特性の影響は、ドレイ
ン電流ＩＤには負の温度特性として現れるので、ＭＯＳ
トランジスタのドレイン電流ＩＤは温度に対して複雑な
変化をする事となる。しかしながら、本発明の式４によ
れば、しきい値の影響は（ＶＴ104-VTP3）2 で与えられ
るので、ＶＴ104とＶＴ105のしきい値の温度変化は互い
にキャンセルされ、しきい値の温度特性の影響がドレイ
ン電流に相当する定電流Ｉ１に現れてこない。従って、
定電流値Ｉ１は電流増幅率の温度特性の影響のみを受け
るので、−０．３％／℃〜−０．４％／℃の負の勾配を
持つ直線として得られる。
【００１４】次に、請求項２の発明について図２の回路
図で説明する。図２は本発明の一実施例を示す回路図で
ある。図２において２０１は正極電源。２０２は負極電
源。２１２は定電流で駆動される被駆動回路。Ｐチャン
ネルＭＯＳトランジスタ２０５、２０６とＮチャンネル
ＭＯＳトランジスタ２０３、２０４は定電圧回路を構成
する。動作については後述する。２１３はバッファとし
てのオペアンプで、Ｃ点に発生した定電圧をインピーダ
ンス変換しＦ点に出力する。ＰチャンネルＭＯＳトラン
ジスタ２０７はＤ点にバイアスを発生させる為の電流
源。ＰチャンネルＭＯＳトランジスタ２０９は定電流源
トランジスタ。ＮチャンネルＭＯＳトランジスタ２０８
は、定電流源トランジスタ２０９のゲートにバイアスを
与える為のＭＯＳトランジスタ。ＮチャンネルＭＯＳト
ランジスタ２１０、２１１はカレントミラー回路で、定
電流源トランジスタ２０９によって得られた定電流を被
駆動回路２１２へ供給する。
図で説明する。図２は本発明の一実施例を示す回路図で
ある。図２において２０１は正極電源。２０２は負極電
源。２１２は定電流で駆動される被駆動回路。Ｐチャン
ネルＭＯＳトランジスタ２０５、２０６とＮチャンネル
ＭＯＳトランジスタ２０３、２０４は定電圧回路を構成
する。動作については後述する。２１３はバッファとし
てのオペアンプで、Ｃ点に発生した定電圧をインピーダ
ンス変換しＦ点に出力する。ＰチャンネルＭＯＳトラン
ジスタ２０７はＤ点にバイアスを発生させる為の電流
源。ＰチャンネルＭＯＳトランジスタ２０９は定電流源
トランジスタ。ＮチャンネルＭＯＳトランジスタ２０８
は、定電流源トランジスタ２０９のゲートにバイアスを
与える為のＭＯＳトランジスタ。ＮチャンネルＭＯＳト
ランジスタ２１０、２１１はカレントミラー回路で、定
電流源トランジスタ２０９によって得られた定電流を被
駆動回路２１２へ供給する。
【００１５】次に動作について説明する。Ｐチャンネル
ＭＯＳトランジスタ２０５の電流増幅率をβP5、しきい
値をＶＴP5、ＰチャンネルＭＯＳトランジスタ２０６の
電流増幅率をβP6、しきい値をＶＴP6、ＮチャンネルＭ
ＯＳトランジスタ２０３の電流増幅率をβN3、しきい値
をＶＴN3、ＮチャンネルＭＯＳトランジスタ２０４の電
流増幅率をβN4、しきい値をＶＴN4、Ｂ点の電位をＶ
Ｅ、Ｃ点の電位をＶＯ、電源電圧をＶＤＤとすれば、以
下の二つの式が得られる。
ＭＯＳトランジスタ２０５の電流増幅率をβP5、しきい
値をＶＴP5、ＰチャンネルＭＯＳトランジスタ２０６の
電流増幅率をβP6、しきい値をＶＴP6、ＮチャンネルＭ
ＯＳトランジスタ２０３の電流増幅率をβN3、しきい値
をＶＴN3、ＮチャンネルＭＯＳトランジスタ２０４の電
流増幅率をβN4、しきい値をＶＴN4、Ｂ点の電位をＶ
Ｅ、Ｃ点の電位をＶＯ、電源電圧をＶＤＤとすれば、以
下の二つの式が得られる。
【００１６】
√βP5（ＶＤＤ−ＶＥ−ＶＴP5）＝√βN3（ＶＤＤ−ＶＴN3）… 式５
√βP6（ＶＤＤ−ＶＥ−ＶＴP6）＝√βN4（ＶＯ −ＶＴN4）… 式６
ここで、βP5＝βP6、ＶＴP5＝ＶＴP6、βN3＝βN4とす
れば上記式５と式６から、以下の式７が得られる。
れば上記式５と式６から、以下の式７が得られる。
【００１７】ＶＤＤ−ＶＯ＝ＶＴN3−ＶＴN4 … 式７
式７の様に、ＶＴN3＞ＶＴN4としてしきい値を異ならせ
ば、正極電源２０１とＣ点の間に、ＶＴN3とＶＴN4のし
きい値の差の、電源電圧に依存しない定電圧が得られ
る。正極電源２０１とＣ点の間に得られる定電圧は、Ｖ
ＴN3とＶＴN4のしきい値の差で与えられ、しきい値ＶＴ
N3とＶＴN4の温度特性は同じであるので、温度変化の影
響を受けない。Ｃ点に得られた定電圧は、オペアンプ２
１３によってインピーダンス変換されＦ点に出力され
る。正極電源２０１とＦ点の間には、ＰチャンネルＭＯ
Ｓトランジスタ２０７とＮチャンネルＭＯＳトランジス
タ２０８が直列に接続されている。ＮチャンネルＭＯＳ
トランジスタ２０８は、ソースをＦ点に接続しゲートと
ドレインを共通に接続されている。ＰチャンネルＭＯＳ
トランジスタ２０７はゲートにＦ点の定電圧が印加され
電流を発生するので、Ｆ点とＤ点の間にはＮチャンネル
ＭＯＳトランジスタ２０８のしきい値に依存したバイア
スが得られる。Ｄ点はＰチャンネルＭＯＳトランジスタ
２０９のゲートに接続されている。従って、定電流源Ｐ
チャンネルＭＯＳトランジスタ２０９のソースは正極電
源２０１であるので、定電流源ＰチャンネルＭＯＳトラ
ンジスタ２０９のソースとゲート間電圧は、Ｃ点に得ら
れる定電圧、つまり式６のＶＤＤ−ＶＯの値から、Ｎチ
ャンネルＭＯＳトランジスタ２０８のしきい値を減じた
値として与えられる。ここで、ＰチャンネルＭＯＳトラ
ンジスタ２０７の電流増幅率をβ207、しきい値をＶＴ2
07、ＮチャンネルＭＯＳトランジスタ２０８の電流増幅
率をβ208、しきい値をＶＴ208、定電流源Ｐチャンネル
ＭＯＳトランジスタ２０９の電流増幅率をβ209、しき
い値をＶＴ209、ＮチャンネルＭＯＳトランジスタ２１
０の電流増幅率をβ210、しきい値をＶＴ210、Ｎチャン
ネルＭＯＳトランジスタ２１１の電流増幅率をβ211、
しきい値をＶＴ211、電源電圧をＶＤＤ、Ｆ点の電位を
ＶＯとし、ＶＴ210＝ＶＴ211とすれば、被駆動回路２１
２に供給される定電流値Ｉ２は、以下の式８で与えられ
る。
ば、正極電源２０１とＣ点の間に、ＶＴN3とＶＴN4のし
きい値の差の、電源電圧に依存しない定電圧が得られ
る。正極電源２０１とＣ点の間に得られる定電圧は、Ｖ
ＴN3とＶＴN4のしきい値の差で与えられ、しきい値ＶＴ
N3とＶＴN4の温度特性は同じであるので、温度変化の影
響を受けない。Ｃ点に得られた定電圧は、オペアンプ２
１３によってインピーダンス変換されＦ点に出力され
る。正極電源２０１とＦ点の間には、ＰチャンネルＭＯ
Ｓトランジスタ２０７とＮチャンネルＭＯＳトランジス
タ２０８が直列に接続されている。ＮチャンネルＭＯＳ
トランジスタ２０８は、ソースをＦ点に接続しゲートと
ドレインを共通に接続されている。ＰチャンネルＭＯＳ
トランジスタ２０７はゲートにＦ点の定電圧が印加され
電流を発生するので、Ｆ点とＤ点の間にはＮチャンネル
ＭＯＳトランジスタ２０８のしきい値に依存したバイア
スが得られる。Ｄ点はＰチャンネルＭＯＳトランジスタ
２０９のゲートに接続されている。従って、定電流源Ｐ
チャンネルＭＯＳトランジスタ２０９のソースは正極電
源２０１であるので、定電流源ＰチャンネルＭＯＳトラ
ンジスタ２０９のソースとゲート間電圧は、Ｃ点に得ら
れる定電圧、つまり式６のＶＤＤ−ＶＯの値から、Ｎチ
ャンネルＭＯＳトランジスタ２０８のしきい値を減じた
値として与えられる。ここで、ＰチャンネルＭＯＳトラ
ンジスタ２０７の電流増幅率をβ207、しきい値をＶＴ2
07、ＮチャンネルＭＯＳトランジスタ２０８の電流増幅
率をβ208、しきい値をＶＴ208、定電流源Ｐチャンネル
ＭＯＳトランジスタ２０９の電流増幅率をβ209、しき
い値をＶＴ209、ＮチャンネルＭＯＳトランジスタ２１
０の電流増幅率をβ210、しきい値をＶＴ210、Ｎチャン
ネルＭＯＳトランジスタ２１１の電流増幅率をβ211、
しきい値をＶＴ211、電源電圧をＶＤＤ、Ｆ点の電位を
ＶＯとし、ＶＴ210＝ＶＴ211とすれば、被駆動回路２１
２に供給される定電流値Ｉ２は、以下の式８で与えられ
る。
【００１８】
Ｉ２＝１／２×β211×β209／β210×
｛ＶＤＤ−ＶＴ209−√β207／√β208×
（ＶＤＤ−ＶＦ−ＶＴ207）−ＶＦ−ＶＴ208｝2 … 式８
ここで、β207≪β208、β210＝β211とすれば定電流Ｉ
２は、ほぼ以下の式９で得られる。
２は、ほぼ以下の式９で得られる。
【００１９】
Ｉ２＝１／２×β209×｛ＶＤＤ−ＶＯ−ＶＴ208−ＶＴ209｝2 … 式９
式９を用いて定電流Ｉ２の温度特性を説明する。例とし
て、電流増幅率β209の温度特性を−０．４％／℃と
し、しきい値の温度特性を−２ｍＶ／℃とする。ＶＤＤ
−ＶＯを１．５Ｖ、２５℃の時のＶＴ209とＶＴ208の絶
対値を０．５Ｖとする。そして、２５℃の時の定電流Ｉ
２を基準として、５０℃の時の定電流Ｉ２を求める。５
０℃の時のβ209は−０．４％／℃×（５０℃−２５
℃）であるから、２５℃の時に対して−１０％となる。
一方、２５℃の時の｛（ＶＤＤ−ＶＯ）−ＶＴ208−Ｖ
Ｔ209）2 は（１．５−０．５−０．５）2 であるので
０．２５となる。５０℃の時の｛（ＶＤＤ−ＶＯ）−Ｖ
Ｔ208−ＶＴ209｝2 は、しきい値ＶＴ208とＶＴ209が−
２ｍＶ／℃×（５０℃−２５℃）＝−０．０５Ｖ変化す
るので（１．５−０．４５−０．４５）2 ＝０．３６と
なる。この値は２５℃の時の値に対して＋４４％とな
り、電流増幅率の温度特性の影響の−１０％を凌駕す
る。従って、定電流値Ｉ２は正の温度特性を持つ定電流
として得られる。
て、電流増幅率β209の温度特性を−０．４％／℃と
し、しきい値の温度特性を−２ｍＶ／℃とする。ＶＤＤ
−ＶＯを１．５Ｖ、２５℃の時のＶＴ209とＶＴ208の絶
対値を０．５Ｖとする。そして、２５℃の時の定電流Ｉ
２を基準として、５０℃の時の定電流Ｉ２を求める。５
０℃の時のβ209は−０．４％／℃×（５０℃−２５
℃）であるから、２５℃の時に対して−１０％となる。
一方、２５℃の時の｛（ＶＤＤ−ＶＯ）−ＶＴ208−Ｖ
Ｔ209）2 は（１．５−０．５−０．５）2 であるので
０．２５となる。５０℃の時の｛（ＶＤＤ−ＶＯ）−Ｖ
Ｔ208−ＶＴ209｝2 は、しきい値ＶＴ208とＶＴ209が−
２ｍＶ／℃×（５０℃−２５℃）＝−０．０５Ｖ変化す
るので（１．５−０．４５−０．４５）2 ＝０．３６と
なる。この値は２５℃の時の値に対して＋４４％とな
り、電流増幅率の温度特性の影響の−１０％を凌駕す
る。従って、定電流値Ｉ２は正の温度特性を持つ定電流
として得られる。
【００２０】次に請求項３について図３の回路図で説明
する。図３において。３０１は正極電源。３０２は負極
電源。３１０は定電流で駆動される被駆動回路である。
ＰチャンネルＭＯＳトランジスタ３０５、３０６とＮチ
ャンネルＭＯＳトランジスタ３０３、３０４は定電圧回
路で、請求項２の説明で述べた様に、ＰチャンネルＭＯ
Ｓトランジスタ３０５、３０６のしきい値と電流増幅率
を同じとし、更にＮチャンネルＭＯＳトランジスタ３０
３、３０４の電流増幅率を同じとし、Ｎチャンネルトラ
ンジスタ３０３のしきい値をＶＴN5、Ｎチャンネルトラ
ンジスタ３０４のしきい値をＶＴN6とすれば、正極電源
３０１とＥ点間には以下の式１０で示す定電圧が得られ
る。
する。図３において。３０１は正極電源。３０２は負極
電源。３１０は定電流で駆動される被駆動回路である。
ＰチャンネルＭＯＳトランジスタ３０５、３０６とＮチ
ャンネルＭＯＳトランジスタ３０３、３０４は定電圧回
路で、請求項２の説明で述べた様に、ＰチャンネルＭＯ
Ｓトランジスタ３０５、３０６のしきい値と電流増幅率
を同じとし、更にＮチャンネルＭＯＳトランジスタ３０
３、３０４の電流増幅率を同じとし、Ｎチャンネルトラ
ンジスタ３０３のしきい値をＶＴN5、Ｎチャンネルトラ
ンジスタ３０４のしきい値をＶＴN6とすれば、正極電源
３０１とＥ点間には以下の式１０で示す定電圧が得られ
る。
【００２１】ＶＴN5−ＶＴN6 … 式１０
上述の様に、正極電源３０１とＥ点間に、Ｎチャンネル
ＭＯＳトランジスタ３０３のしきい値から、Ｎチャンネ
ルＭＯＳトランジスタ３０４のしきい値を減じた定電圧
が得られる。ＰチャンネルＭＯＳトランジスタ３０７は
定電流源ＭＯＳトランジスタで、ソースを正極電源３０
１としゲートはＥ点に接続されているので、ゲートとソ
ース間バイアスは上記の式１０でえられた電圧となる。
ＭＯＳトランジスタ３０３のしきい値から、Ｎチャンネ
ルＭＯＳトランジスタ３０４のしきい値を減じた定電圧
が得られる。ＰチャンネルＭＯＳトランジスタ３０７は
定電流源ＭＯＳトランジスタで、ソースを正極電源３０
１としゲートはＥ点に接続されているので、ゲートとソ
ース間バイアスは上記の式１０でえられた電圧となる。
【００２２】ここで、ＰチャンネルＭＯＳトランジスタ
３０７のしきい値をＶＴ307、電流増幅率をβ307、Ｎチ
ャンネルＭＯＳトランジスタ３０８のしきい値をＶＴ30
8、電流増幅率をβ308、ＮチャンネルＭＯＳトランジス
タ３０９のしきい値をＶＴ309、電流増幅率をβ309とす
れば、被駆動回路３１０に供給される定電流Ｉ３は、以
下の式１１で得られる。
３０７のしきい値をＶＴ307、電流増幅率をβ307、Ｎチ
ャンネルＭＯＳトランジスタ３０８のしきい値をＶＴ30
8、電流増幅率をβ308、ＮチャンネルＭＯＳトランジス
タ３０９のしきい値をＶＴ309、電流増幅率をβ309とす
れば、被駆動回路３１０に供給される定電流Ｉ３は、以
下の式１１で得られる。
【００２３】
Ｉ３＝１／２×β309×β307／β308×
（ＶＴN5−ＶＴN6−ＶＴ307）2 … 式１１
そして、β309＝β308とすれば定電流Ｉ３は、ほぼ以下
の式１２で得られる。
の式１２で得られる。
【００２４】
Ｉ３＝１／２×β307×（ＶＴN5−ＶＴN6−ＶＴ307）2 … 式１２
定電流源トランジスタ３０７のゲートとソース間バイア
スは、ＮチャンネルＭＯＳトランジスタ３０３のしきい
値ＶＴN5から、ＮチャンネルＭＯＳトランジスタ３０４
のしきい値ＶＴN6を減じた定電圧が印加されていて、Ｎ
チャンネルＭＯＳトランジスタ３０３と３０４のしきい
値の温度特性は同じだから、温度による該定電圧値の変
化はない。一方、定電流源トランジスタ３０７の電流増
幅率、及びしきい値は温度特性を持つ。
スは、ＮチャンネルＭＯＳトランジスタ３０３のしきい
値ＶＴN5から、ＮチャンネルＭＯＳトランジスタ３０４
のしきい値ＶＴN6を減じた定電圧が印加されていて、Ｎ
チャンネルＭＯＳトランジスタ３０３と３０４のしきい
値の温度特性は同じだから、温度による該定電圧値の変
化はない。一方、定電流源トランジスタ３０７の電流増
幅率、及びしきい値は温度特性を持つ。
【００２５】次に、正極電源３０１とＥ点間の定電圧、
つまり定電流源トランジスタ３０７のゲートとソース間
電圧、つまり式１２の（ＶＴN5−ＶＴN6）を１．５Ｖ、
定電流源トランジスタ３０７のしきい値、つまり式１２
のＶＴ307を０．５Ｖとする。そして、２５℃の時の定
電流Ｉ３に対しての５０℃の時の定電流Ｉ３とを、式１
２より比較してみる。電流増幅率βの温度特性を−０．
４％／℃、しきい値の温度特性を−２ｍＶ／℃とする。
そして、２５℃の時のβ307を１とする。２５℃の時の
（ＶＴN5−ＶＴN6−ＶＴP7）2 は（１．５−０．５）2
だから１である。対して、５０℃の時のβ307は（５０
℃−２５℃）×−０．４％／℃であるので−１０％とな
る。５０℃の時の（ＶＴN5−ＶＴN6−ＶＴP7）2 は
［１．５−０．５＋｛−２ｍＶ／℃×（５０℃−２５
℃）｝］2 であるので（ＶＴN5−ＶＴN6−ＶＴP7）2は
１．１０２５Ｖとなる。これは２５℃の時の（ＶＴN5−
ＶＴN6−ＶＴP7）2に対して＋１０．２５％である。こ
の事は、電流増幅率の温度特性の影響による定電流源ト
ランジスタのドレイン電流Ｉ３の変化を、しきい値の温
度特性の影響によってほぼキャンセルしている事を示し
ている。つまり、−０．３％／℃〜−０．４％／℃の温
度特性を持つ電流増幅率βに対して、（ＶGS−ＶＴ）2
の値を＋０．３％／℃〜＋０．４％／℃の温度特性を持
つ様にＶGS−ＶＴの値を設定すれば、電流源トランジス
タのドレイン電流は温度の変化に対しても、ほぼ一定の
定電流値を示す。ところで、ＭＯＳトランジスタの温度
特性は、ＭＯＳトランジスタ製造条件等の影響で、電流
増幅率で−０．３％／℃〜−０．４％／℃、しきい値で
−１ｍＶ／℃〜−２ｍＶ／℃程度であるのは前述の通り
である。電流増幅率の−０．３％／℃〜−０．４％／℃
と、しきい値の−１ｍＶ／℃〜−２ｍＶ／℃の範囲の組
み合わせで、＋０．３％／℃〜＋０．４％／℃の温度特
性を持つ（ＶGS−ＶＴ）2 のＶGS−ＶＴを計算すれば、
約０．５Ｖから１．３５Ｖが得られる。
つまり定電流源トランジスタ３０７のゲートとソース間
電圧、つまり式１２の（ＶＴN5−ＶＴN6）を１．５Ｖ、
定電流源トランジスタ３０７のしきい値、つまり式１２
のＶＴ307を０．５Ｖとする。そして、２５℃の時の定
電流Ｉ３に対しての５０℃の時の定電流Ｉ３とを、式１
２より比較してみる。電流増幅率βの温度特性を−０．
４％／℃、しきい値の温度特性を−２ｍＶ／℃とする。
そして、２５℃の時のβ307を１とする。２５℃の時の
（ＶＴN5−ＶＴN6−ＶＴP7）2 は（１．５−０．５）2
だから１である。対して、５０℃の時のβ307は（５０
℃−２５℃）×−０．４％／℃であるので−１０％とな
る。５０℃の時の（ＶＴN5−ＶＴN6−ＶＴP7）2 は
［１．５−０．５＋｛−２ｍＶ／℃×（５０℃−２５
℃）｝］2 であるので（ＶＴN5−ＶＴN6−ＶＴP7）2は
１．１０２５Ｖとなる。これは２５℃の時の（ＶＴN5−
ＶＴN6−ＶＴP7）2に対して＋１０．２５％である。こ
の事は、電流増幅率の温度特性の影響による定電流源ト
ランジスタのドレイン電流Ｉ３の変化を、しきい値の温
度特性の影響によってほぼキャンセルしている事を示し
ている。つまり、−０．３％／℃〜−０．４％／℃の温
度特性を持つ電流増幅率βに対して、（ＶGS−ＶＴ）2
の値を＋０．３％／℃〜＋０．４％／℃の温度特性を持
つ様にＶGS−ＶＴの値を設定すれば、電流源トランジス
タのドレイン電流は温度の変化に対しても、ほぼ一定の
定電流値を示す。ところで、ＭＯＳトランジスタの温度
特性は、ＭＯＳトランジスタ製造条件等の影響で、電流
増幅率で−０．３％／℃〜−０．４％／℃、しきい値で
−１ｍＶ／℃〜−２ｍＶ／℃程度であるのは前述の通り
である。電流増幅率の−０．３％／℃〜−０．４％／℃
と、しきい値の−１ｍＶ／℃〜−２ｍＶ／℃の範囲の組
み合わせで、＋０．３％／℃〜＋０．４％／℃の温度特
性を持つ（ＶGS−ＶＴ）2 のＶGS−ＶＴを計算すれば、
約０．５Ｖから１．３５Ｖが得られる。
【００２６】
【発明の効果】以上説明した様に、本発明によれば、定
電流を発生させるＭＯＳトランジスタのゲートに、前記
定電流を発生させるＭＯＳトランジスタと同極のＭＯＳ
トランジスタのしきい値相当の電圧を印加するので、前
記定電流を発生させるＭＯＳトランジスタのしきい値の
製造ばらつきを最小限に押さえる事ができる。
電流を発生させるＭＯＳトランジスタのゲートに、前記
定電流を発生させるＭＯＳトランジスタと同極のＭＯＳ
トランジスタのしきい値相当の電圧を印加するので、前
記定電流を発生させるＭＯＳトランジスタのしきい値の
製造ばらつきを最小限に押さえる事ができる。
【００２７】また、定電流を発生させるＭＯＳトランジ
スタのしきい値の温度特性が定電流値に影響を与えない
ので、電流増幅率の温度特性だけに依存し、温度に対し
て負の特性を持つ定電流が得られ、低温側での被駆動回
路の動作マージンを向上させる事ができる。
スタのしきい値の温度特性が定電流値に影響を与えない
ので、電流増幅率の温度特性だけに依存し、温度に対し
て負の特性を持つ定電流が得られ、低温側での被駆動回
路の動作マージンを向上させる事ができる。
【００２８】また、本発明によれば、定電流を発生させ
るＭＯＳトランジスタにおいて、電流増幅率の温度特性
よりもしきい値の温度特性の影響を大きくできるので、
温度に対して正の特性を持つ定電流が得られ、高温側で
の被駆動回路の動作マージンを向上させる事ができる。
るＭＯＳトランジスタにおいて、電流増幅率の温度特性
よりもしきい値の温度特性の影響を大きくできるので、
温度に対して正の特性を持つ定電流が得られ、高温側で
の被駆動回路の動作マージンを向上させる事ができる。
【００２９】また、本発明によれば、定電流を発生させ
るＭＯＳトランジスタにおいて、電流増幅率の温度特性
が与える定電流値への影響と、しきい値の温度特性が与
える定電流値への影響とが相殺できるので、温度変化に
対して安定した定電流値が得られる。
るＭＯＳトランジスタにおいて、電流増幅率の温度特性
が与える定電流値への影響と、しきい値の温度特性が与
える定電流値への影響とが相殺できるので、温度変化に
対して安定した定電流値が得られる。
【図１】本発明の実施例を示す回路図。
【図２】本発明の他の実施例を示す回路図。
【図３】本発明の更に他の実施例を示す回路図。
【図４】従来例を示す回路図。
１０１ 正極電源
１０２ 負極電源
１０３ 電流源
１０４ ＰチャンネルＭＯＳトランジスタ
１０５ ＰチャンネルＭＯＳトランジスタ
１０６ ＮチャンネルＭＯＳトランジスタ
１０７ ＮチャンネルＭＯＳトランジスタ
１０８ 被駆動回路
２０１ 正極電源
２０２ 負極電源
２０３ ＮチャンネルＭＯＳトランジスタ
２０４ ＮチャンネルＭＯＳトランジスタ
２０５ ＰチャンネルＭＯＳトランジスタ
２０６ ＰチャンネルＭＯＳトランジスタ
２０７ ＰチャンネルＭＯＳトランジスタ
２０８ ＮチャンネルＭＯＳトランジスタ
２０９ ＰチャンネルＭＯＳトランジスタ
２１０ ＮチャンネルＭＯＳトランジスタ
２１１ ＮチャンネルＭＯＳトランジスタ
２１２ 被駆動回路
２１３ オペアンプ
３０１ 正極電源
３０２ 負極電源
３０３ ＮチャンネルＭＯＳトランジスタ
３０４ ＮチャンネルＭＯＳトランジスタ
３０５ ＰチャンネルＭＯＳトランジスタ
３０６ ＰチャンネルＭＯＳトランジスタ
３０７ ＰチャンネルＭＯＳトランジスタ
３０８ ＮチャンネルＭＯＳトランジスタ
３０９ ＮチャンネルＭＯＳトランジスタ
３１０ 被駆動回路
４０１ 正極電源
４０２ 負極電源
４０３ デプレッション型ＰチャンネルＭＯＳトランジ
スタ ４０４ ＮチャンネルＭＯＳトランジスタ ４０５ ＮチャンネルＭＯＳトランジスタ ４０６ 被駆動回路
スタ ４０４ ＮチャンネルＭＯＳトランジスタ ４０５ ＮチャンネルＭＯＳトランジスタ ４０６ 被駆動回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/00 - 3/30
H03F 3/45
Claims (2)
- 【請求項１】 第一の電源と第二の電源間に第一のＭＯ
Ｓトランジスタと、前記第一のＭＯＳトランジスタと逆
極性の第二のＭＯＳトランジスタとが直列に接続され、
前記第一のＭＯＳトランジスタはダイオード接続され、
前記第二のＭＯＳトランジスタのゲートは、前記第一の
電源に接続される第一の回路と、 前記第一の電源と、前記第二の電源間に前記第一のＭＯ
Ｓトランジスタと同極性の第三のＭＯＳトランジスタ
と、前記第二のＭＯＳトランジスタと同極性の第四のＭ
ＯＳトランジスタとが直列に接続され、前記第三のＭＯ
Ｓトランジスタのゲートは、前記第一のＭＯＳトランジ
スタのドレインに接続され、前記第四のＭＯＳトランジ
スタはダイオード接続されてなる第二の回路とからな
る、 前記第二のＭＯＳトランジスタと前記第四のＭＯＳトラ
ンジスタのしきい値の差を出力する定電圧回路と、 定電流を発生させる第五のＭＯＳトランジスタと、 前記第五のＭＯＳトランジスタと逆極性の第六のＭＯＳ
トランジスタを有し、 前記第五のＭＯＳトランジスタのゲートに、前記定電圧
回路の出力する定電圧より、前記第六のＭＯＳトランジ
スタのしきい値の値を減じた値を印加したことを特徴と
する定電流回路。 - 【請求項２】 第一の電源と、第二の電源間に第一のＭ
ＯＳトランジスタと、前記第一のＭＯＳトランジスタと
逆極性の第二のＭＯＳトランジスタとが直列に接続さ
れ、前記第一のＭＯＳトランジスタはダイオード接続さ
れ、前記第二のＭＯＳトランジスタのゲートは、前記第
一の電源に接続される第一の回路と、 前記第一の電源と、前記第二の電源間に前記第一のＭＯ
Ｓトランジスタと同極性の第三のＭＯＳトランジスタ
と、前記第二のＭＯＳトランジスタと同極性の第四のＭ
ＯＳトランジスタとが直列に接続され、前記第三のＭＯ
Ｓトランジスタのゲートは前記第一のＭＯＳトランジス
タのドレインに接続され、前記第四のＭＯＳトランジス
タはダイオード接続されてなる第二の回路と、 前記第一の電源と、前記第二の電源間に前記第一のＭＯ
Ｓトランジスタと同極性の第五のＭＯＳトランジスタ
と、前記第二のＭＯＳトランジスタと同極性の第六のＭ
ＯＳトランジスタとが直列に接続され、前記第五のＭＯ
Ｓトランジスタのゲートは前記第四のＭＯＳトランジス
タのドレインに接続され、前記第六のＭＯＳトランジス
タはダイオード接続されてなる第三の回路とを、有する
定電流回路において、 前記第五のＭＯＳトランジスタのしきい値と、 前記第二のＭＯＳトランジスタのしきい値と前記第四の
ＭＯＳトランジスタしきい値の差との差が、０．５Ｖか
ら１．３５Ｖの範囲であることを特徴とする定電流回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28770395A JP3467662B2 (ja) | 1995-11-06 | 1995-11-06 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28770395A JP3467662B2 (ja) | 1995-11-06 | 1995-11-06 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09128067A JPH09128067A (ja) | 1997-05-16 |
| JP3467662B2 true JP3467662B2 (ja) | 2003-11-17 |
Family
ID=17720651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28770395A Expired - Fee Related JP3467662B2 (ja) | 1995-11-06 | 1995-11-06 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3467662B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5472496B2 (ja) * | 2013-01-16 | 2014-04-16 | セイコーエプソン株式会社 | 電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 |
-
1995
- 1995-11-06 JP JP28770395A patent/JP3467662B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09128067A (ja) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108235744B (zh) | 低压差线性稳压电路 | |
| US4583037A (en) | High swing CMOS cascode current mirror | |
| KR100272508B1 (ko) | 내부전압(vdd) 발생회로 | |
| CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
| US8031001B2 (en) | Differential amplifier, reference voltage generating circuit, differential amplifying method, and reference voltage generating method | |
| US6008632A (en) | Constant-current power supply circuit and digital/analog converter using the same | |
| JP4582705B2 (ja) | ボルテージレギュレータ回路 | |
| JP4829650B2 (ja) | 差動増幅回路 | |
| US4737732A (en) | Low voltage operational amplifier having a substantially full range output voltage | |
| JP2008152632A (ja) | 基準電圧発生回路 | |
| KR100574968B1 (ko) | 옵셋 보상회로를 갖는 연산증폭기 | |
| JPH01296491A (ja) | 基準電圧発生回路 | |
| JP4263056B2 (ja) | 基準電圧発生回路 | |
| JP3467662B2 (ja) | 定電流回路 | |
| CN107783586B (zh) | 一种无双极晶体管的电压基准源电路 | |
| US11392158B2 (en) | Low threshold voltage transistor bias circuit | |
| CN111026219B (zh) | 一种共源共栅结构的基准源 | |
| JP2007257104A (ja) | シリーズレギュレータ | |
| US6538496B1 (en) | Low voltage, high impedance current mirrors | |
| JP4658838B2 (ja) | 基準電位発生回路 | |
| CN115328250B (zh) | 一种基于dibl效应补偿的低功耗cmos电压基准源 | |
| JPH0744254A (ja) | Ｃｍｏｓ定電流源回路 | |
| CN114756080B (zh) | 偏置电流产生电路和电流提供电路 | |
| JP7360968B2 (ja) | Ｄｃ電圧生成回路 | |
| US11320851B1 (en) | All-MOSFET voltage reference circuit with stable bias current and reduced error |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |