JP4245214B2 - 電流検出回路 - Google Patents
電流検出回路 Download PDFInfo
- Publication number
- JP4245214B2 JP4245214B2 JP36130398A JP36130398A JP4245214B2 JP 4245214 B2 JP4245214 B2 JP 4245214B2 JP 36130398 A JP36130398 A JP 36130398A JP 36130398 A JP36130398 A JP 36130398A JP 4245214 B2 JP4245214 B2 JP 4245214B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- circuit
- transistor
- control element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電流検出回路に関し、特に、レギュレータ回路や出力回路の出力電流値を、この電流に比例した電圧によって検出することができる電流検出回路に関する。
【０００２】
【従来の技術】
従来、モータ等の通電電流制御において出力電流値を高精度に制御する電流制御回路や、出力電流値を大小に切り換えて通信を行う電流通信回路などには、電流値を電圧値に変換する電流−電圧変換機能や、出力電流値が規定値以上か否かを検出する電流検出機能が必要である。
【０００３】
また、レギュレータ回路や出力回路等、出力を各種制御する出力制御回路には、これらに接続する負荷や出力ラインの故障等による過電流により、回路が破壊されたり回路素子が劣化しないように過電流保護回路や、電流制限回路が備えられている。よって、これらの過電流保護回路や、電流制限回路にも、これらの回路を流れる電流値を検出する回路が必要である。
【０００４】
図１(a) は特開平６−２４２８４３号公報に記載された過電流を検出するための従来の回路である。従来は、負荷が接続される出力端子の前段に抵抗Ｒ４を接続し、この抵抗Ｒ４に被検出電流を流して、その両端の電位差がトランジスタＱＨのベース・エミッタ間電圧以上になると、トランジスタＱＨがオンして検出出力電流を発生する方法であった。しかしながら、この方法では、特開平６−２４２８４３号公報に記載されているように、抵抗Ｒ４による電圧降下が大きく、出力インピーダンスが大きくなる問題があった。
【０００５】
そこで、特開平６−２４２８４３号公報では、この問題点を解消するために図１(b) に示すように、出力端子２の前段に接続した抵抗Ｒ１４の両端に、電流比ｎ対１のＮＰＮ型トランジスタＱＦ，ＱＧからなるカレントミラー回路を接続し、これに電流比１対１のＰＮＰ型トランジスタＱＣ，ＱＤからなるカレントミラー回路を接続し、更に、トランジスタＱＤのコレクタ側にトランジスタＱＥのベースを接続した電流検出回路を提案している。この電流検出回路では、抵抗Ｒ１４を流れる電流Ｉの検出出力電流Ｉout がトランジスタＱＥのコレクタ電流として検出端子５に出力されるようになっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、特開平６−２４２８４３号公報に提案の電流検出回路は、例えば、図２に示すような、入力端子１１と出力端子１３との間に電流Ｉａを出力する定電流源１２が設けられており、この定電流源１２から出力端子１３に流れる大きな電流Ｉout を、バッテリ８からの基準電圧Ｖa がベースに入力されるトランジスタＱ１によって制御するレギュレータ回路１０には使用することが困難であるという問題点があった。即ち、レギュレータ回路１０では出力端子１３に大きな電流Ｉout が流れるので、出力端子１３の前段に電流検出用の抵抗を挿入すると、抵抗による電圧降下が大きくなってしまうという問題点があった。
【０００７】
そこで、本発明は、特に出力端子に接続された負荷に対して大きな電流が出力されるレギュレータ回路や出力回路において、大電流の流れる回路に電流検出用の抵抗を挿入することなく、出力端子から流れる大電流を簡単な構成の回路を用いて電圧に変換して検出することができる電流検出回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】
前記目的を達成する本発明の第１の実施形態が以下に第１から第４の発明として示される。第１の実施形態では、入力端子と出力端子との間に定電流源が設けられ、定電流源から出力端子に流れる電流を、基準電圧及び電流制御素子によって制御する出力制御回路に本発明の電流検出回路が適用される。
【０００９】
第１の発明の構成上の特徴は、出力制御回路の入力端子に接続された別の定電流源と、２つの入力が電流制御素子と別の定電流源にそれぞれ接続された第１のカレントミラー回路と、別の定電流源と第１のカレントミラー回路との接続点とグランド間に接続された電流モニタ用抵抗とを備え、電流モニタ用抵抗の両端に、この電流モニタ用抵抗に並列に接続された第１のカレントミラー回路を構成するトランジスタの飽和電圧以上の電圧範囲で、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１０】
第２の発明の構成上の特徴は、出力制御回路の入力端子に接続された別の定電流源と、２つの電源入力部が電流制御素子と別の定電流源にそれぞれ接続された第１のカレントミラー回路と、別の定電流源と第１のカレントミラー回路との接続点に一方の入力が接続された第２のカレントミラー回路と、この第２のカレントミラー回路の他方の入力に一端が接続する電流モニタ用抵抗と、この電流モニタ用抵抗の他端に接続する第２の電源とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１１】
第３の発明の構成上の特徴は、出力制御回路の入力端子に接続された別の定電流源と、２つの電源入力部が電流制御素子と別の定電流源にそれぞれ接続された第１のカレントミラー回路と、別の定電流源と第１のカレントミラー回路との接続点に、２つの電流入力部のうちの一方の電源入力部が接続されたＮＰＮ型トランジスタから構成される第２のカレントミラー回路と、２つの電源入力部が共に第１の電源とは別の第２の電源に接続され、一方の出力が第２のカレントミラー回路の他方の入力に接続され、他方の出力が電流モニタ用抵抗を介してグランドに接続されたＰＮＰ型トランジスタから構成される第３のカレントミラー回路とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１２】
第４の発明の構成上の特徴は、出力制御回路の入力端子に接続された別の定電流源と、２つの電源入力部が電流制御素子と別の定電流源にそれぞれ接続された第１のカレントミラー回路と、２つの電源入力部が共に第１の電源とは別の第２の電源に接続され、一方の出力が第１のカレントミラー回路と電流制御素子との接続点に接続され、他方の出力が電流モニタ用抵抗を介してグランドに接続されたＰＮＰ型トランジスタから構成される第２のカレントミラー回路とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１３】
また、前記目的を達成する本発明の第２の実施形態が、以下に第５から第１０の発明として示される。第２の実施形態では、電源に接続する入力端子に２つの電源入力部が接続し、この電源からの電流を、Ｎを正の数として、Ｎ対１の比率で流す第１のカレントミラー回路と、Ｎ倍の電流が流れる側の第１のカレントミラー回路の出力に接続する出力端子と、この出力端子から流れ出る電流を基準電圧により制御する第１の電流制御素子と、第１のカレントミラー回路の他方の出力を流れる電流を別の基準電圧により制御する第２の電流制御素子と、第１の電流制御素子と第２の電流制御素子の出力とグランドとの間に設けられた抵抗とを備えた出力制御回路に本発明の電流検出回路が適用される。
【００１４】
第５の発明の構成上の特徴は、出力制御回路の第１のカレントミラー回路を構成する２つのトランジスタのベースの共通接続点にベースが接続し、エミッタが電源に接続するトランジスタと、このトランジスタのコレクタとグランドとの間に接続された電流モニタ用抵抗とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１５】
第６の発明の構成上の特徴は、出力制御回路の第１のカレントミラー回路を構成する２つのトランジスタのベースの共通接続点にベースが接続し、エミッタが電源に接続するトランジスタ) と、このトランジスタのコレクタとグランドとの間に接続された電流モニタ用抵抗と、この電流モニタ用抵抗に並列に設けられ、定電流源を流れる電流の（Ｎ＋１）分の１の電流が流れるようにした別の定電流源とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１６】
第７の発明の構成上の特徴は、第６の発明において、定電流源と別の定電流源とを、（Ｎ＋１）対１の比率で電流を流すカレントミラー回路で構成したことにある。
第８の発明の構成上の特徴は、出力制御回路の第１の電流制御素子の出力と第２の電流制御素子の出力の接続点にエミッタが接続し、ベースが別の基準電圧に接続されたトランジスタと、このトランジスタのコレクタに一端が接続する電流モニタ用抵抗と、この電流モニタ用抵抗の他端に接続する第２の電源とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１７】
第９の発明の構成上の特徴は、出力制御回路の第１の電流制御素子の出力と第２の電流制御素子の出力の接続点にエミッタが接続し、ベースが基準電圧に接続されたトランジスタと、このトランジスタのコレクタに一端が接続する電流モニタ用抵抗と、この電流モニタ用抵抗の他端に接続する第２の電源と、トランジスタのコレクタと第１の電源との間に接続され、定電流源を流れる電流の（Ｎ＋２）分の１の電流が流れるようにした別の定電流源とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１８】
第１０の発明の構成上の特徴は、出力制御回路の第１の電流制御素子の出力と第２の電流制御素子の出力の接続点にエミッタが接続し、ベースが別の基準電圧に接続されたトランジスタと、このトランジスタのコレクタと第１の電源との間に接続され、定電流源を流れる電流の（Ｎ＋２）分の１の電流が流れるようにした別の定電流源と、２つの入力が第２の電源に接続され、一方の出力がトランジスタのコレクタに接続され、他方の出力が電流モニタ用抵抗を介してグランドに接続されたＰＮＰ型トランジスタから構成される第２のカレントミラー回路とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１９】
更に、前記目的を達成する本発明の第３の実施形態が第１１の発明として示される。第１１の発明の構成上の特徴は、第１から第１０の発明の何れかの電流検出回路を備えた出力制御回路において、出力端子の前段に出力増幅用のカレントミラー回路を設け、この出力増幅用のカレントミラー回路は、その一方の入力が第１の電源に接続し、他方の入力が出力制御回路の出力に接続し、その出力が出力端子に接続すると共に、出力制御回路からの出力電流と電源からの電流を、Ｍを正の数として、１対Ｍの比率で流すようにしたことにある。
【００２０】
更にまた、前記目的を達成する本発明の第４の実施形態が第１２及び第１３の発明として示される。第１２と第１３の発明の構成上の特徴は、第１から第１１の発明の何れかの電流検出回路において、電流検出回路の一部にオン／オフスイッチを設け、このオン／オフスイッチのオフによって出力制御回路の出力端子に出力が現れないようにしたことにある。
【００２１】
最後に、前記目的を達成する本発明の第５の実施形態が第１４の発明として示される。第１４の発明の構成上の特徴は、第１から第１２の発明の何れかの電流検出回路を含む出力制御回路が集積化されたＩＣとして構成されることにある。
なお、以上の実施形態におけるカレントミラー回路は、バイポーラトランジスタによって構成するか、或いは、ＭＯＳ型トランジスタによって構成することができる。
【００２２】
以上のように構成された第１から第１４の発明によれば、出力端子に接続された負荷に対して大きな電流が出力される出力制御回路や出力回路において、大電流の流れる回路に電流検出用の抵抗を挿入することなく、出力端子から流れる大電流を簡単な構成の回路を用いて電圧に変換して検出することができる。
【００２３】
【発明の実施の形態】
以下添付図面を用いて本発明の実施形態を具体的な実施例に基づいて詳細に説明する。
図３は本発明の第１の実施例の電流検出回路２１の構成を示すものであり、第１の実施例の電流検出回路２１は、レギュレータ回路１０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。レギュレータ回路１０は、電源ＶCCが接続される入力端子１１と出力端子１３との間に定電流源１２が設けられ、この定電流源１２から出力端子１３を通じて出力端子１３に接続される負荷（図示せず）に流れる電流Ｉout を、基準電圧Ｖａがベースに接続された電流制御回路であるトランジスタＱ１によって制御するものである。
【００２４】
第１の実施例の電流検出回路２１には、入力端子１１に接続された別の定電流源１４、それぞれのコレクタがトランジスタＱ１のコレクタと別の定電流源１４に接続されたカレントミラー回路ＣＭ１、モニタ抵抗Ｒｍ、及び、モニタ端子１５から構成される。カレントミラー回路ＣＭ１は２つのＮＰＮ型トランジスタＱ２，Ｑ３を備えており、２つのトランジスタＱ２，Ｑ３のベースは接続されており、トランジスタＱ２のコレクタとベースも接続されている。また、トランジスタＱ２のベース・エミッタ接合面積が、トランジスタＱ３のベース・エミッタ接合面積のＮ倍となっている。このため、カレントミラー回路ＣＭ１は、トランジスタＱ１からトランジスタＱ２を流れる電流と別の定電流源１４からトランジスタＱ３を流れる電流を、Ｎを正の数として、Ｎ対１の比率で流すことになる。従って、トランジスタＱ３を電流Ｉ２が流れる場合は、トランジスタＱ２には電流（Ｉ２×Ｎ）が流れることになる。更に、電流モニタ用抵抗Ｒｍは、トランジスタＱ３のコレクタ・エミッタ間に並列に接続されており、モニタ端子１５はトランジスタＱ３のコレクタに接続している。
【００２５】
ここで、以上のように構成された電流検出回路２１の動作を説明する。レギュレータ回路１０の出力端子１３から電圧Ｖout の電流Ｉout が負荷に対して流れている時、モニタ抵抗Ｒｍ（抵抗値もＲｍとする）の両端に現れる電圧Ｖｍは、定電圧源１４を電流Ｉｂが流れ、トランジスタＱ３を電流Ｉ２が流れるので、
Ｖｍ＝Ｒｍ×（Ｉｂ−Ｉ２）…▲１▼
となる。ここで、電流Ｉ２はトランジスタＱ２を流れる電流（Ｉａ−Ｉout ）のＮ分の１であり、定電流源１４を流れる電流Ｉｂは定電流源１２を流れる電流ＩａのＮ分の１であるので、▲１▼式にＩｂ＝Ｉａ／Ｎと、Ｉ２＝（Ｉａ−Ｉout ）／Ｎを代入すると、▲１▼式は、Ｖｍ＝Ｒｍ×Ｉout ／Ｎと表すことができる。
【００２６】
このことから、電流モニタ用抵抗Ｒｍの両端に、出力端子１３に流れる電流Ｉout に比例した電圧Ｖｍが現れることが分かる。よって、電流モニタ用抵抗Ｒｍの両端の電圧Ｖｍを検出すれば、レギュレータ回路１０の出力端子１３に流れる電流Ｉout を検出することができる。ここで、電流モニタ用抵抗Ｒｍの抵抗値はレギュレータ回路１０の出力端子１３に流れる電流Ｉout に応じて設定すれば良く、概ね数ｋΩ〜数百Ωの範囲の値である。
【００２７】
出力端子１３から流れ出る出力電流Ｉout が大きい場合は、カレントミラー回路ＣＭ１を構成するトランジスタＱ２，Ｑ３のカレントミラー比、及び、定電流源１２，１４から出力される電流Ｉａ，Ｉｂの比を大きくすれば、モニタ抵抗Ｒｍを流れる消費電流の低減を図ることができる。
図４(a) ，(b) は第１の実施例の電流検出回路２１を実現するための具体的な回路構成例を示す回路図である。図４(a) の回路では、定電流源１２，１４が電流Ｉ１を流す基準定電流源１６と、トランジスタＱ４，Ｑ５，Ｑ６から構成されている。また、図４(b) の回路では、図４(a) の回路においてトランジスタＱ１のベースに印加されるバッテリ８の基準電圧Ｖａが、制御アンプＡＭＰ１を通じて印加されるようになっている。
【００２８】
図５は本発明の第２の実施例の電流検出回路２２の構成を示す回路図であり、第１の実施例の電流検出回路２１と同様に、レギュレータ回路１０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。第１の実施例の電流検出回路２１では、モニタ抵抗Ｒｍの両端電圧Ｖｍはグランド電位まで低下せず、出力電流Ｉout が０の時でもトランジスタＱ３の飽和電圧分だけ浮いてしまう。第２の実施例の電流検出回路２２はこれを改良したものである。レギュレータ回路１０の構成は第１の実施例と同じである。
【００２９】
第２の実施例における別の定電流源１４と、トランジスタＱ２，Ｑ３を備えたカレントミラー回路ＣＭ１の構成は第１の実施例と同じである。一方、第１の実施例では、電流モニタ用抵抗ＲｍがトランジスタＱ３のコレクタ・エミッタ間に並列に接続されていたが、第２の実施例ではこの電流モニタ用抵抗Ｒｍの位置に第２のカレントミラー回路ＣＭ２が設けられている。
【００３０】
第２のカレントミラー回路ＣＭ２は、２つのＮＰＮ型のトランジスタＱ４，Ｑ５を備えており、トランジスタＱ４，Ｑ５のベース同士とトランジスタＱ４のコレクタが接続されている。また、トランジスタＱ４のコレクタはトランジスタＱ３のコレクタに接続されており、トランジスタＱ５のコレクタは電流モニタ用抵抗Ｒｍを介して電源ＶDDに接続されている。そして、トランジスタＱ４とＱ５は同じ電流Ｉ３が流れるように構成されており、第２の実施例ではモニタ端子１５はトランジスタＱ５のコレクタとモニタ抵抗Ｒｍの接続点に設けられている。
【００３１】
以上のように構成された第２の実施例の電流検出回路２２では、電源電圧レベルＶCCを基準にして出力電流Ｉout が増加すると、これに比例してトランジスタＱ５を流れる電流Ｉ３も増加するので、モニタ抵抗Ｒｍの両端の電圧Ｖｍが大きくなり、モニタ端子１５に現れる電圧は小さくなる。即ち、第２の実施例では、出力電流Ｉout が増加すると、これに比例してグランドに対するモニタ端子１５に現れる電圧が小さくなる。一方、出力電流Ｉout が０の時には、トランジスタＱ５はオフしているので、モニタ抵抗Ｒｍの両端電圧は０になる。よって、モニタ端子１５をＡＤコンバータの入力とし、電源ＶDDをＡＤコンバータの電源にして、モニタ端子１５と電源電圧ＶDDとの電圧差で出力電流Ｉout の大きさを測定するようにすれば、出力電流Ｉout が小さい領域まで出力電流Ｉout をモニタすることができる。
【００３２】
図６は本発明の第３の実施例の電流検出回路２３の構成を示す回路図であり、第１の実施例の電流検出回路２１と同様に、レギュレータ回路１０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。第３の実施例の電流検出回路２３は、第２の実施例の電流検出回路２２におけるレギュレータ回路１０の構成と第２のカレントミラー回路ＣＭ２の構成までは同じである。第３の実施例が第２の実施例と異なる点は、第２のカレントミラー回路ＣＭ２と電源ＶDDとの間に第３のカレントミラーＣＭ３とモニタ抵抗Ｒｍが設けられている点のみである。
【００３３】
第３のカレントミラー回路ＣＭ３は、２つのＰＮＰ型のトランジスタＱ６，Ｑ７を備えており、トランジスタＱ６，Ｑ７のベース同士とトランジスタＱ６のコレクタが接続されている。また、トランジスタＱ６のコレクタはトランジスタＱ５のコレクタに接続されており、トランジスタＱ６，Ｑ７のエミッタが共に電源ＶDDに接続されている。電流モニタ用抵抗ＲｍはトランジスタＱ７のコレクタとグランド間に設けられており、モニタ端子１５はトランジスタＱ７のコレクタとモニタ抵抗Ｒｍの接続点に設けられている。そして、トランジスタＱ６とＱ７にはトランジスタＱ４，Ｑ５を流れる電流Ｉ３と同じ電流Ｉ３が流れるように構成されている。
【００３４】
以上のように構成された第３の実施例の電流検出回路２３では、出力電流Ｉout が増加すると、これに比例してトランジスタＱ７を流れる電流Ｉ３も増加するので、モニタ抵抗Ｒｍの両端の電圧Ｖｍが大きくなり、グランドを基準としてモニタ端子１５に現れる電圧が大きくなる。即ち、第３の実施例では、出力電流Ｉout が増加すると、これに比例してグランドに対するモニタ端子１５に現れる電圧が大きくなる。一方、出力電流Ｉout が０の時には、トランジスタＱ７はオフになり、モニタ抵抗Ｒｍの両端電圧は０になるので、出力電流Ｉout が小さい領域まで出力電流Ｉout をモニタすることができる。また、電源ＶDDをＡＤコンバータの電源にすれば、モニタ端子１５を直接ＡＤコンバータに接続することができる。
【００３５】
図７は本発明の第４の実施例の電流検出回路２４の構成を示す回路図であり、第１の実施例の電流検出回路２１と同様に、レギュレータ回路１０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。レギュレータ回路１０の構成はこれまでの実施例と同じである。第４の実施例の電流検出回路２４にも入力端子１１に別の定電流源１４が接続されており、トランジスタＱ１のコレクタと別の定電流源１４にカレントミラー回路ＣＭ１が接続されている。第４の実施例のカレントミラー回路ＣＭ１では、トランジスタＱ３のベースとコレクタが接続されている点がこれまでの実施例のカレントミラー回路ＣＭ１と異なる。
【００３６】
更に、第４の実施例の電流検出回路２４には、第３の実施例と同様の構成のカレントミラー回路ＣＭ３がある。第３のカレントミラー回路ＣＭ３は、２つのＰＮＰ型のトランジスタＱ６，Ｑ７を備えており、トランジスタＱ６，Ｑ７のベース同士とトランジスタＱ６のコレクタが接続されている。また、トランジスタＱ６のコレクタはトランジスタＱ２のコレクタに接続されており、トランジスタＱ６，Ｑ７のエミッタが共に電源ＶDDに接続されている。電流モニタ用抵抗ＲｍはトランジスタＱ７のコレクタとグランド間に設けられており、モニタ端子１５はトランジスタＱ７のコレクタとモニタ抵抗Ｒｍの接続点に設けられている。そして、トランジスタＱ６とＱ７には同じ電流Ｉ３が流れるように構成されている。
以上のように構成された第４の実施例の電流検出回路２４では、出力電流Ｉout が増加すると、これに比例してトランジスタＱ７を流れる電流Ｉ３も増加するので、モニタ抵抗Ｒｍの両端の電圧Ｖｍが大きくなり、グランドを基準としてモニタ端子１５に現れる電圧が大きくなる。即ち、第４の実施例では、出力電流Ｉout が増加すると、これに比例してグランドに対するモニタ端子１５に現れる電圧が大きくなる。一方、出力電流Ｉout が０の時には、トランジスタＱ７はオフになり、モニタ抵抗Ｒｍの両端電圧は０になるので、出力電流Ｉout が小さい領域まで出力電流Ｉout をモニタすることができる。また、電源ＶDDをＡＤコンバータの電源にすれば、モニタ端子１５を直接ＡＤコンバータに接続することができる。
【００３７】
図８は本発明の第５の実施例の電流検出回路２５の構成を示す回路図である。第５の実施例の電流検出回路２５は、第１から第４の実施例におけるレギュレータ回路１０とは異なる構成のレギュレータ回路２０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。レギュレータ回路２０は、入力端子１１を介して電源ＶCCに接続する第４のカレントミラー回路ＣＭ４、バッテリ８の基準電圧Ｖａがベースに印加されたＰＮＰ型のトランジスタＱ１、バッテリ９の基準電圧Ｖｂがベースに印加されたＮＰＮ型のトランジスタＱ１５、及び、抵抗Ｒａとから構成されている。
【００３８】
カレントミラー回路ＣＭ４には２つのＰＮＰ型のトランジスタＱ１２，Ｑ１３がある。これらトランジスタＱ１２，Ｑ１３のエミッタは入力端子１１に接続され、ベースは共通接続された後にトランジスタＱ１３のコレクタに接続される。トランジスタＱ１はそのエミッタがトランジスタＱ１２のコレクタに接続しており、接続点に出力端子１３が設けられている。また、トランジスタＱ１５はそのコレクタがトランジスタＱ１３のコレクタに接続している。トランジスタＱ１のコレクタとＱ１５のエミッタは接続され、抵抗Ｒａを通じてグランドに接続されている。カレントミラー回路ＣＭ４は、電源ＶCCからの電流を、Ｎを正の数として、Ｎ対１の比率で流すので、トランジスタＱ１３に電流Ｉ１が流れると、トランジスタＱ１２には電流Ｉ１×Ｎが流れる。
【００３９】
このレギュレータ回路２０では、トランジスタＱ１のコレクタとグランドとの間に抵抗Ｒａが設けられているので、出力端子１３からの出力電流Ｉout が少ない時に、電流Ｉ２が抵抗Ｒａを通じてグランドに流れる。この結果、トランジスタＱ１５を流れる電流が減り、カレントミラー回路ＣＭ４を流れる電流も低減される。このように、レギュレータ回路２０は、出力電流Ｉout が少ない時の消費電流を低減できる回路である。
【００４０】
このようなレギュレータ回路２０に接続される第５の実施例の電流検出回路２５は、ＰＮＰ型のトランジスタＱ１４とモニタ抵抗Ｒｍとから構成されている。トランジスタＱ１４のベースはトランジスタＱ１２，１３のベースの接続点に接続されており、エミッタは入力端子１１に接続されている。そして、トランジスタＱ１４のコレクタは抵抗Ｒｍを通じてグランドに接続されており、抵抗ＲｍとトランジスタＱ１４のコレクタの接続点にモニタ端子１５が設けられている。この結果、トランジスタＱ１４は、トランジスタＱ１２，Ｑ１３と共にカレントミラー回路を構成しており、トランジスタＱ１４にはトランジスタＱ１３と同じ電流Ｉ１が流れるようになっている。
【００４１】
以上のように構成された電流検出回路２５では、出力端子１３に出力電流Ｉout が流れ、トランジスタＱ１に電流Ｉ２が流れる時に、抵抗Ｒｍに電流Ｉ１が流れるとすると、トランジスタＱ１２には電流Ｉ１×Ｎが流れるので、モニタ端子１５に現れる電圧Ｖｍは、以下の式▲２▼で表される。
Ｖｍ＝Ｒｍ×Ｉ１ … ▲２▼
更に出力電流Ｉout 、電流Ｉ１及び電流Ｉ２の間には以下の式が成り立つ。
【００４２】
Ｉout ＝Ｎ×Ｉ１−Ｉ２ … ▲３▼
Ｉ１＋Ｉ２＝Ｉａ … ▲４▼
よって、▲３▼式と▲４▼式を▲２▼式に代入すると、以下の式が成り立つ。
Ｖｍ＝Ｒｍ×（Ｉout ＋Ｉａ）／（Ｎ＋１） … ▲５▼
▲５▼式から分かるように、抵抗Ｒｍの両端の電圧が出力電流Ｉout に比例するので、出力端子１５の電圧を測定することにより、出力電流Ｉout を検出することができる。
【００４３】
但し、この電流検出回路２５では、出力電流Ｉout が０の時には▲５▼式からＶｍは０にはならない。例えば、トランジスタＱ１２とＱ１３の比であるＮ＝２０、Ｉａ＝１ｍＡとすると、この回路の最大出力電流Ｉomaxは、Ｉomax＝Ｉa ×Ｎ＝２０ｍＡになる。また、Ｒｍ＝４ｋΩとすると、
Ｉout ＝０の時、Ｖｍ＝４ｋΩ×１ｍＡ／２１＝０．１９Ｖ
Ｉout ＝２０ｍＡの時、Ｖｍ＝４ｋΩ×２１ｍＡ／２１＝４Ｖ
となる。なお、抵抗Ｒａの代わりに定電流源を用いることもできる。
【００４４】
図９は本発明の第６の実施例の電流検出回路２６の構成を示す回路図である。第６の実施例が第５の実施例と異なる点は、レギュレータ回路２０の抵抗Ｒａが電流Ｉａが流れる定電流源１７に置き換えられ、モニタ抵抗Ｒｍに並列に電流Ｉｂが流れる定電流源１８が設けられている点のみである。そして、第６の実施例の電流検出回路２６では、定電流源１８を流れる電流Ｉｂが定電流源１７を流れる電流Ｉａの（Ｎ＋１）分の１になるように設定されている。
【００４５】
この結果、Ｖｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋１）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
図１０(a) ，(b) は第６の実施例の電流検出回路２６を実現するための具体的な回路構成例を示す回路図である。図１０(a) の回路の構成は、図９で説明した第６の実施例の電流検出回路２６の定電流源１７，１８がトランジスタＱ１６，Ｑ１７，及びＱ１８を用いて置き換えられているだけであり、その動作は第６の実施例の電流検出回路２６と同じである。また、図１０(b) の回路は図１０(a) の回路における基準電源Ｖａを与える回路に、制御アンプＡＭＰ２が設けられているだけであるので、ここではこれらの回路の詳細な説明を省略する。これらの回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋１）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００４６】
図１１は本発明の第６の実施例の電流検出回路２６を実現するための具体的な回路構成例の更に別の回路例を示すものである。図１１の回路の構成が図９で説明した第６の実施例の電流検出回路２６と異なるのは、第６の実施例の電流検出回路２６の定電流源１７が抵抗ＲａとＮＰＮ型のトランジスタＱａで構成され、定電流源１８がトランジスタＱａとカレントミラー回路ＣＭ５を構成するトランジスタＱｂで構成されている点のみである。そして、このカレントミラー回路ＣＭ５では、トランジスタＱａとトランジスタＱｂを流れる電流のカレントミラー比が（Ｎ＋１）対１となるように設定されている。従って、図１１の回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋１）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００４７】
図１２は本発明の第７の実施例の電流検出回路２７の構成を示す回路図である。第７の実施例の電流検出回路２７は、第５の実施例におけるレギュレータ回路２０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。レギュレータ回路２０の構成は図８と同じであるのて、ここでは同じ構成部材には同じ符号を付してその説明を省略する。
【００４８】
このようなレギュレータ回路２０に接続される第７の実施例の電流検出回路２７は、トランジスタＱ１５とカレントミラー回路を構成するＮＰＮ型のトランジスタＱ１９、モニタ抵抗Ｒｍ、及び電源ＶDDとから構成されている。トランジスタＱ１９のベースは、バッテリ９から基準電圧Ｖｂが印加されるトランジスタＱ１５のベースに接続されており、エミッタはトランジスタＱ１５のエミッタに接続されている。そして、トランジスタＱ１９のコレクタは抵抗Ｒｍを通じて電源ＶDDに接続されており、抵抗ＲｍとトランジスタＱ１９のコレクタの接続点にモニタ端子１５が設けられている。この結果、トランジスタＱ１９は、トランジスタＱ１，Ｑ１５と共にカレントミラー回路を構成しており、トランジスタＱ１９にはトランジスタＱ１５と同じ電流Ｉ１が流れるようになっている。
【００４９】
以上のように構成された電流検出回路２７では、出力端子１３に出力電流Ｉout が流れ、トランジスタＱ１に電流Ｉ２が流れる時に、抵抗Ｒｍに電流Ｉ１が流れるとすると、トランジスタＱ１２には電流Ｉ１×Ｎが流れるので、モニタ端子１５に現れる電圧Ｖｍは、前述の式▲２▼で表される。
更に出力電流Ｉout 、電流Ｉ１及び電流Ｉ２の間には以下の式が成り立つ。
【００５０】
Ｉout ＝Ｎ×Ｉ１−Ｉ２ … ▲３▼
２×Ｉ１＋Ｉ２＝Ｉａ … ▲６▼
よって、▲３▼式と▲６▼式を▲２▼式に代入すると、以下の式が成り立つ。
Ｖｍ＝Ｒｍ×（Ｉout ＋Ｉａ）／（Ｎ＋２） … ▲７▼
▲７▼式から分かるように、抵抗Ｒｍの両端の電圧が出力電流Ｉout に比例するので、出力端子１５の電圧を測定することにより、出力電流Ｉout を検出することができる。
【００５１】
但し、この電流検出回路２７では、出力電流Ｉout が０の時には▲７▼式からＶｍは０にはならない。例えば、トランジスタＱ１２とＱ１３の比であるＮ＝２０、Ｉａ＝２ｍＡとすると、この回路の最大出力電流Ｉomaxは、Ｉomax＝（Ｉa ／２）×Ｎ＝２０ｍＡになる。また、Ｒｍ＝４ｋΩとすると、
Ｉout ＝０の時、Ｖｍ＝４ｋΩ×２ｍＡ／２２＝０．３６Ｖ
Ｉout ＝２０ｍＡの時、Ｖｍ＝４ｋΩ×２２ｍＡ／２２＝４Ｖ
となる。なお、電源ＶDDをＡＤコンバータの電源にすれば、出力端子１５を直接ＡＤコンバータの入力に接続することができる。これは、本発明の電流検出回路は出力電流に比例した電圧を出力する回路であり、ＡＤコンバータは電流検出回路の出力電圧（アナログ値）をデイジタル値に変換してマイクロコンピュータに送るからである。そして、マイクロコンピュータはＡＤコンバータの出力に応じて制御を行う。更に、抵抗Ｒａの代わりに定電流源を用いることもできる。
【００５２】
図１３(a) は本発明の第８の実施例の電流検出回路２８の構成を示す回路図である。第８の実施例は、第７の実施例において、レギュレータ回路２０の抵抗Ｒａが電流Ｉａが流れる定電流源１７に置き換えられ、モニタ抵抗Ｒｍに並列に電源ＶCCからの電流Ｉｂが流れる定電流源１８が設けられている点のみが、第７の実施例と異なる。そして、第８の実施例の電流検出回路２８では、定電流源１８を流れる電流Ｉｂが定電流源１７を流れる電流Ｉａの（Ｎ＋２）分の１になるように設定されている。
【００５３】
この結果、Ｖｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
図１３(b) は第８の実施例の電流検出回路２８を実現するための具体的な回路構成例を示す回路図である。図１３(b) の回路の構成は、(a) で説明した第８の実施例の電流検出回路２８の定電流源１７が抵抗Ｒａを用いて置き換えられ、定電流源１８がカレントミラー回路ＣＭ６を構成するトランジスタＱ２０，Ｑ２１と、ベースがトランジスタＱ１９のベースに接続するトランジスタＱ２２、及びトランジスタＱ２２のエミッタとグランド間に挿入された抵抗Ｒｂを用いて置き換えられているだけであり、その動作は第８の実施例の電流検出回路２８と同じである。よって、ここではこれらの回路の詳細な説明を省略する。これらの回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００５４】
図１４は本発明の第９の実施例の電流検出回路２９の構成を示す回路図である。第９の実施例は、図１３(a) で説明した第８の実施例において、モニタ抵抗Ｒｍの位置に２つのＰＮＰ型のトランジスタＱ２３，Ｑ２４を備えたカレントミラー比１対１のカレントミラー回路ＣＭ７が設けられており、モニタ抵抗Ｒｍがこのカレントミラー回路ＣＭ７のトランジスタＱ２４のコレクタとグランド間に設けられている点が、第８の実施例と異なる。トランジスタＱ２３，Ｑ２４を流れる電流値がＩ３である点は第８の実施例と同じである。第９の実施例では、モニタ端子１５は抵抗ＲｍとトランジスタＱ２４のコレクタの接続点に設けられており、カレントミラー回路ＣＭ７は電源ＶDDに接続されている。
【００５５】
第９の実施例の電流検出回路２９でも、定電流源１８を流れる電流Ｉｂが定電流源１７を流れる電流Ｉａの（Ｎ＋２）分の１になるように設定されている。この結果、Ｖｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。第９の実施例でも電源ＶDDをＡＤコンバータの電源にすれば、出力端子１５を直接ＡＤコンバータの入力に接続することができる。
【００５６】
図１５(a) ，(b) は第９の実施例の電流検出回路２９を実現するための具体的な回路構成例を示す回路図である。図１５(b) の回路の構成は、図１４で説明した第９の実施例の電流検出回路２９の定電流源１７が抵抗Ｒａを用いて置き換えられ、定電流源１８がカレントミラー回路ＣＭ６を構成するトランジスタＱ２０，Ｑ２１と、ベースがトランジスタＱ１９のベースに接続するトランジスタＱ２２、及びトランジスタＱ２２のエミッタとグランド間に挿入された抵抗Ｒｂを用いて置き換えられているだけであり、その動作は第９の実施例の電流検出回路２９と同じである。よって、ここではこれらの回路の詳細な説明を省略する。これらの回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００５７】
図１５(b) の回路の構成は、(a) の回路の抵抗Ｒａとグランド間にＮＰＮ型のトランジスタＱａが挿入され、トランジスタＱ２２と抵抗ＲｂがトランジスタＱａとカレントミラー回路ＣＭ５を構成するトランジスタＱｂで構成されている点が(a) の回路と異なる。そして、このカレントミラー回路ＣＭ５では、トランジスタＱａとトランジスタＱｂを流れる電流のカレントミラー比が（Ｎ＋２）対１となるように設定されている。従って、図１１の回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００５８】
図１６(a) 〜(c) は本発明の第１０の実施例を示すものであり、これまでに説明した第１から第９の実施例の電流検出回路２１〜２９が設けられたレギュレータ回路１０，２０が大電流出力の回路として構成される場合に対応できるようにしたものである。レギュレータ回路１０，２０が大電流出力の回路として構成される場合には、例えば、図１６(a) に示すように、出力端子１３の前段に、２つのＮＰＮ型トランジスタＱＡ，ＱＢを備えたカレントミラー回路ＣＭ８が設けられる。この増幅用のカレントミラー回路ＣＭ８は、カレントミラー比がＭ対１であり、トランジスタＱＡを流れる電流ＩＡは、トランジスタＱＢを流れる電流ＩＢのＭ倍となっている。
【００５９】
このような回路では、出力端子１３からは、図３の出力端子１３から流れ出る電流Ｉout のＭ＋１倍の電流ＩOUT が流れ出ることになる。図１６(a) の回路では、図３の回路のモニタ抵抗Ｒｍの両端電圧Ｖｍから算出した出力電流Ｉout のＭ＋１倍の電流ＩOUT ＝（Ｍ＋１）×Ｉout が出力端子１３から出力されることになる。よって、図３〜図７で説明した電流検出回路２１から２４を、増幅用のカレントミラー回路ＣＭ８が設けられたレギュレータ回路１０に適用する場合には、モニタ端子１５において検出されるモニタ電圧Ｖｍに対して、下式、
Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×Ｎ）
を適用して出力電流Ｉout を求めれば良い。
【００６０】
一方、図８から図１１で説明した電流検出回路２５、２６が設けられたレギュレータ回路２０に増幅用のカレントミラー回路ＣＭ８が設けられた場合は、モニタ端子１５において検出されるモニタ電圧Ｖｍに対して、下式、
Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×（Ｎ＋１））
を適用して出力電流を求めれば良い。図１６(b) は図９で説明したレギュレータ回路２０及び電流検出回路２６に増幅用のカレントミラー回路ＣＭ８が設けられた回路を示すものである。
【００６１】
更に、図１２から図１５で説明した電流検出回路２７〜２９が設けられたレギュレータ回路２０に増幅用のカレントミラー回路ＣＭ８が設けられた場合は、モニタ端子１５において検出されるモニタ電圧Ｖｍに対して、下式、
Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×（Ｎ＋２））
を適用して出力電流を求めれば良い。図１６(c) は図１４で説明したレギュレータ回路２０及び電流検出回路２９に増幅用のカレントミラー回路ＣＭ８が設けられた回路を示すものである。
【００６２】
図１７(a) ，(b) は本発明の第１１の実施例の電流検出回路の構成例を示す回路図である。第１１の実施例は、以上説明した第１から第１０の実施例の回路の回路電流をオン／オフする機能を設けたものである。即ち、レギュレータ回路に出力カット機能を設けたものである。図１７(a) ，(b) の回路は、図１０(a) の回路にオン／オフスイッチＳＷ１を設けたものである。
【００６３】
図１７(a) の回路は、図１０(a) の回路のトランジスタＱ１２，Ｑ１３，及びＱ１４のベースの共通接続点と電源ＶCCとの間にオン／オフスイッチＳＷ１を設けたものである。このオン／オフスイッチＳＷ１をオンにすると、トランジスタＱ１２，Ｑ１３，及びＱ１４のベースが電源ＶCCと同電位になるのでトランジスタＱ１２，Ｑ１３，及びＱ１４がオフする。この結果、出力端子１３から出力される出力電流Ｉout が０になる。
【００６４】
図１７(b) の回路は、図１０(a) の回路のトランジスタＱ１６，Ｑ１７，及びＱ１８のベースの共通接続点とグランドとの間にオン／オフスイッチＳＷ１を設けたものである。このオン／オフスイッチＳＷ１をオンにすると、トランジスタＱ１６，Ｑ１７，及びＱ１８のベースがグランドと同電位になるのでトランジスタＱ１６，Ｑ１７，及びＱ１８がオフする。すると、トランジスタＱ１がオフすることになるので、出力端子１３から出力される出力電流Ｉout が０になる。
【００６５】
このオン／オフスイッチＳＷ１は、他の実施例の回路にも設置することができる。
図１８(a) ，(b) は本発明の第１２の実施例の電流検出回路の構成例を示す回路図である。第１２の実施例では、図３〜図１６で説明したトランジスタＱ１のベースに印加する基準電圧Ｖａを電源ＶCCからの電源に変更すると共に、図１７で説明したオン／オフスイッチＳＷ１を設けることで、ハイレベル側出力の飽和電圧の制御と出力電流の検出ができるハイサイドドライバを実現したものである。
【００６６】
図１８(a) の回路では、図１７(a) で説明した回路の基準電圧Ｖａを発生するバッテリ８の代わりに、抵抗Ｒｒ、ダイオード接続のＰＮＰ型トランジスタＱｒ、及び定電流源Ｉｒ、を直列に接続した回路を電源ＶCCとグランド間に設け、トランジスタＱｒのベース電圧ＶａをトランジスタＱ１のベースに接続したものである。この時のトランジスタＱｒのベース電圧Ｖａは、
Ｖａ＝ＶCC−（Ｒr ×Ｉｒ）−ＶBE(Qr)
となる。そして、図１８(a) の回路には、更に、レギュレータ回路２０の出力の大電流化を図るために、図１６で説明した増幅用のカレントミラー回路ＣＭ８が出力端子１３の前段に挿入されている。この回路の出力電圧Ｖout は、
Ｖout ＝Ｖａ＋ＶBE(Q1)−ＶBE(Q13) ≒ＶCC−Ｒr ×Ｉr −ＶBE(Qr)
となる。Ｒr ×Ｉr は、トランジスタＱ１２が飽和しないような電圧、例えば、０．５Ｖ程度の設定とする。
【００６７】
また、この時のモニタ端子１５のモニタ電圧Ｖｍは、
Ｖｍ＝Ｒｍ×Ｉout ／（（Ｍ＋１）×（Ｎ＋１））
となる。
図１８(b) の回路は、図１７(a) で説明した回路の基準電圧Ｖａを発生するバッテリ８の代わりに、抵抗Ｒｒ、制御アンプＡＭＰ３、及び定電流源Ｉｒを電源ＶCCとグランド間に設けたものである。抵抗Ｒｒと定電流源Ｉｒは直列接続されて電源ＶCCとグランド間に接続されている。そして、制御アンプＡＭＰ３の非反転入力が抵抗Ｒｒと定電流源Ｉｒの接続点に接続され、制御アンプＡＭＰ３の反転入力がトランジスタＱ１２のコレクタに接続され、制御アンプＡＭＰ３の出力がトランジスタＱ１のベースに接続されている。図１８(b) の回路にも、レギュレータ回路２０の出力の大電流化を図るために、図１６で説明した増幅用のカレントミラー回路ＣＭ８が出力端子１３の前段に挿入されている。
【００６８】
図１８(b) の回路の出力電圧Ｖout とモニタ端子１５のモニタ電圧Ｖｍは図１８(a) の回路と同じである。
図１９(a) ，(b) は、本発明の第１から第１２の実施例の電流検出回路を集積回路化した場合の構成例を示す回路図である。集積回路ＩＣには、電源端子ＶCC、入力端子Ｖin、出力端子Ｖout 、アース端子、及びモニタ端子が設けられている。そして、図１９(a) に示す例の集積回路ＩＣでは、モニタ端子にモニタ抵抗Ｒｍを接続してモニタ電圧Ｖｍを測定するようになっている。また、図１９(b) に示す集積回路ＩＣでは、モニタ端子にモニタ抵抗Ｒｍを介して電源ＶDDを接続してモニタ電圧Ｖｍを測定するようになっている。このように、本発明の電流検出回路は集積化が可能である。
【００６９】
なお、以上の実施例では、出力電流が出力端子から流れ出る形式の回路、例えば、正電圧レギュレータやハイサイドドライバ等について説明したが、各回路のＰＮＰ型トランジスタをＮＰＮ型トランジスタに、ＰＮＰ型トランジスタをＮＰＮ型トランジスタに置き換えることにより、本発明の電流検出回路は、電流が出力端子に流れ込む形式の回路、例えば、負電圧レギュレータやローサイドドライバ等に適用することも可能である。
【００７０】
また、以上説明した実施例では、電流検出回路はバイポーラトランジスタのみで構成されているが、本発明の電流検出回路はバイポーラトランジスタの一部、または、全部をＭＯＳ型のＦＥＴに置き換えることも可能である。
更に、以上説明した実施例では、レギュレータ回路の電流検出回路について説明を行ったが、その他の出力回路の電流検出回路についても本発明を有効に適用することができる。
【００７１】
【発明の効果】
以上説明したように、本発明によれば、特に出力端子に接続された負荷に対して大きな電流が出力されるレギュレータ回路や出力回路において、大電流の流れる回路に電流検出用の抵抗を挿入することなく、出力端子から流れる大電流を簡単な構成の回路を用いて電圧に変換して検出することができるという効果がある。
【図面の簡単な説明】
【図１】 (a) ，(b) は従来技術における電流検出回路を示す回路図である。
【図２】本発明を適用するレギュレータ回路の一例の構成を示す回路図である。
【図３】本発明の第１の実施例の電流検出回路の構成を示す回路図である。
【図４】 (a) ，(b) は第１の実施例の電流検出回路の具体的な回路構成例を示す回路図である。
【図５】本発明の第２の実施例の電流検出回路の構成を示す回路図である。
【図６】本発明の第３の実施例の電流検出回路の構成を示す回路図である。
【図７】本発明の第４の実施例の電流検出回路の構成を示す回路図である。
【図８】本発明の第５の実施例の電流検出回路の構成を示す回路図である。
【図９】本発明の第６の実施例の電流検出回路の構成を示す回路図である。
【図１０】 (a) ，(b) は本発明の第６の実施例の電流検出回路の具体的な回路構成例を示す回路図である。
【図１１】本発明の第６の実施例の電流検出回路の具体的な回路構成例の更に別の構成を示す回路図である。
【図１２】本発明の第７の実施例の電流検出回路の構成を示す回路図である。
【図１３】 (a) は本発明の第８の実施例の電流検出回路の構成を示す回路図、(b) は第８の実施例の電流検出回路の具体的な回路構成例を示す回路図である。
【図１４】本発明の第９の実施例の電流検出回路の構成を示す回路図である。
【図１５】 (a) ，(b) は本発明の第９の実施例の電流検出回路の具体的な回路構成例を示す回路図である。
【図１６】 (a) 〜(c) は本発明の第１０の実施例の電流検出回路の構成例を示す回路図である。
【図１７】 (a) ，(b) は本発明の第１１の実施例の電流検出回路の構成例を示す回路図である。
【図１８】 (a) ，(b) は本発明の第１２の実施例の電流検出回路の構成例を示す回路図である。
【図１９】 (a) ，(b) は本発明の第１から第１２の実施例の電流検出回路を集積回路化した場合の構成例を示す回路図である。
【符号の説明】
８…バッテリ
１０，２０…レギュレータ回路
１１…入力端子
１２，１４，１７，１８…定電流源
１３…出力端子
１５…モニタ端子
Ｑ１〜Ｑ１１、Ｑａ，Ｑｂ，Ｑ２１〜Ｑ２４，Ｑｒ，ＱＡ，ＱＢ…トランジスタＶａ，Ｖｂ…基準電圧
ＶCC, ＶDD…電源
Ｒm …モニタ抵抗
【発明の属する技術分野】
本発明は電流検出回路に関し、特に、レギュレータ回路や出力回路の出力電流値を、この電流に比例した電圧によって検出することができる電流検出回路に関する。
【０００２】
【従来の技術】
従来、モータ等の通電電流制御において出力電流値を高精度に制御する電流制御回路や、出力電流値を大小に切り換えて通信を行う電流通信回路などには、電流値を電圧値に変換する電流−電圧変換機能や、出力電流値が規定値以上か否かを検出する電流検出機能が必要である。
【０００３】
また、レギュレータ回路や出力回路等、出力を各種制御する出力制御回路には、これらに接続する負荷や出力ラインの故障等による過電流により、回路が破壊されたり回路素子が劣化しないように過電流保護回路や、電流制限回路が備えられている。よって、これらの過電流保護回路や、電流制限回路にも、これらの回路を流れる電流値を検出する回路が必要である。
【０００４】
図１(a) は特開平６−２４２８４３号公報に記載された過電流を検出するための従来の回路である。従来は、負荷が接続される出力端子の前段に抵抗Ｒ４を接続し、この抵抗Ｒ４に被検出電流を流して、その両端の電位差がトランジスタＱＨのベース・エミッタ間電圧以上になると、トランジスタＱＨがオンして検出出力電流を発生する方法であった。しかしながら、この方法では、特開平６−２４２８４３号公報に記載されているように、抵抗Ｒ４による電圧降下が大きく、出力インピーダンスが大きくなる問題があった。
【０００５】
そこで、特開平６−２４２８４３号公報では、この問題点を解消するために図１(b) に示すように、出力端子２の前段に接続した抵抗Ｒ１４の両端に、電流比ｎ対１のＮＰＮ型トランジスタＱＦ，ＱＧからなるカレントミラー回路を接続し、これに電流比１対１のＰＮＰ型トランジスタＱＣ，ＱＤからなるカレントミラー回路を接続し、更に、トランジスタＱＤのコレクタ側にトランジスタＱＥのベースを接続した電流検出回路を提案している。この電流検出回路では、抵抗Ｒ１４を流れる電流Ｉの検出出力電流Ｉout がトランジスタＱＥのコレクタ電流として検出端子５に出力されるようになっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、特開平６−２４２８４３号公報に提案の電流検出回路は、例えば、図２に示すような、入力端子１１と出力端子１３との間に電流Ｉａを出力する定電流源１２が設けられており、この定電流源１２から出力端子１３に流れる大きな電流Ｉout を、バッテリ８からの基準電圧Ｖa がベースに入力されるトランジスタＱ１によって制御するレギュレータ回路１０には使用することが困難であるという問題点があった。即ち、レギュレータ回路１０では出力端子１３に大きな電流Ｉout が流れるので、出力端子１３の前段に電流検出用の抵抗を挿入すると、抵抗による電圧降下が大きくなってしまうという問題点があった。
【０００７】
そこで、本発明は、特に出力端子に接続された負荷に対して大きな電流が出力されるレギュレータ回路や出力回路において、大電流の流れる回路に電流検出用の抵抗を挿入することなく、出力端子から流れる大電流を簡単な構成の回路を用いて電圧に変換して検出することができる電流検出回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】
前記目的を達成する本発明の第１の実施形態が以下に第１から第４の発明として示される。第１の実施形態では、入力端子と出力端子との間に定電流源が設けられ、定電流源から出力端子に流れる電流を、基準電圧及び電流制御素子によって制御する出力制御回路に本発明の電流検出回路が適用される。
【０００９】
第１の発明の構成上の特徴は、出力制御回路の入力端子に接続された別の定電流源と、２つの入力が電流制御素子と別の定電流源にそれぞれ接続された第１のカレントミラー回路と、別の定電流源と第１のカレントミラー回路との接続点とグランド間に接続された電流モニタ用抵抗とを備え、電流モニタ用抵抗の両端に、この電流モニタ用抵抗に並列に接続された第１のカレントミラー回路を構成するトランジスタの飽和電圧以上の電圧範囲で、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１０】
第２の発明の構成上の特徴は、出力制御回路の入力端子に接続された別の定電流源と、２つの電源入力部が電流制御素子と別の定電流源にそれぞれ接続された第１のカレントミラー回路と、別の定電流源と第１のカレントミラー回路との接続点に一方の入力が接続された第２のカレントミラー回路と、この第２のカレントミラー回路の他方の入力に一端が接続する電流モニタ用抵抗と、この電流モニタ用抵抗の他端に接続する第２の電源とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１１】
第３の発明の構成上の特徴は、出力制御回路の入力端子に接続された別の定電流源と、２つの電源入力部が電流制御素子と別の定電流源にそれぞれ接続された第１のカレントミラー回路と、別の定電流源と第１のカレントミラー回路との接続点に、２つの電流入力部のうちの一方の電源入力部が接続されたＮＰＮ型トランジスタから構成される第２のカレントミラー回路と、２つの電源入力部が共に第１の電源とは別の第２の電源に接続され、一方の出力が第２のカレントミラー回路の他方の入力に接続され、他方の出力が電流モニタ用抵抗を介してグランドに接続されたＰＮＰ型トランジスタから構成される第３のカレントミラー回路とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１２】
第４の発明の構成上の特徴は、出力制御回路の入力端子に接続された別の定電流源と、２つの電源入力部が電流制御素子と別の定電流源にそれぞれ接続された第１のカレントミラー回路と、２つの電源入力部が共に第１の電源とは別の第２の電源に接続され、一方の出力が第１のカレントミラー回路と電流制御素子との接続点に接続され、他方の出力が電流モニタ用抵抗を介してグランドに接続されたＰＮＰ型トランジスタから構成される第２のカレントミラー回路とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１３】
また、前記目的を達成する本発明の第２の実施形態が、以下に第５から第１０の発明として示される。第２の実施形態では、電源に接続する入力端子に２つの電源入力部が接続し、この電源からの電流を、Ｎを正の数として、Ｎ対１の比率で流す第１のカレントミラー回路と、Ｎ倍の電流が流れる側の第１のカレントミラー回路の出力に接続する出力端子と、この出力端子から流れ出る電流を基準電圧により制御する第１の電流制御素子と、第１のカレントミラー回路の他方の出力を流れる電流を別の基準電圧により制御する第２の電流制御素子と、第１の電流制御素子と第２の電流制御素子の出力とグランドとの間に設けられた抵抗とを備えた出力制御回路に本発明の電流検出回路が適用される。
【００１４】
第５の発明の構成上の特徴は、出力制御回路の第１のカレントミラー回路を構成する２つのトランジスタのベースの共通接続点にベースが接続し、エミッタが電源に接続するトランジスタと、このトランジスタのコレクタとグランドとの間に接続された電流モニタ用抵抗とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１５】
第６の発明の構成上の特徴は、出力制御回路の第１のカレントミラー回路を構成する２つのトランジスタのベースの共通接続点にベースが接続し、エミッタが電源に接続するトランジスタ) と、このトランジスタのコレクタとグランドとの間に接続された電流モニタ用抵抗と、この電流モニタ用抵抗に並列に設けられ、定電流源を流れる電流の（Ｎ＋１）分の１の電流が流れるようにした別の定電流源とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１６】
第７の発明の構成上の特徴は、第６の発明において、定電流源と別の定電流源とを、（Ｎ＋１）対１の比率で電流を流すカレントミラー回路で構成したことにある。
第８の発明の構成上の特徴は、出力制御回路の第１の電流制御素子の出力と第２の電流制御素子の出力の接続点にエミッタが接続し、ベースが別の基準電圧に接続されたトランジスタと、このトランジスタのコレクタに一端が接続する電流モニタ用抵抗と、この電流モニタ用抵抗の他端に接続する第２の電源とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１７】
第９の発明の構成上の特徴は、出力制御回路の第１の電流制御素子の出力と第２の電流制御素子の出力の接続点にエミッタが接続し、ベースが基準電圧に接続されたトランジスタと、このトランジスタのコレクタに一端が接続する電流モニタ用抵抗と、この電流モニタ用抵抗の他端に接続する第２の電源と、トランジスタのコレクタと第１の電源との間に接続され、定電流源を流れる電流の（Ｎ＋２）分の１の電流が流れるようにした別の定電流源とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１８】
第１０の発明の構成上の特徴は、出力制御回路の第１の電流制御素子の出力と第２の電流制御素子の出力の接続点にエミッタが接続し、ベースが別の基準電圧に接続されたトランジスタと、このトランジスタのコレクタと第１の電源との間に接続され、定電流源を流れる電流の（Ｎ＋２）分の１の電流が流れるようにした別の定電流源と、２つの入力が第２の電源に接続され、一方の出力がトランジスタのコレクタに接続され、他方の出力が電流モニタ用抵抗を介してグランドに接続されたＰＮＰ型トランジスタから構成される第２のカレントミラー回路とを備え、電流モニタ用抵抗の両端に、出力端子に流れる電流に比例した電圧が現れるようにしたことにある。
【００１９】
更に、前記目的を達成する本発明の第３の実施形態が第１１の発明として示される。第１１の発明の構成上の特徴は、第１から第１０の発明の何れかの電流検出回路を備えた出力制御回路において、出力端子の前段に出力増幅用のカレントミラー回路を設け、この出力増幅用のカレントミラー回路は、その一方の入力が第１の電源に接続し、他方の入力が出力制御回路の出力に接続し、その出力が出力端子に接続すると共に、出力制御回路からの出力電流と電源からの電流を、Ｍを正の数として、１対Ｍの比率で流すようにしたことにある。
【００２０】
更にまた、前記目的を達成する本発明の第４の実施形態が第１２及び第１３の発明として示される。第１２と第１３の発明の構成上の特徴は、第１から第１１の発明の何れかの電流検出回路において、電流検出回路の一部にオン／オフスイッチを設け、このオン／オフスイッチのオフによって出力制御回路の出力端子に出力が現れないようにしたことにある。
【００２１】
最後に、前記目的を達成する本発明の第５の実施形態が第１４の発明として示される。第１４の発明の構成上の特徴は、第１から第１２の発明の何れかの電流検出回路を含む出力制御回路が集積化されたＩＣとして構成されることにある。
なお、以上の実施形態におけるカレントミラー回路は、バイポーラトランジスタによって構成するか、或いは、ＭＯＳ型トランジスタによって構成することができる。
【００２２】
以上のように構成された第１から第１４の発明によれば、出力端子に接続された負荷に対して大きな電流が出力される出力制御回路や出力回路において、大電流の流れる回路に電流検出用の抵抗を挿入することなく、出力端子から流れる大電流を簡単な構成の回路を用いて電圧に変換して検出することができる。
【００２３】
【発明の実施の形態】
以下添付図面を用いて本発明の実施形態を具体的な実施例に基づいて詳細に説明する。
図３は本発明の第１の実施例の電流検出回路２１の構成を示すものであり、第１の実施例の電流検出回路２１は、レギュレータ回路１０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。レギュレータ回路１０は、電源ＶCCが接続される入力端子１１と出力端子１３との間に定電流源１２が設けられ、この定電流源１２から出力端子１３を通じて出力端子１３に接続される負荷（図示せず）に流れる電流Ｉout を、基準電圧Ｖａがベースに接続された電流制御回路であるトランジスタＱ１によって制御するものである。
【００２４】
第１の実施例の電流検出回路２１には、入力端子１１に接続された別の定電流源１４、それぞれのコレクタがトランジスタＱ１のコレクタと別の定電流源１４に接続されたカレントミラー回路ＣＭ１、モニタ抵抗Ｒｍ、及び、モニタ端子１５から構成される。カレントミラー回路ＣＭ１は２つのＮＰＮ型トランジスタＱ２，Ｑ３を備えており、２つのトランジスタＱ２，Ｑ３のベースは接続されており、トランジスタＱ２のコレクタとベースも接続されている。また、トランジスタＱ２のベース・エミッタ接合面積が、トランジスタＱ３のベース・エミッタ接合面積のＮ倍となっている。このため、カレントミラー回路ＣＭ１は、トランジスタＱ１からトランジスタＱ２を流れる電流と別の定電流源１４からトランジスタＱ３を流れる電流を、Ｎを正の数として、Ｎ対１の比率で流すことになる。従って、トランジスタＱ３を電流Ｉ２が流れる場合は、トランジスタＱ２には電流（Ｉ２×Ｎ）が流れることになる。更に、電流モニタ用抵抗Ｒｍは、トランジスタＱ３のコレクタ・エミッタ間に並列に接続されており、モニタ端子１５はトランジスタＱ３のコレクタに接続している。
【００２５】
ここで、以上のように構成された電流検出回路２１の動作を説明する。レギュレータ回路１０の出力端子１３から電圧Ｖout の電流Ｉout が負荷に対して流れている時、モニタ抵抗Ｒｍ（抵抗値もＲｍとする）の両端に現れる電圧Ｖｍは、定電圧源１４を電流Ｉｂが流れ、トランジスタＱ３を電流Ｉ２が流れるので、
Ｖｍ＝Ｒｍ×（Ｉｂ−Ｉ２）…▲１▼
となる。ここで、電流Ｉ２はトランジスタＱ２を流れる電流（Ｉａ−Ｉout ）のＮ分の１であり、定電流源１４を流れる電流Ｉｂは定電流源１２を流れる電流ＩａのＮ分の１であるので、▲１▼式にＩｂ＝Ｉａ／Ｎと、Ｉ２＝（Ｉａ−Ｉout ）／Ｎを代入すると、▲１▼式は、Ｖｍ＝Ｒｍ×Ｉout ／Ｎと表すことができる。
【００２６】
このことから、電流モニタ用抵抗Ｒｍの両端に、出力端子１３に流れる電流Ｉout に比例した電圧Ｖｍが現れることが分かる。よって、電流モニタ用抵抗Ｒｍの両端の電圧Ｖｍを検出すれば、レギュレータ回路１０の出力端子１３に流れる電流Ｉout を検出することができる。ここで、電流モニタ用抵抗Ｒｍの抵抗値はレギュレータ回路１０の出力端子１３に流れる電流Ｉout に応じて設定すれば良く、概ね数ｋΩ〜数百Ωの範囲の値である。
【００２７】
出力端子１３から流れ出る出力電流Ｉout が大きい場合は、カレントミラー回路ＣＭ１を構成するトランジスタＱ２，Ｑ３のカレントミラー比、及び、定電流源１２，１４から出力される電流Ｉａ，Ｉｂの比を大きくすれば、モニタ抵抗Ｒｍを流れる消費電流の低減を図ることができる。
図４(a) ，(b) は第１の実施例の電流検出回路２１を実現するための具体的な回路構成例を示す回路図である。図４(a) の回路では、定電流源１２，１４が電流Ｉ１を流す基準定電流源１６と、トランジスタＱ４，Ｑ５，Ｑ６から構成されている。また、図４(b) の回路では、図４(a) の回路においてトランジスタＱ１のベースに印加されるバッテリ８の基準電圧Ｖａが、制御アンプＡＭＰ１を通じて印加されるようになっている。
【００２８】
図５は本発明の第２の実施例の電流検出回路２２の構成を示す回路図であり、第１の実施例の電流検出回路２１と同様に、レギュレータ回路１０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。第１の実施例の電流検出回路２１では、モニタ抵抗Ｒｍの両端電圧Ｖｍはグランド電位まで低下せず、出力電流Ｉout が０の時でもトランジスタＱ３の飽和電圧分だけ浮いてしまう。第２の実施例の電流検出回路２２はこれを改良したものである。レギュレータ回路１０の構成は第１の実施例と同じである。
【００２９】
第２の実施例における別の定電流源１４と、トランジスタＱ２，Ｑ３を備えたカレントミラー回路ＣＭ１の構成は第１の実施例と同じである。一方、第１の実施例では、電流モニタ用抵抗ＲｍがトランジスタＱ３のコレクタ・エミッタ間に並列に接続されていたが、第２の実施例ではこの電流モニタ用抵抗Ｒｍの位置に第２のカレントミラー回路ＣＭ２が設けられている。
【００３０】
第２のカレントミラー回路ＣＭ２は、２つのＮＰＮ型のトランジスタＱ４，Ｑ５を備えており、トランジスタＱ４，Ｑ５のベース同士とトランジスタＱ４のコレクタが接続されている。また、トランジスタＱ４のコレクタはトランジスタＱ３のコレクタに接続されており、トランジスタＱ５のコレクタは電流モニタ用抵抗Ｒｍを介して電源ＶDDに接続されている。そして、トランジスタＱ４とＱ５は同じ電流Ｉ３が流れるように構成されており、第２の実施例ではモニタ端子１５はトランジスタＱ５のコレクタとモニタ抵抗Ｒｍの接続点に設けられている。
【００３１】
以上のように構成された第２の実施例の電流検出回路２２では、電源電圧レベルＶCCを基準にして出力電流Ｉout が増加すると、これに比例してトランジスタＱ５を流れる電流Ｉ３も増加するので、モニタ抵抗Ｒｍの両端の電圧Ｖｍが大きくなり、モニタ端子１５に現れる電圧は小さくなる。即ち、第２の実施例では、出力電流Ｉout が増加すると、これに比例してグランドに対するモニタ端子１５に現れる電圧が小さくなる。一方、出力電流Ｉout が０の時には、トランジスタＱ５はオフしているので、モニタ抵抗Ｒｍの両端電圧は０になる。よって、モニタ端子１５をＡＤコンバータの入力とし、電源ＶDDをＡＤコンバータの電源にして、モニタ端子１５と電源電圧ＶDDとの電圧差で出力電流Ｉout の大きさを測定するようにすれば、出力電流Ｉout が小さい領域まで出力電流Ｉout をモニタすることができる。
【００３２】
図６は本発明の第３の実施例の電流検出回路２３の構成を示す回路図であり、第１の実施例の電流検出回路２１と同様に、レギュレータ回路１０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。第３の実施例の電流検出回路２３は、第２の実施例の電流検出回路２２におけるレギュレータ回路１０の構成と第２のカレントミラー回路ＣＭ２の構成までは同じである。第３の実施例が第２の実施例と異なる点は、第２のカレントミラー回路ＣＭ２と電源ＶDDとの間に第３のカレントミラーＣＭ３とモニタ抵抗Ｒｍが設けられている点のみである。
【００３３】
第３のカレントミラー回路ＣＭ３は、２つのＰＮＰ型のトランジスタＱ６，Ｑ７を備えており、トランジスタＱ６，Ｑ７のベース同士とトランジスタＱ６のコレクタが接続されている。また、トランジスタＱ６のコレクタはトランジスタＱ５のコレクタに接続されており、トランジスタＱ６，Ｑ７のエミッタが共に電源ＶDDに接続されている。電流モニタ用抵抗ＲｍはトランジスタＱ７のコレクタとグランド間に設けられており、モニタ端子１５はトランジスタＱ７のコレクタとモニタ抵抗Ｒｍの接続点に設けられている。そして、トランジスタＱ６とＱ７にはトランジスタＱ４，Ｑ５を流れる電流Ｉ３と同じ電流Ｉ３が流れるように構成されている。
【００３４】
以上のように構成された第３の実施例の電流検出回路２３では、出力電流Ｉout が増加すると、これに比例してトランジスタＱ７を流れる電流Ｉ３も増加するので、モニタ抵抗Ｒｍの両端の電圧Ｖｍが大きくなり、グランドを基準としてモニタ端子１５に現れる電圧が大きくなる。即ち、第３の実施例では、出力電流Ｉout が増加すると、これに比例してグランドに対するモニタ端子１５に現れる電圧が大きくなる。一方、出力電流Ｉout が０の時には、トランジスタＱ７はオフになり、モニタ抵抗Ｒｍの両端電圧は０になるので、出力電流Ｉout が小さい領域まで出力電流Ｉout をモニタすることができる。また、電源ＶDDをＡＤコンバータの電源にすれば、モニタ端子１５を直接ＡＤコンバータに接続することができる。
【００３５】
図７は本発明の第４の実施例の電流検出回路２４の構成を示す回路図であり、第１の実施例の電流検出回路２１と同様に、レギュレータ回路１０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。レギュレータ回路１０の構成はこれまでの実施例と同じである。第４の実施例の電流検出回路２４にも入力端子１１に別の定電流源１４が接続されており、トランジスタＱ１のコレクタと別の定電流源１４にカレントミラー回路ＣＭ１が接続されている。第４の実施例のカレントミラー回路ＣＭ１では、トランジスタＱ３のベースとコレクタが接続されている点がこれまでの実施例のカレントミラー回路ＣＭ１と異なる。
【００３６】
更に、第４の実施例の電流検出回路２４には、第３の実施例と同様の構成のカレントミラー回路ＣＭ３がある。第３のカレントミラー回路ＣＭ３は、２つのＰＮＰ型のトランジスタＱ６，Ｑ７を備えており、トランジスタＱ６，Ｑ７のベース同士とトランジスタＱ６のコレクタが接続されている。また、トランジスタＱ６のコレクタはトランジスタＱ２のコレクタに接続されており、トランジスタＱ６，Ｑ７のエミッタが共に電源ＶDDに接続されている。電流モニタ用抵抗ＲｍはトランジスタＱ７のコレクタとグランド間に設けられており、モニタ端子１５はトランジスタＱ７のコレクタとモニタ抵抗Ｒｍの接続点に設けられている。そして、トランジスタＱ６とＱ７には同じ電流Ｉ３が流れるように構成されている。
以上のように構成された第４の実施例の電流検出回路２４では、出力電流Ｉout が増加すると、これに比例してトランジスタＱ７を流れる電流Ｉ３も増加するので、モニタ抵抗Ｒｍの両端の電圧Ｖｍが大きくなり、グランドを基準としてモニタ端子１５に現れる電圧が大きくなる。即ち、第４の実施例では、出力電流Ｉout が増加すると、これに比例してグランドに対するモニタ端子１５に現れる電圧が大きくなる。一方、出力電流Ｉout が０の時には、トランジスタＱ７はオフになり、モニタ抵抗Ｒｍの両端電圧は０になるので、出力電流Ｉout が小さい領域まで出力電流Ｉout をモニタすることができる。また、電源ＶDDをＡＤコンバータの電源にすれば、モニタ端子１５を直接ＡＤコンバータに接続することができる。
【００３７】
図８は本発明の第５の実施例の電流検出回路２５の構成を示す回路図である。第５の実施例の電流検出回路２５は、第１から第４の実施例におけるレギュレータ回路１０とは異なる構成のレギュレータ回路２０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。レギュレータ回路２０は、入力端子１１を介して電源ＶCCに接続する第４のカレントミラー回路ＣＭ４、バッテリ８の基準電圧Ｖａがベースに印加されたＰＮＰ型のトランジスタＱ１、バッテリ９の基準電圧Ｖｂがベースに印加されたＮＰＮ型のトランジスタＱ１５、及び、抵抗Ｒａとから構成されている。
【００３８】
カレントミラー回路ＣＭ４には２つのＰＮＰ型のトランジスタＱ１２，Ｑ１３がある。これらトランジスタＱ１２，Ｑ１３のエミッタは入力端子１１に接続され、ベースは共通接続された後にトランジスタＱ１３のコレクタに接続される。トランジスタＱ１はそのエミッタがトランジスタＱ１２のコレクタに接続しており、接続点に出力端子１３が設けられている。また、トランジスタＱ１５はそのコレクタがトランジスタＱ１３のコレクタに接続している。トランジスタＱ１のコレクタとＱ１５のエミッタは接続され、抵抗Ｒａを通じてグランドに接続されている。カレントミラー回路ＣＭ４は、電源ＶCCからの電流を、Ｎを正の数として、Ｎ対１の比率で流すので、トランジスタＱ１３に電流Ｉ１が流れると、トランジスタＱ１２には電流Ｉ１×Ｎが流れる。
【００３９】
このレギュレータ回路２０では、トランジスタＱ１のコレクタとグランドとの間に抵抗Ｒａが設けられているので、出力端子１３からの出力電流Ｉout が少ない時に、電流Ｉ２が抵抗Ｒａを通じてグランドに流れる。この結果、トランジスタＱ１５を流れる電流が減り、カレントミラー回路ＣＭ４を流れる電流も低減される。このように、レギュレータ回路２０は、出力電流Ｉout が少ない時の消費電流を低減できる回路である。
【００４０】
このようなレギュレータ回路２０に接続される第５の実施例の電流検出回路２５は、ＰＮＰ型のトランジスタＱ１４とモニタ抵抗Ｒｍとから構成されている。トランジスタＱ１４のベースはトランジスタＱ１２，１３のベースの接続点に接続されており、エミッタは入力端子１１に接続されている。そして、トランジスタＱ１４のコレクタは抵抗Ｒｍを通じてグランドに接続されており、抵抗ＲｍとトランジスタＱ１４のコレクタの接続点にモニタ端子１５が設けられている。この結果、トランジスタＱ１４は、トランジスタＱ１２，Ｑ１３と共にカレントミラー回路を構成しており、トランジスタＱ１４にはトランジスタＱ１３と同じ電流Ｉ１が流れるようになっている。
【００４１】
以上のように構成された電流検出回路２５では、出力端子１３に出力電流Ｉout が流れ、トランジスタＱ１に電流Ｉ２が流れる時に、抵抗Ｒｍに電流Ｉ１が流れるとすると、トランジスタＱ１２には電流Ｉ１×Ｎが流れるので、モニタ端子１５に現れる電圧Ｖｍは、以下の式▲２▼で表される。
Ｖｍ＝Ｒｍ×Ｉ１ … ▲２▼
更に出力電流Ｉout 、電流Ｉ１及び電流Ｉ２の間には以下の式が成り立つ。
【００４２】
Ｉout ＝Ｎ×Ｉ１−Ｉ２ … ▲３▼
Ｉ１＋Ｉ２＝Ｉａ … ▲４▼
よって、▲３▼式と▲４▼式を▲２▼式に代入すると、以下の式が成り立つ。
Ｖｍ＝Ｒｍ×（Ｉout ＋Ｉａ）／（Ｎ＋１） … ▲５▼
▲５▼式から分かるように、抵抗Ｒｍの両端の電圧が出力電流Ｉout に比例するので、出力端子１５の電圧を測定することにより、出力電流Ｉout を検出することができる。
【００４３】
但し、この電流検出回路２５では、出力電流Ｉout が０の時には▲５▼式からＶｍは０にはならない。例えば、トランジスタＱ１２とＱ１３の比であるＮ＝２０、Ｉａ＝１ｍＡとすると、この回路の最大出力電流Ｉomaxは、Ｉomax＝Ｉa ×Ｎ＝２０ｍＡになる。また、Ｒｍ＝４ｋΩとすると、
Ｉout ＝０の時、Ｖｍ＝４ｋΩ×１ｍＡ／２１＝０．１９Ｖ
Ｉout ＝２０ｍＡの時、Ｖｍ＝４ｋΩ×２１ｍＡ／２１＝４Ｖ
となる。なお、抵抗Ｒａの代わりに定電流源を用いることもできる。
【００４４】
図９は本発明の第６の実施例の電流検出回路２６の構成を示す回路図である。第６の実施例が第５の実施例と異なる点は、レギュレータ回路２０の抵抗Ｒａが電流Ｉａが流れる定電流源１７に置き換えられ、モニタ抵抗Ｒｍに並列に電流Ｉｂが流れる定電流源１８が設けられている点のみである。そして、第６の実施例の電流検出回路２６では、定電流源１８を流れる電流Ｉｂが定電流源１７を流れる電流Ｉａの（Ｎ＋１）分の１になるように設定されている。
【００４５】
この結果、Ｖｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋１）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
図１０(a) ，(b) は第６の実施例の電流検出回路２６を実現するための具体的な回路構成例を示す回路図である。図１０(a) の回路の構成は、図９で説明した第６の実施例の電流検出回路２６の定電流源１７，１８がトランジスタＱ１６，Ｑ１７，及びＱ１８を用いて置き換えられているだけであり、その動作は第６の実施例の電流検出回路２６と同じである。また、図１０(b) の回路は図１０(a) の回路における基準電源Ｖａを与える回路に、制御アンプＡＭＰ２が設けられているだけであるので、ここではこれらの回路の詳細な説明を省略する。これらの回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋１）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００４６】
図１１は本発明の第６の実施例の電流検出回路２６を実現するための具体的な回路構成例の更に別の回路例を示すものである。図１１の回路の構成が図９で説明した第６の実施例の電流検出回路２６と異なるのは、第６の実施例の電流検出回路２６の定電流源１７が抵抗ＲａとＮＰＮ型のトランジスタＱａで構成され、定電流源１８がトランジスタＱａとカレントミラー回路ＣＭ５を構成するトランジスタＱｂで構成されている点のみである。そして、このカレントミラー回路ＣＭ５では、トランジスタＱａとトランジスタＱｂを流れる電流のカレントミラー比が（Ｎ＋１）対１となるように設定されている。従って、図１１の回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋１）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００４７】
図１２は本発明の第７の実施例の電流検出回路２７の構成を示す回路図である。第７の実施例の電流検出回路２７は、第５の実施例におけるレギュレータ回路２０の出力端子１３から流れる電流Ｉout を電圧で検出するものである。レギュレータ回路２０の構成は図８と同じであるのて、ここでは同じ構成部材には同じ符号を付してその説明を省略する。
【００４８】
このようなレギュレータ回路２０に接続される第７の実施例の電流検出回路２７は、トランジスタＱ１５とカレントミラー回路を構成するＮＰＮ型のトランジスタＱ１９、モニタ抵抗Ｒｍ、及び電源ＶDDとから構成されている。トランジスタＱ１９のベースは、バッテリ９から基準電圧Ｖｂが印加されるトランジスタＱ１５のベースに接続されており、エミッタはトランジスタＱ１５のエミッタに接続されている。そして、トランジスタＱ１９のコレクタは抵抗Ｒｍを通じて電源ＶDDに接続されており、抵抗ＲｍとトランジスタＱ１９のコレクタの接続点にモニタ端子１５が設けられている。この結果、トランジスタＱ１９は、トランジスタＱ１，Ｑ１５と共にカレントミラー回路を構成しており、トランジスタＱ１９にはトランジスタＱ１５と同じ電流Ｉ１が流れるようになっている。
【００４９】
以上のように構成された電流検出回路２７では、出力端子１３に出力電流Ｉout が流れ、トランジスタＱ１に電流Ｉ２が流れる時に、抵抗Ｒｍに電流Ｉ１が流れるとすると、トランジスタＱ１２には電流Ｉ１×Ｎが流れるので、モニタ端子１５に現れる電圧Ｖｍは、前述の式▲２▼で表される。
更に出力電流Ｉout 、電流Ｉ１及び電流Ｉ２の間には以下の式が成り立つ。
【００５０】
Ｉout ＝Ｎ×Ｉ１−Ｉ２ … ▲３▼
２×Ｉ１＋Ｉ２＝Ｉａ … ▲６▼
よって、▲３▼式と▲６▼式を▲２▼式に代入すると、以下の式が成り立つ。
Ｖｍ＝Ｒｍ×（Ｉout ＋Ｉａ）／（Ｎ＋２） … ▲７▼
▲７▼式から分かるように、抵抗Ｒｍの両端の電圧が出力電流Ｉout に比例するので、出力端子１５の電圧を測定することにより、出力電流Ｉout を検出することができる。
【００５１】
但し、この電流検出回路２７では、出力電流Ｉout が０の時には▲７▼式からＶｍは０にはならない。例えば、トランジスタＱ１２とＱ１３の比であるＮ＝２０、Ｉａ＝２ｍＡとすると、この回路の最大出力電流Ｉomaxは、Ｉomax＝（Ｉa ／２）×Ｎ＝２０ｍＡになる。また、Ｒｍ＝４ｋΩとすると、
Ｉout ＝０の時、Ｖｍ＝４ｋΩ×２ｍＡ／２２＝０．３６Ｖ
Ｉout ＝２０ｍＡの時、Ｖｍ＝４ｋΩ×２２ｍＡ／２２＝４Ｖ
となる。なお、電源ＶDDをＡＤコンバータの電源にすれば、出力端子１５を直接ＡＤコンバータの入力に接続することができる。これは、本発明の電流検出回路は出力電流に比例した電圧を出力する回路であり、ＡＤコンバータは電流検出回路の出力電圧（アナログ値）をデイジタル値に変換してマイクロコンピュータに送るからである。そして、マイクロコンピュータはＡＤコンバータの出力に応じて制御を行う。更に、抵抗Ｒａの代わりに定電流源を用いることもできる。
【００５２】
図１３(a) は本発明の第８の実施例の電流検出回路２８の構成を示す回路図である。第８の実施例は、第７の実施例において、レギュレータ回路２０の抵抗Ｒａが電流Ｉａが流れる定電流源１７に置き換えられ、モニタ抵抗Ｒｍに並列に電源ＶCCからの電流Ｉｂが流れる定電流源１８が設けられている点のみが、第７の実施例と異なる。そして、第８の実施例の電流検出回路２８では、定電流源１８を流れる電流Ｉｂが定電流源１７を流れる電流Ｉａの（Ｎ＋２）分の１になるように設定されている。
【００５３】
この結果、Ｖｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
図１３(b) は第８の実施例の電流検出回路２８を実現するための具体的な回路構成例を示す回路図である。図１３(b) の回路の構成は、(a) で説明した第８の実施例の電流検出回路２８の定電流源１７が抵抗Ｒａを用いて置き換えられ、定電流源１８がカレントミラー回路ＣＭ６を構成するトランジスタＱ２０，Ｑ２１と、ベースがトランジスタＱ１９のベースに接続するトランジスタＱ２２、及びトランジスタＱ２２のエミッタとグランド間に挿入された抵抗Ｒｂを用いて置き換えられているだけであり、その動作は第８の実施例の電流検出回路２８と同じである。よって、ここではこれらの回路の詳細な説明を省略する。これらの回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００５４】
図１４は本発明の第９の実施例の電流検出回路２９の構成を示す回路図である。第９の実施例は、図１３(a) で説明した第８の実施例において、モニタ抵抗Ｒｍの位置に２つのＰＮＰ型のトランジスタＱ２３，Ｑ２４を備えたカレントミラー比１対１のカレントミラー回路ＣＭ７が設けられており、モニタ抵抗Ｒｍがこのカレントミラー回路ＣＭ７のトランジスタＱ２４のコレクタとグランド間に設けられている点が、第８の実施例と異なる。トランジスタＱ２３，Ｑ２４を流れる電流値がＩ３である点は第８の実施例と同じである。第９の実施例では、モニタ端子１５は抵抗ＲｍとトランジスタＱ２４のコレクタの接続点に設けられており、カレントミラー回路ＣＭ７は電源ＶDDに接続されている。
【００５５】
第９の実施例の電流検出回路２９でも、定電流源１８を流れる電流Ｉｂが定電流源１７を流れる電流Ｉａの（Ｎ＋２）分の１になるように設定されている。この結果、Ｖｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。第９の実施例でも電源ＶDDをＡＤコンバータの電源にすれば、出力端子１５を直接ＡＤコンバータの入力に接続することができる。
【００５６】
図１５(a) ，(b) は第９の実施例の電流検出回路２９を実現するための具体的な回路構成例を示す回路図である。図１５(b) の回路の構成は、図１４で説明した第９の実施例の電流検出回路２９の定電流源１７が抵抗Ｒａを用いて置き換えられ、定電流源１８がカレントミラー回路ＣＭ６を構成するトランジスタＱ２０，Ｑ２１と、ベースがトランジスタＱ１９のベースに接続するトランジスタＱ２２、及びトランジスタＱ２２のエミッタとグランド間に挿入された抵抗Ｒｂを用いて置き換えられているだけであり、その動作は第９の実施例の電流検出回路２９と同じである。よって、ここではこれらの回路の詳細な説明を省略する。これらの回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００５７】
図１５(b) の回路の構成は、(a) の回路の抵抗Ｒａとグランド間にＮＰＮ型のトランジスタＱａが挿入され、トランジスタＱ２２と抵抗ＲｂがトランジスタＱａとカレントミラー回路ＣＭ５を構成するトランジスタＱｂで構成されている点が(a) の回路と異なる。そして、このカレントミラー回路ＣＭ５では、トランジスタＱａとトランジスタＱｂを流れる電流のカレントミラー比が（Ｎ＋２）対１となるように設定されている。従って、図１１の回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００５８】
図１６(a) 〜(c) は本発明の第１０の実施例を示すものであり、これまでに説明した第１から第９の実施例の電流検出回路２１〜２９が設けられたレギュレータ回路１０，２０が大電流出力の回路として構成される場合に対応できるようにしたものである。レギュレータ回路１０，２０が大電流出力の回路として構成される場合には、例えば、図１６(a) に示すように、出力端子１３の前段に、２つのＮＰＮ型トランジスタＱＡ，ＱＢを備えたカレントミラー回路ＣＭ８が設けられる。この増幅用のカレントミラー回路ＣＭ８は、カレントミラー比がＭ対１であり、トランジスタＱＡを流れる電流ＩＡは、トランジスタＱＢを流れる電流ＩＢのＭ倍となっている。
【００５９】
このような回路では、出力端子１３からは、図３の出力端子１３から流れ出る電流Ｉout のＭ＋１倍の電流ＩOUT が流れ出ることになる。図１６(a) の回路では、図３の回路のモニタ抵抗Ｒｍの両端電圧Ｖｍから算出した出力電流Ｉout のＭ＋１倍の電流ＩOUT ＝（Ｍ＋１）×Ｉout が出力端子１３から出力されることになる。よって、図３〜図７で説明した電流検出回路２１から２４を、増幅用のカレントミラー回路ＣＭ８が設けられたレギュレータ回路１０に適用する場合には、モニタ端子１５において検出されるモニタ電圧Ｖｍに対して、下式、
Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×Ｎ）
を適用して出力電流Ｉout を求めれば良い。
【００６０】
一方、図８から図１１で説明した電流検出回路２５、２６が設けられたレギュレータ回路２０に増幅用のカレントミラー回路ＣＭ８が設けられた場合は、モニタ端子１５において検出されるモニタ電圧Ｖｍに対して、下式、
Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×（Ｎ＋１））
を適用して出力電流を求めれば良い。図１６(b) は図９で説明したレギュレータ回路２０及び電流検出回路２６に増幅用のカレントミラー回路ＣＭ８が設けられた回路を示すものである。
【００６１】
更に、図１２から図１５で説明した電流検出回路２７〜２９が設けられたレギュレータ回路２０に増幅用のカレントミラー回路ＣＭ８が設けられた場合は、モニタ端子１５において検出されるモニタ電圧Ｖｍに対して、下式、
Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×（Ｎ＋２））
を適用して出力電流を求めれば良い。図１６(c) は図１４で説明したレギュレータ回路２０及び電流検出回路２９に増幅用のカレントミラー回路ＣＭ８が設けられた回路を示すものである。
【００６２】
図１７(a) ，(b) は本発明の第１１の実施例の電流検出回路の構成例を示す回路図である。第１１の実施例は、以上説明した第１から第１０の実施例の回路の回路電流をオン／オフする機能を設けたものである。即ち、レギュレータ回路に出力カット機能を設けたものである。図１７(a) ，(b) の回路は、図１０(a) の回路にオン／オフスイッチＳＷ１を設けたものである。
【００６３】
図１７(a) の回路は、図１０(a) の回路のトランジスタＱ１２，Ｑ１３，及びＱ１４のベースの共通接続点と電源ＶCCとの間にオン／オフスイッチＳＷ１を設けたものである。このオン／オフスイッチＳＷ１をオンにすると、トランジスタＱ１２，Ｑ１３，及びＱ１４のベースが電源ＶCCと同電位になるのでトランジスタＱ１２，Ｑ１３，及びＱ１４がオフする。この結果、出力端子１３から出力される出力電流Ｉout が０になる。
【００６４】
図１７(b) の回路は、図１０(a) の回路のトランジスタＱ１６，Ｑ１７，及びＱ１８のベースの共通接続点とグランドとの間にオン／オフスイッチＳＷ１を設けたものである。このオン／オフスイッチＳＷ１をオンにすると、トランジスタＱ１６，Ｑ１７，及びＱ１８のベースがグランドと同電位になるのでトランジスタＱ１６，Ｑ１７，及びＱ１８がオフする。すると、トランジスタＱ１がオフすることになるので、出力端子１３から出力される出力電流Ｉout が０になる。
【００６５】
このオン／オフスイッチＳＷ１は、他の実施例の回路にも設置することができる。
図１８(a) ，(b) は本発明の第１２の実施例の電流検出回路の構成例を示す回路図である。第１２の実施例では、図３〜図１６で説明したトランジスタＱ１のベースに印加する基準電圧Ｖａを電源ＶCCからの電源に変更すると共に、図１７で説明したオン／オフスイッチＳＷ１を設けることで、ハイレベル側出力の飽和電圧の制御と出力電流の検出ができるハイサイドドライバを実現したものである。
【００６６】
図１８(a) の回路では、図１７(a) で説明した回路の基準電圧Ｖａを発生するバッテリ８の代わりに、抵抗Ｒｒ、ダイオード接続のＰＮＰ型トランジスタＱｒ、及び定電流源Ｉｒ、を直列に接続した回路を電源ＶCCとグランド間に設け、トランジスタＱｒのベース電圧ＶａをトランジスタＱ１のベースに接続したものである。この時のトランジスタＱｒのベース電圧Ｖａは、
Ｖａ＝ＶCC−（Ｒr ×Ｉｒ）−ＶBE(Qr)
となる。そして、図１８(a) の回路には、更に、レギュレータ回路２０の出力の大電流化を図るために、図１６で説明した増幅用のカレントミラー回路ＣＭ８が出力端子１３の前段に挿入されている。この回路の出力電圧Ｖout は、
Ｖout ＝Ｖａ＋ＶBE(Q1)−ＶBE(Q13) ≒ＶCC−Ｒr ×Ｉr −ＶBE(Qr)
となる。Ｒr ×Ｉr は、トランジスタＱ１２が飽和しないような電圧、例えば、０．５Ｖ程度の設定とする。
【００６７】
また、この時のモニタ端子１５のモニタ電圧Ｖｍは、
Ｖｍ＝Ｒｍ×Ｉout ／（（Ｍ＋１）×（Ｎ＋１））
となる。
図１８(b) の回路は、図１７(a) で説明した回路の基準電圧Ｖａを発生するバッテリ８の代わりに、抵抗Ｒｒ、制御アンプＡＭＰ３、及び定電流源Ｉｒを電源ＶCCとグランド間に設けたものである。抵抗Ｒｒと定電流源Ｉｒは直列接続されて電源ＶCCとグランド間に接続されている。そして、制御アンプＡＭＰ３の非反転入力が抵抗Ｒｒと定電流源Ｉｒの接続点に接続され、制御アンプＡＭＰ３の反転入力がトランジスタＱ１２のコレクタに接続され、制御アンプＡＭＰ３の出力がトランジスタＱ１のベースに接続されている。図１８(b) の回路にも、レギュレータ回路２０の出力の大電流化を図るために、図１６で説明した増幅用のカレントミラー回路ＣＭ８が出力端子１３の前段に挿入されている。
【００６８】
図１８(b) の回路の出力電圧Ｖout とモニタ端子１５のモニタ電圧Ｖｍは図１８(a) の回路と同じである。
図１９(a) ，(b) は、本発明の第１から第１２の実施例の電流検出回路を集積回路化した場合の構成例を示す回路図である。集積回路ＩＣには、電源端子ＶCC、入力端子Ｖin、出力端子Ｖout 、アース端子、及びモニタ端子が設けられている。そして、図１９(a) に示す例の集積回路ＩＣでは、モニタ端子にモニタ抵抗Ｒｍを接続してモニタ電圧Ｖｍを測定するようになっている。また、図１９(b) に示す集積回路ＩＣでは、モニタ端子にモニタ抵抗Ｒｍを介して電源ＶDDを接続してモニタ電圧Ｖｍを測定するようになっている。このように、本発明の電流検出回路は集積化が可能である。
【００６９】
なお、以上の実施例では、出力電流が出力端子から流れ出る形式の回路、例えば、正電圧レギュレータやハイサイドドライバ等について説明したが、各回路のＰＮＰ型トランジスタをＮＰＮ型トランジスタに、ＰＮＰ型トランジスタをＮＰＮ型トランジスタに置き換えることにより、本発明の電流検出回路は、電流が出力端子に流れ込む形式の回路、例えば、負電圧レギュレータやローサイドドライバ等に適用することも可能である。
【００７０】
また、以上説明した実施例では、電流検出回路はバイポーラトランジスタのみで構成されているが、本発明の電流検出回路はバイポーラトランジスタの一部、または、全部をＭＯＳ型のＦＥＴに置き換えることも可能である。
更に、以上説明した実施例では、レギュレータ回路の電流検出回路について説明を行ったが、その他の出力回路の電流検出回路についても本発明を有効に適用することができる。
【００７１】
【発明の効果】
以上説明したように、本発明によれば、特に出力端子に接続された負荷に対して大きな電流が出力されるレギュレータ回路や出力回路において、大電流の流れる回路に電流検出用の抵抗を挿入することなく、出力端子から流れる大電流を簡単な構成の回路を用いて電圧に変換して検出することができるという効果がある。
【図面の簡単な説明】
【図１】 (a) ，(b) は従来技術における電流検出回路を示す回路図である。
【図２】本発明を適用するレギュレータ回路の一例の構成を示す回路図である。
【図３】本発明の第１の実施例の電流検出回路の構成を示す回路図である。
【図４】 (a) ，(b) は第１の実施例の電流検出回路の具体的な回路構成例を示す回路図である。
【図５】本発明の第２の実施例の電流検出回路の構成を示す回路図である。
【図６】本発明の第３の実施例の電流検出回路の構成を示す回路図である。
【図７】本発明の第４の実施例の電流検出回路の構成を示す回路図である。
【図８】本発明の第５の実施例の電流検出回路の構成を示す回路図である。
【図９】本発明の第６の実施例の電流検出回路の構成を示す回路図である。
【図１０】 (a) ，(b) は本発明の第６の実施例の電流検出回路の具体的な回路構成例を示す回路図である。
【図１１】本発明の第６の実施例の電流検出回路の具体的な回路構成例の更に別の構成を示す回路図である。
【図１２】本発明の第７の実施例の電流検出回路の構成を示す回路図である。
【図１３】 (a) は本発明の第８の実施例の電流検出回路の構成を示す回路図、(b) は第８の実施例の電流検出回路の具体的な回路構成例を示す回路図である。
【図１４】本発明の第９の実施例の電流検出回路の構成を示す回路図である。
【図１５】 (a) ，(b) は本発明の第９の実施例の電流検出回路の具体的な回路構成例を示す回路図である。
【図１６】 (a) 〜(c) は本発明の第１０の実施例の電流検出回路の構成例を示す回路図である。
【図１７】 (a) ，(b) は本発明の第１１の実施例の電流検出回路の構成例を示す回路図である。
【図１８】 (a) ，(b) は本発明の第１２の実施例の電流検出回路の構成例を示す回路図である。
【図１９】 (a) ，(b) は本発明の第１から第１２の実施例の電流検出回路を集積回路化した場合の構成例を示す回路図である。
【符号の説明】
８…バッテリ
１０，２０…レギュレータ回路
１１…入力端子
１２，１４，１７，１８…定電流源
１３…出力端子
１５…モニタ端子
Ｑ１〜Ｑ１１、Ｑａ，Ｑｂ，Ｑ２１〜Ｑ２４，Ｑｒ，ＱＡ，ＱＢ…トランジスタＶａ，Ｖｂ…基準電圧
ＶCC, ＶDD…電源
Ｒm …モニタ抵抗
Claims (16)
- 入力端子と出力端子との間に定電流源が設けられ、前記定電流源から前記出力端子に流れる電流を、基準電圧及び電流制御素子によって制御する出力制御回路の電流検出回路であって、
前記入力端子に接続された別の定電流源と、
２つの電源入力部が前記電流制御素子と前記別の定電流源にそれぞれ接続された第１のカレントミラー回路と、
前記別の定電流源と前記第１のカレントミラー回路との接続点とグランド間に接続された電流モニタ用抵抗とを備え、
前記電流モニタ用抵抗の両端に、この電流モニタ用抵抗に並列に接続された前記第１のカレントミラー回路を構成するトランジスタの飽和電圧以上の電圧範囲で、前記出力端子に流れる電流に比例した電圧が現れるようにしたことを特徴とする電流検出回路。 - 入力端子と出力端子との間に定電流源が設けられ、前記出力端子に流れる電流を、基準電圧及び電流制御素子によって制御する出力制御回路の電流検出回路であって、
前記入力端子に接続された別の定電流源と、
２つの電源入力部が前記電流制御素子と前記別の定電流源にそれぞれ接続された第１のカレントミラー回路と、
前記別の定電流源と前記第１のカレントミラー回路との接続点に一方の入力が接続された第２のカレントミラー回路と、
この第２のカレントミラー回路の他方の入力に一端が接続する電流モニタ用抵抗と、
この電流モニタ用抵抗の他端に接続する第２の電源とを備え、
前記電流モニタ用抵抗の両端に、前記出力端子に流れる電流に比例した電圧が現れるようにしたことを特徴とする電流検出回路。 - 第１の電源が接続する入力端子と出力端子との間に定電流源が設けられ、前記出力端子に流れる電流を、基準電圧及び電流制御素子によって制御する出力制御回路の電流検出回路であって、
前記入力端子に接続された別の定電流源と、
２つの電流入力部が前記電流制御素子と前記別の定電流源にそれぞれ接続された第１のカレントミラー回路と、
前記別の定電流源と前記第１のカレントミラー回路との接続点に、２つの電流入力部のうちの一方の電流入力部が接続されたＮＰＮ型トランジスタから構成される第２のカレントミラー回路と、
２つの電流入力部が共に前記第１の電源とは別の第２の電源に接続され、一方の出力部が前記第２のカレントミラー回路の他方の入力部に接続され、他方の出力部が電流モニタ用抵抗を介してグランドに接続されたＰＮＰ型トランジスタから構成される第３のカレントミラー回路とを備え、
前記電流モニタ用抵抗の両端に、前記出力端子に流れる電流に比例した電圧が現れるようにしたことを特徴とする電流検出回路。 - 第１の電源が接続する入力端子と出力端子との間に定電流源が設けられ、前記出力端子に流れる電流を、基準電圧及び電流制御回路によって制御する出力制御回路の電流検出回路であって、
前記入力端子に接続された別の定電流源と、
２つの電流入力部が前記電流制御素子と前記別の定電流源にそれぞれ接続された第１のカレントミラー回路と、
２つの電流入力部が共に前記第１の電源とは別の第２の電源に接続され、一方の出力部が前記第１のカレントミラー回路と前記電流制御素子との接続点に接続され、他方の出力部が電流モニタ用抵抗を介してグランドに接続されたＰＮＰ型トランジスタから構成される第２のカレントミラー回路とを備え、
前記電流モニタ用抵抗の両端に、前記出力端子に流れる電流に比例した電圧が現れるようにしたことを特徴とする電流検出回路。 - 電源に接続する入力端子に２つの電源入力部が接続し、前記電源からの電流を、Ｎを正の数として、Ｎ対１の比率で流す第１のカレントミラー回路と、Ｎ倍の電流が流れる側の前記第１のカレントミラー回路の出力に接続する出力端子と、この出力端子に流れる電流を基準電圧により制御する第１の電流制御素子と、前記第１のカレントミラー回路の他方の出力を流れる電流を別の基準電圧により制御する第２の電流制御素子と、前記第１の電流制御素子と前記第２の電流制御素子の出力とグランドとの間に設けられた抵抗とを備えた出力制御回路の電流検出回路であって、
前記第１のカレントミラー回路を構成する２つのトランジスタのベースの共通接続点にベースが接続し、エミッタが前記電源に接続するトランジスタと、
このトランジスタのコレクタとグランドとの間に接続された電流モニタ用抵抗とを備え、
前記電流モニタ用抵抗の両端に、前記出力端子に流れる電流に比例した電圧が現れるようにしたことを特徴とする電流検出回路。 - 電源に接続する入力端子に２つの電源入力部が接続し、前記電源からの電流を、Ｎを正の数として、Ｎ対１の比率で流す第１のカレントミラー回路と、Ｎ倍の電流が流れる側の前記第１のカレントミラー回路の出力に接続する出力端子と、この出力端子に流れる電流を基準電圧により制御する第１の電流制御素子と、前記第１のカレントミラー回路の他方の出力を流れる電流を別の基準電圧により制御する第２の電流制御素子と、前記第１の電流制御素子と前記第２の電流制御素子の出力とグランドとの間に設けられた定電流源とを備えた出力制御回路の電流検出回路であって、
前記第１のカレントミラー回路を構成する２つのトランジスタのベースの共通接続点にベースが接続し、エミッタが前記電源に接続するトランジスタと、
このトランジスタのコレクタとグランドとの間に接続された電流モニタ用抵抗と、
この電流モニタ用抵抗に並列に設けられ、前記定電流源を流れる電流の（Ｎ＋１）分の１の電流が流れるようにした別の定電流源とを備え、
前記電流モニタ用抵抗の両端に、前記出力端子に流れる電流に比例した電圧が現れるようにしたことを特徴とする電流検出回路。 - 請求項６に記載の電流検出回路において、前記定電流源と前記別の定電流源とを、（Ｎ＋１）対１の比率で電流を流すカレントミラー回路で構成したことを特徴とする電流検出回路。
- 第１の電源に接続する入力端子に２つの電源入力部が接続し、前記電源からの電流を、Ｎを正の数として、Ｎ対１の比率で流す第１のカレントミラー回路と、Ｎ倍の電流が流れる側の前記第１のカレントミラー回路の出力に接続する出力端子と、この出力端子に流れる電流を基準電圧により制御する第１の電流制御素子と、前記第１のカレントミラー回路の他方の出力を流れる電流を別の基準電圧により制御する第２の電流制御素子と、前記第１の電流制御素子と前記第２の電流制御素子の出力とグランドとの間に設けられた抵抗とを備えた出力制御回路の電流検出回路であって、
前記第１の電流制御素子の出力と前記第２の電流制御素子の出力の接続点にエミッタが接続し、ベースが前記別の基準電圧に接続されたトランジスタと、
このトランジスタのコレクタに一端が接続する電流モニタ用抵抗と、
この電流モニタ用抵抗の他端に接続する第２の電源とを備え、
前記電流モニタ用抵抗の両端に、前記出力端子に流れる電流に比例した電圧が現れるようにしたことを特徴とする電流検出回路。 - 電源に接続する入力端子に２つの電源入力部が接続し、前記電源からの電流を、Ｎを正の数として、Ｎ対１の比率で流す第１のカレントミラー回路と、Ｎ倍の電流が流れる側の前記第１のカレントミラー回路の出力に接続する出力端子と、この出力端子に流れる電流を基準電圧により制御する第１の電流制御素子と、前記第１のカレントミラー回路の他方の出力を流れる電流を別の基準電圧により制御する第２の電流制御素子と、前記第１の電流制御素子と前記第２の電流制御素子の出力とグランドとの間に設けられた定電流源とを備えた出力制御回路の電流検出回路であって、
前記第１の電流制御素子の出力と前記第２の電流制御素子の出力の接続点にエミッタが接続し、ベースが前記基準電圧に接続されたトランジスタと、
このトランジスタのコレクタに一端が接続する電流モニタ用抵抗と、
この電流モニタ用抵抗の他端に接続する第２の電源と、
前記トランジスタのコレクタと前記第１の電源との間に接続され、前記定電流源を流れる電流の（Ｎ＋２）分の１の電流が流れるようにした別の定電流源とを備え、
前記電流モニタ用抵抗の両端に、前記出力端子に流れる電流に比例した電圧が現れるようにしたことを特徴とする電流検出回路。 - 電源に接続する入力端子に２つの電源入力部が接続し、前記電源からの電流を、Ｎを正の数として、Ｎ対１の比率で流す第１のカレントミラー回路と、Ｎ倍の電流が流れる側の前記第１のカレントミラー回路の出力に接続する出力端子と、この出力端子から流れ出る電流を基準電圧により制御する第１の電流制御素子と、前記第１のカレントミラー回路の他方の出力を流れる電流を別の基準電圧により制御する第２の電流制御素子と、前記第１の電流制御素子と前記第２の電流制御素子の出力とグランドとの間に設けられた定電流源とを備えた出力制御回路の電流検出回路であって、
前記第１の電流制御素子の出力と前記第２の電流制御素子の出力の接続点にエミッタが接続し、ベースが前記別の基準電圧に接続されたトランジスタと、
このトランジスタのコレクタと前記第１の電源との間に接続され、前記定電流源を流れる電流の（Ｎ＋２）分の１の電流が流れるようにした別の定電流源と、
２つの電源入力部が第２の電源に接続され、一方の出力が前記トランジスタのコレクタに接続され、他方の出力が電流モニタ用抵抗を介してグランドに接続されたＰＮＰ型トランジスタから構成される第２のカレントミラー回路とを備え、
前記電流モニタ用抵抗の両端に、前記出力端子に流れる電流に比例した電圧が現れるようにしたことを特徴とする電流検出回路。 - 請求項１から１０の何れか１項に記載の電流検出回路を備えた出力制御回路において、前記出力端子の前段に出力増幅用のカレントミラー回路を設け、この出力増幅用のカレントミラー回路は、その一方の入力が前記第１の電源に接続し、他方の入力が前記出力制御回路の出力に接続し、その出力が前記出力端子に接続すると共に、前記出力制御回路からの出力電流と前記電源からの電流を、Ｍを正の数として、１対Ｍの比率で流すようにしたことを特徴とする電流検出回路。
- 請求項１から１１の何れか１項に記載の電流検出回路において、前記電流検出回路の一部にオン／オフスイッチを設け、このオン／オフスイッチのオフによって前記出力端子に出力が現れないようにしたことを特徴とする電流検出回路。
- 請求項１から１１の何れか１項に記載の電流検出回路において、 前記基準電圧を、前記第１の電源とグランドとの間に設けた抵抗と定電流源によって生成し、更に前記電流検出回路の一部にオン／オフスイッチを設け、このオン／オフスイッチのオフによって前記出力端子に出力が現われないようにしたことを特徴とする電流検出回路。
- 電流検出回路を含む出力制御回路が集積化されたＩＣであって、請求項１から１３の何れか１項に記載の出力制御回路、及び、電流検出回路を含むことを特徴とするＩＣ。
- 請求項１から１４の何れか１項に記載の電流検出回路において、前記カレントミラー回路がバイポーラトランジスタによって構成されていることを特徴とする電流検出回路。
- 請求項１から１４の何れか１項に記載の電流検出回路において、前記カレントミラー回路の一部又は全部がＭＯＳ型トランジスタによって構成されていることを特徴とする電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36130398A JP4245214B2 (ja) | 1998-12-18 | 1998-12-18 | 電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36130398A JP4245214B2 (ja) | 1998-12-18 | 1998-12-18 | 電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000180478A JP2000180478A (ja) | 2000-06-30 |
| JP4245214B2 true JP4245214B2 (ja) | 2009-03-25 |
Family
ID=18473029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36130398A Expired - Fee Related JP4245214B2 (ja) | 1998-12-18 | 1998-12-18 | 電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4245214B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5664536B2 (ja) | 2011-12-19 | 2015-02-04 | 株式会社デンソー | 電流検出回路および半導体集積回路装置 |
| JP5472496B2 (ja) * | 2013-01-16 | 2014-04-16 | セイコーエプソン株式会社 | 電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 |
| JP7438694B2 (ja) * | 2019-09-03 | 2024-02-27 | 株式会社東芝 | 増幅回路 |
| CN118275762B (zh) * | 2024-06-04 | 2024-09-06 | 苏州贝克微电子股份有限公司 | 一种低功耗的电流检测电路 |
-
1998
- 1998-12-18 JP JP36130398A patent/JP4245214B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000180478A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3394389B2 (ja) | 直流安定化電源回路 | |
| JP3065605B2 (ja) | 直流安定化電源装置 | |
| JP4082261B2 (ja) | センサ装置用断線検出回路 | |
| JP4245214B2 (ja) | 電流検出回路 | |
| US4103219A (en) | Shunt voltage regulator | |
| JPS62272312A (ja) | トランジスタのベ−ス電流調整装置 | |
| JP4614750B2 (ja) | レギュレータ | |
| US4605892A (en) | Current-source arrangement | |
| JP2005215761A (ja) | 半導体集積回路装置 | |
| JPH0158684B2 (ja) | ||
| JP3659741B2 (ja) | 出力トランジスタの保護回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP3544243B2 (ja) | 差動増幅器 | |
| JPS63186576A (ja) | モータ速度制御装置 | |
| KR100208682B1 (ko) | 전류원 회로 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JPS6214712Y2 (ja) | ||
| JP2010130041A (ja) | 電流負荷駆動装置 | |
| JP4221685B2 (ja) | 増幅回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP4206553B2 (ja) | 電圧・電流変換回路 | |
| JP4258837B2 (ja) | ２線式伝送回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JP4224967B2 (ja) | 電流検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |