KR100208682B1 - 전류원 회로 - Google Patents

전류원 회로 Download PDF

Info

Publication number
KR100208682B1
KR100208682B1 KR1019960075313A KR19960075313A KR100208682B1 KR 100208682 B1 KR100208682 B1 KR 100208682B1 KR 1019960075313 A KR1019960075313 A KR 1019960075313A KR 19960075313 A KR19960075313 A KR 19960075313A KR 100208682 B1 KR100208682 B1 KR 100208682B1
Authority
KR
South Korea
Prior art keywords
node
bipolar transistor
type bipolar
base
current
Prior art date
Application number
KR1019960075313A
Other languages
English (en)
Other versions
KR19980056051A (ko
Inventor
성 하 서
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960075313A priority Critical patent/KR100208682B1/ko
Publication of KR19980056051A publication Critical patent/KR19980056051A/ko
Application granted granted Critical
Publication of KR100208682B1 publication Critical patent/KR100208682B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

파워-업시 출력 단자의 초기 조건을 설정하기 위한 스타트-업 전류의 영향에 무관하게 안정된 기준 전압을 생성하도록 한 전류원 회로가 개시되어 있다. 기준 전압 발생부는 2개의 커런트 미러로 구성되어지며 파워-업시 출력 단자로 일정한 기준 전압을 발생시킨다. 스타트-업 장치는 파워-업시 상기 출력 단자의 초기 조건을 설정하기 위해 파워-업 초기동작시 상기 기준 전압 발생 수단으로 일정 전류를 공급하고, 그 이후 정상 동작에서는 동작이 정지된다. 윌슨 전류 미러 회로를 이용하여 스타트-업 회로를 구성하여 파워-업시 출력 단자의 초기 조건을 설정하기 위한 스타트-업 전류의 영향에 무관하게 안정된 기준 전압을 생성한다.

Description

전류원 회로
본 발명은 전류원 회로에 관한 것으로, 특히 파워-업(power-up)시 출력 단자의 초기 조건을 잡아 주기 위한 스타트-업(start-up) 전류의 영향에 무관하게 안정된 기준 전압을 생성하도록 한 전류원 회로에 관한 것이다.
일반적으로, 전류원 회로는 회로 양 단자간의 전압 차와 무관하게 항상 일정한 전류를 흐르게 할 수 있는 회로를 의미한다. 이러한 전류원 회로는 아날로그 집적회로의 바이어스 회로에 사용되거나, 증폭기단의 부하 저항으로 널리 사용된다. 즉, 공지된 바와 같이, 연산 증폭기의 일부분을 구성하는 차동 증폭단에 전류원 회로가 사용되거나 회로의 바이어스 상태를 일정하게 유지하기 위하여 전류원 회로의 일종인 커런트 미러 회로가 사용되고 있다.
그러나, 일반적인 전류원 회로 구성에 있어서, 주위 환경의 변화와 무관하게 항상 일정한 전류를 흐르게 할 수 있는 이상적인 전류원 회로는 구현하기는 용이하지 않다. 즉, 주위의 온도 변화, 회로를 구성하는 각 소자 자체의 온도 특성 변화 및 바이어스 상태에 따른 소자 자체의 비선형적 특성으로 인하여 항상 일정한 전류를 흐르게 할 수 있는 전류원 회로를 구현하기는 사실상 불가능하다.
그러나, 전술한 바와 같은 어려운 상황하에서도 보다 안정된 전류원 회로를 구현하기 위한 노력이 계속되고 있다.
종래의 일반적인 전류원 회로가 도 1에 도시되어 있다. 도시한 바와 같이, 종래의 전류원 회로는 전원 전압(Vcc) 노드와 제1 노드(N1) 사이에 접속된 제1 저항(R1), 상기 전원 전압(Vcc) 노드와 제1 노드(N1) 사이에 접속되며 베이스가 제2 노드(N2)에 연결된 PNP형 제4 바이폴라 트랜지스터(Q4), 상기 전원 전압(Vcc) 노드와 제2 노드(N2) 사이에 접속되며 베이스가 상기 제2 노드(N2)에 연결된 제5 PNP형 바이폴라 트랜지스터(Q5), 상기 제2 노드(N2)와 제3 노드(N3) 사이에 접속되며 베이스가 상기 제1 노드(N1)에 연결된 제2 NPN형 바이폴라 트랜지스터(Q2), 상기 제1 노드(N1)와 접지 전압(Vss) 사이에 접속되며 베이스가 상기 제3 노드(N3)에 연결된 제1 NPN형 바이폴라 트랜지스터(Q1), 상기 제 3 노드(N3)와 접지 전압(Vss) 사이에 접속된 제2 저항(R2), 상기 전원 전압(Vcc) 노드와 출력 단자 사이에 접속되며 베이스가 상기 제2 노드(N2)에 연결된 제6 PNP형 바이폴라 트랜지스터(Q6), 상기 출력 단자와 접지 전압(Vss) 사이에 접속되며 베이스가 상기 제3 노드(N3)에 연결된 제3 NPN형 바이폴라 트랜지스터(Q3)로 구성되어 있다.
상기와 같이 구성된 종래의 일반적인 전류원 회로 동작은 다음과 같다.
상기 제1 저항(R1)은 파워-온시 이 회로를 스타트시키기 위한 스타트-업 회로로 동작한다. 파워가 온되면 제1 저항(R1)을 통해 제2 NPN 트랜지스터(Q2)의 베이스에 전류가 공급되면서 제2 NPN 트랜지스터(Q2)가 동작되고, 제5 NPN 트랜지스터(Q5), 제2 NPN 트랜지스터(Q2) 및 제2 저항(R2)을 통해 전류가 흐르고, 이 전류가 제2 저항(R2)을 통해 전압으로 잡혀 제1 NPN 트랜지스터(Q1) 및 제3 NPN 트랜지스터(Q3)를 동작시킨다. 이어 제4 NPN 트랜지스터(Q4)도 동작되어 지면서 기준 전류가 제4 NPN 트랜지스터(Q4) 및 제1 NPN 트랜지스터(Q1)을 통해 흐른다. 제6 PNP 트랜지스터(Q6) 역시 온된다.
그런데, 상기 제1 저항(R1)을 통해 제1 노드(N1)로 흐르는 전류(이하 'IR1'라 함)는 그 영향을 최소한 줄이기 위해 IRXIref가 되도록 제1 저항(R1)의 저항값을 되도록 크게 설계하게 된다. 하지만, 상기 제1 노드(N1)에 의해 동작되는 제2 NPN 트랜지스터(Q2)를 동작시킬 수 있는 최소한의 한계가 있으므로, IR1을 무한정 작게 할 수는 없다. 따라서 일정한 저항값을 갖는 상기 제1 저항(R1)을 통해 흐르는 전류 IR1은 전류원 회로가 동작한 후에도 계속해서 흘러 제1 노드(N1)로 흐르는 기준 전류인 Iref에 영향을 주게 된다.
상기 제1 노드(N1)를 통해 흐르는 전류(Iref)와 출력 전류(Iout)를 수식으로 표현하면 다음[식 1]과 같다.
[식 1]
Iref= IC4+ IR
IOUT= VBE1/R2= (VT/R2) ln (Iref/IS1) =(VT/R2)ln(IC4+ IRX)/IS1
실제로, 상기 제1 저항 R1은 굉장히 큰 값을 가지게 된다.
상기와 같은 종래의 전류원 회로에서는 파워-업시 초기 동작을 설정하기 위한 스타트-업 회로인 제1 저항(R1)을 통해 흐르는 전류가 전류원 회로가 동작한 후에도 계속해서 흘러 제1 노드(N1)로 흐르는 기준 전류 Iref에 영향을 주게 되고, 또한 출력 신호인 Iout의 안정성에 영향을 주는 문제점이 있었다.
따라서 본 발명에서는 파워-업시 출력 단자의 초기 조건을 설정하기 위한 스타트-업 전류의 영향에 무관하게 안정된 기준 전압을 생성하도록 한 전류원 회로를 제공하는 데에 그 목적이 있다.
도 1 은 종래의 전류원 회로도이다.
도 2 는 본 발명의 실시예에 의한 전류원 회로도이다.
*도면의주요부분에대한부호의설명*
Q1∼Q17 : 트랜지스터
R1∼R6 : 저항
상기한 목적을 달성하기 위하여 본 발명은 2개의 커런트 미러로 구성되어지며 파워-업시 출력 단자로 일정한 기준 전압을 발생시키기 위한 기준 전압 발생 수단; 및 파워-업시 상기 출력 단자의 초기 조건을 설정하기 위해 파워-업 초기동작시 상기 기준 전압 발생 수단으로 일정 전류를 공급하고, 그 이후 정상 동작에서는 동작이 정지되는 스타트-업 수단을 포함하는 전류원 회로를 제공한다.
본 발명에 의하면, 윌슨 전류 미러 회로를 이용하여 스타트-업 회로를 구성하여 파워-업시 출력 단자의 초기 조건을 설정하기 위한 스타트-업 전류의 영향에 무관하게 안정된 기준 전압을 생성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도2 는 본 발명의 실시예에 의한 전류원 회로도를 도시한다. 본 발명의 실시예에 의한 전류원 회로는 2개의 커런트 미러로 구성되어지며 파워-업시 출력 단자로 일정한 기준 전압을 발생시키기 위한 기준 전압 발생부(21); 및 파워-업시 상기 출력 단자의 초기 조건을 설정하기 위해 파워-업 초기동작시 상기 기준 전압 발생부(21)로 일정 전류를 공급하고, 그 이후 정상 동작에서는 동작이 정지되는 스타트-업 장치(22)를 포함한다.
스타트-업 장치(22)는 전원 전압(Vcc) 노드와 제4 노드(N4) 사이에 접속되며 베이스가 제7 노드(N7)에 연결된 제7 PNP형 바이폴라 트랜지스터(Q7), 상기 전원 전압(Vcc) 노드와 제5 노드(N5) 사이에 접속되며 베이스가 상기 제4 노드(N4)에 연결된 제9 NPN형 바이폴라 트랜지스터 (Q9), 상기 제4 노드(N4)와 접지 전압(Vss) 노드 사이에 접속되며 베이스가 상기 제 5 노드(N5)에 연결된 제8 PNP형 바이폴라 트랜지스터(Q8), 상기 제8 PNP형 바이폴라 트랜지스터(Q8)의 에미터 단자와 접지 전압(Vss) 노드 사이에 접속된 제3 저항(R3), 상기 전원 전압(Vcc) 노드와 제6 노드(N6) 사이에 접속된 제4 저항(R4)과, 상기 제6 노드(N6)와 접지 전압(Vss) 노드 사이에 접속되며 베이스가 상기 제6 노드(N6)에 연결된 제10 NPN형 바이폴라 트랜지스터(Q10), 상기 제7 노드(N7)와 제5 노드(N5) 사이에 접속되며 베이스가 상기 제6 노드(N6)에 연결된 제11 NPN형 바이폴라 트랜지스터(Q11), 상기 제11 NPN형 바이폴라 트랜지스터(Q11)의 에미터 단자와 접지 전압(Vss) 노드 사이에 접속된 제5 저항(R5)을 구비한다. 기준 전압 발생부(21)는 상기 전원 전압(Vcc) 노드와 제7 노드(N7) 사이에 접속되며 베이스가 상기 제7 노드(N7)에 연결된 제12 PNP형 바이폴라 트랜지스터(Q12), 상기 전원 전압(Vcc) 노드와 제8 노드(N8) 사이에 접속되며 베이스가 상기 제7 노드(N7)에 연결된 제13 PNP형 바이폴라 트랜지스터(Q13), 상기 제7 노드(N7)와 접지 전압(Vss) 노드 사이에 접속되며 베이스가 상기 제8 노드(N8)에 연결된 제15 NPN형 바이폴라 트랜지스터(Q15), 상기 제8 노드(N8)와 접지 전압(Vss) 노드 사이에 접속되며 베이스가 상기 제8 노드(N8)에 연결된 제16 NPN형 바이폴라 트랜지스터(Q16), 상기 제16 NPN형 바이폴라 트랜지스터(Q16)의 에미터 단자와 접지 전압(Vss) 노드 사이에 접속된 제6 저항(R6), 상기 전원 전압(Vcc) 노드와 출력 단자 사이에 접속되며 베이스가 상기 제7 노드(N7)에 연결된 제14 PNP형 바이폴라 트랜지스터(Q14), 상기 출력 단자와 접지 전압(Vss) 노드 사이에 접속되며 베이스가 상기 제8 노드(N8)에 연결된 제17 NPN형 바이폴라 트랜지스터(Q17)를 포함한다.
상기 구성과 같이 구성된 본 발명의 실시예에 의한 전류원 회로의 동작을 설명하면 다음과 같다.
상기 제10 및 제11 NPN형 바이폴라 트랜지스터(Q10 및 Q11), 제4 및 제5 저항(R4 및 R5)으로 구성된 윌슨 전류 소오스에 의해 스타트-업 회로가 흘러 제12 PNP 트랜지스터(Q12)를 턴-온시키고, 이어 제13 PNP형 바이폴라 트랜지스터(Q13) - 제16 NPN형 바이폴라 트랜지스터(Q16) - 제15 NPN형 바이폴라 트랜지스터 (Q15)가 순서적으로 턴-온되어 전류원 회로가 정상적으로 동작하게 된다. 이때, 상기 제11 NPN형 바이폴라 트랜지스터(Q11)의 베이스 전압은 VBE10이 되며 스타트-업 회로는 하기 [식 2]와 같다.
[식 2]
Istart = (Vcc - VBE10)/R4
가 되는데, 이때 제11 NPN형 바이폴라 트랜지스터(Q11)의 에미터 전압은 R5 × Istart로 제11 NPN형 바이폴라 트랜지스터(Q11)의 VBE11보다 굉장히 적어 제11 NPN형 바이폴라 트랜지스터(Q11)를 턴-온시키게 된다.
일단, 전류원 회로가 동작하면 출력 전류인 Iout이 제7 PNP형 바이폴라 트랜지스터(Q7)를 통해 제8 NPN형 바이폴라 트랜지스터(Q8)에도 흐르게 되는데, 이때 제11 NPN형 바이폴라 트랜지스터(Q11)의 에미터 전압인 제8 NPN형 바이폴라 트랜지스터(Q8)의 베이스 전압이 출력 전류에 의해 다음식으로 새로이 잡히게 된다.
VE11= (Iout R3) + VBE9
1) 스타트시 제11 NPN형 바이폴라 트랜지스터(Q11)의 베이스-에미터 전압(VBE11)
VBE11= VBE10- (Istart×R5)
2) 정상 동작후 제11 NPN형 바이폴라 트랜지스터(Q11)의 베이스-에미터 전압(VBE11)
VBE11= VBE10- (Iout×R5)
1)의 경우 Istart가 굉장히 적으므로, VBE11이 트랜지스터 턴-온 전압보다 커 동작하게 되고, 2)의 경우 Iout이 Istart보다는 훨씬 크므로 VBE11이 트랜지스터 턴-온 전압 이하로 떨어져 턴-오프되어 버린다. 따라서 제11 NPN형 바이폴라 트랜지스터(Q11)를 통한 스타트 전류는 전류원 회로의 기준 전압에 영향을 주지 못한다.
이상에서 설명한 바와 같이, 본 발명에 의한 전류원 회로는 윌슨 전류 미러 회로를 이용하여 스타트-업 회로를 구성하여 파워-업시 출력 단자의 초기 조건을 잡아 주기 위한 스타트-업 전류의 영향에 무관하게 안정된 기준 전압을 생성하는 효과가 있다.
이상, 본 발명은 상기 바람직한 실시예를 들어 설명하였지만, 본 발명의 범위는 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위내에서, 그 변형이나 개량이 가능하다.

Claims (3)

  1. 2개의 커런트 미러로 구성되어지며 파워-업시 출력 단자로 일정한 기준 전압을 발생시키기 위한 기준 전압 발생 수단(21); 및
    파워-업시 상기 출력 단자의 초기 조건을 설정하기 위해 파워-업 초기동작시 상기 기준 전압 발생 수단으로 일정 전류를 공급하고, 그 이후 정상 동작에서는 동작이 정지되는 스타트-업 수단(22)을 포함하는 것을 특징으로 하는 전류원 회로.
  2. 제 1 항에 있어서, 상기 기준 전압 발생 수단은 전원 전압(Vcc) 노드와 제7 노드(N7) 사이에 접속되며 베이스가 상기 제7 노드(N7)에 연결된 제12 PNP형 바이폴라 트랜지스터(Q12), 상기 전원 전압(Vcc) 노드와 제8 노드(N8) 사이에 접속되며 베이스가 상기 제7 노드(N7)에 연결된 제13 PNP형 바이폴라 트랜지스터(Q13), 상기 제7 노드(N7)와 접지 전압 노드 사이에 접속되며 베이스가 상기 제8 노드(N8)에 연결된 제15 NPN형 바이폴라 트랜지스터(Q15), 상기 제8 노드(N8)와 접지 전압 노드 사이에 접속되며 베이스가 상기 제8 노드(N8)에 연결된 제16 NPN형 바이폴라 트랜지스터(Q16), 상기 제16 NPN형 바이폴라 트랜지스터(Q16)의 에미터 단자와 접지 전압 노드 사이에 접속된 제6 저항(R6), 상기 전원 전압 노드와 출력 단자 사이에 접속되며 베이스가 상기 제7 노드(N7)에 연결된 제14 PNP형 바이폴라 트랜지스터(Q14), 상기 출력 단자와 접지 전압 노드 사이에 접속되며 베이스가 상기 제8 노드(N8)에 연결된 제17 NPN형 바이폴라 트랜지스터(Q17)를 구비하는 것을 특징으로 하는 전류원 회로.
  3. 제1항에 있어서, 상기 스타트-업 수단(22)은 전원 전압 노드와 제4 노드(N4) 사이에 접속되며 베이스가 제7 노드(N7)에 연결된 제7 PNP형 바이폴라 트랜지스터(Q7), 상기 전원 전압 노드와 제5 노드(N5) 사이에 접속되며 베이스가 상기 제4 노드(N4)에 연결된 제9 NPN형 바이폴라 트랜지스터(Q9), 상기 제4 노드(N4)와 접지 전압 노드 사이에 접속되며 베이스가 상기 제5 노드(N5)에 연결된 제8 PNP형 바이폴라 트랜지스터(Q8), 상기 제8 PNP형 바이폴라 트랜지스터(Q8)의 에미터 단자와 접지 전압(Vss) 노드 사이에 접속된 제3 저항(R3), 상기 전원 전압 노드와 제6 노드(N6) 사이에 접속된 제4 저항(R4), 상기 제6 노드(N6)와 접지 전압 노드 사이에 접속되며 베이스가 상기 제6 노드(N6)에 연결된 제10 NPN형 바이폴라 트랜지스터(Q10), 상기 제 7 노드(N7)와 제5 노드(N5) 사이에 접속되며 베이스가 상기 제6 노드(N6)에 연결된 제11 NPN형 바이폴라 트랜지스터(Q11), 상기 제11 NPN형 바이폴라 트랜지스터(Q11)의 에미터 단자와 접지 전압 노드 사이에 접속된 제5 저항(R5)을 구비하는 것을 특징으로 하는 전류원 회로.
KR1019960075313A 1996-12-28 1996-12-28 전류원 회로 KR100208682B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075313A KR100208682B1 (ko) 1996-12-28 1996-12-28 전류원 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075313A KR100208682B1 (ko) 1996-12-28 1996-12-28 전류원 회로

Publications (2)

Publication Number Publication Date
KR19980056051A KR19980056051A (ko) 1998-09-25
KR100208682B1 true KR100208682B1 (ko) 1999-07-15

Family

ID=19491853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075313A KR100208682B1 (ko) 1996-12-28 1996-12-28 전류원 회로

Country Status (1)

Country Link
KR (1) KR100208682B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927647B1 (ko) * 2007-09-05 2009-11-20 한국전자통신연구원 스타트 업 회로 및 그것을 구비한 밴드갭 기준전압 발생기
CN114610108B (zh) * 2022-03-07 2024-02-23 上海类比半导体技术有限公司 偏置电流生成电路

Also Published As

Publication number Publication date
KR19980056051A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
JP4212036B2 (ja) 定電圧発生器
US4906863A (en) Wide range power supply BiCMOS band-gap reference voltage circuit
US5754039A (en) Voltage-to-current converter using current mirror circuits
JP2965141B2 (ja) 始動回路を有するバンドギャップリファレンス回路
JPH04315207A (ja) 電源回路
KR100208682B1 (ko) 전류원 회로
US4851759A (en) Unity-gain current-limiting circuit
JPH0479171B2 (ko)
KR0173944B1 (ko) 히스테리시스를 갖는 비교기
JP2709033B2 (ja) 定電圧発生回路
JP2729001B2 (ja) 基準電圧発生回路
KR100190848B1 (ko) 오차 전류가 보상된 전류 미러
JPH0615299Y2 (ja) 定電流源回路
JP4646470B2 (ja) コンパレータ回路
JP3338219B2 (ja) 定電流発生回路
KR0174890B1 (ko) 전류원 회로
KR900005303B1 (ko) 전원전압 추종형 바이아스회로
JPH0936715A (ja) コンパレータ回路
JPS63245509A (ja) 定電流源回路
JPH04208709A (ja) 電圧比較用半導体装置
KR19980019810A (ko) 밴드갭 기준회로
JPH03232005A (ja) 起動回路
JPS62281019A (ja) 安定化電源回路
JPH04338811A (ja) バンドギャップ基準電圧発生回路
JPH08179842A (ja) レギュレータのスタータ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee