KR0174890B1 - 전류원 회로 - Google Patents

전류원 회로 Download PDF

Info

Publication number
KR0174890B1
KR0174890B1 KR1019960075312A KR19960075312A KR0174890B1 KR 0174890 B1 KR0174890 B1 KR 0174890B1 KR 1019960075312 A KR1019960075312 A KR 1019960075312A KR 19960075312 A KR19960075312 A KR 19960075312A KR 0174890 B1 KR0174890 B1 KR 0174890B1
Authority
KR
South Korea
Prior art keywords
transistor
collector
current
transistors
base
Prior art date
Application number
KR1019960075312A
Other languages
English (en)
Other versions
KR19980056050A (ko
Inventor
이명호
Original Assignee
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자주식회사 filed Critical 대우전자주식회사
Priority to KR1019960075312A priority Critical patent/KR0174890B1/ko
Publication of KR19980056050A publication Critical patent/KR19980056050A/ko
Application granted granted Critical
Publication of KR0174890B1 publication Critical patent/KR0174890B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

크로스 결합되어 상호 네거티브 피드백 동작을 수행할 수 있는 커런트 소오스 회로에 윌슨의 커런트 미러를 부가함으로써, 바이어스 상태 또는 온도의 변화와 무관하게 안정된 출력 전류를 발생시킬 수 있는 전류원 회로가 개시되어 있다. 제1 전원 전압에 각각 연결되는 제1 및 제2 저항에 각각 직렬로 연결되는 제1 및 제2 트랜지스터; 상기 제1 및 제2 트랜지스터에 직렬로 연결되는 제3 및 제 4 트랜지스터; 복수 개의 트랜지스터로 이루어지는 커런트 미러부; 상기 제3 트랜지스터의 베이스 및 콜렉터에 각각 연결되는 에미터 및 베이스와 상기 커런트 미러부의 일 단자에 연결되는 콜렉터를 갖는 제5 트랜지스터를 포함한다. 상기 제1 트랜지스터의 베이스 및 콜렉터는 상기 제2 트랜지스터의 콜렉터 및 베이스에 각각 크로스 결합되며, 상기 제3 트랜지스터의 에미터는 상기 제1 트랜지스터의 콜렉터와 연결되며, 상기 제4 트랜지스터의 에미터는 상기 제2 트랜지스터의 콜렉터와 연결되며, 상기 제3 트랜지스터의 콜렉터와 제2 전원 전압 사이에는 기준 전류가 흐른다 회로의 저항비가 큰 경우에도, 크로스 결합된 트랜지스터와 윌슨의 커런트 미러 회로에 의하여 보다 안정된 출력 전류를 출력시킨다.

Description

전류원 회로
본 발명은 전류원 회로에 관한 것으로, 특히 크로스 결합되어 상호 네거티브 피드백 동작을 수행할 수 있는 트랜지스터 쌍과 안정된 바이어스 상태를 제공하기 위한 커런트 미러 회로를 포함하는 전류원 회로에 관한 것이다.
일반적으로, 전류원 회로는 회로 양 단자간의 전압차와 무관하게 항상 일정한 전류를 흐르게 할 수 있는 회로를 의미한다. 이러한 전류원 회로는 아날로그 집적회로의 바이어스 회로에 사용되거나, 증폭기단의 부하 저항으로 널리 사용된다. 즉, 공지된 바와 같이, 연산 증폭기의 일부분을 구성하는 차동 증폭단에 전류원 회로가 사용되거나 회로의 바이어스 상태를 일정하게 유지하기 위하여 전류원 회로의 일종인 커런트 미러 회로가 사용되고 있다.
그러나, 일반적인 전류원 회로 구성에 있어서, 주위 환경의 변화와 무관하게 항상 일정한 전류를 흐르게 할 수 있는 이상적인 전류원 회로는 구현하기는 용이하지 않다. 즉, 주위의 온도 변화, 회로를 구성하는 각 소자 자체의 온도 특성 변화 및 바이어스 상태에 따른 소자 자체의 비선형적 특성으로 인하여 항상 일정한 전류를 흐르게 할 수 있는 전류원 회로를 구현하기는 사실상 불가능하다.
그러나, 전술한 바와 같은 어려운 상황하에서도 보다 안정된 전류원 회로를 구현하기 위한 노력이 계속되고 있다.
종래의 일반적인 전류원 회로가 도 1에 도시되어 있다. 종래의 전류원 회로는 전원 전압에 연결되는 제1 및 제2 저항(R1 과 R2), 상기 제1 및 제2 저항(R1, R2) 에 각각 직렬로 연결되는 제1 및 제2 트랜지스터(Q1, Q2), 상기 제1 및 제2 트랜지스터(Q1, Q2) 에 직렬로 연결되는 제3 및 제4 트랜지스터(Q3, Q4), 상기 제3 트랜지스터(Q3)의 베이스 및 콜렉터에 각각 연결되는 에미터 및 베이스와 접지 전위에 연결되는 콜렉터를 갖는 제5 트랜지스터(Q5)를 포함한다. 이때, 상기 제1 트랜지스터(Q1)의 베이스 및 콜렉터와 상기 제2 트랜지스터(Q2)의 베이스는 상호 연결되어 동일 전위를 갖게 된다. 또한, 상기 제3 트랜지스터(Q3)의 에미터는 상기 제1 트랜지스터(Q1)의 콜렉터와 연결되며, 상기 제4 트랜지스터(Q4)의 에미터는 상기 제2 트랜지스터(Q2)의 콜렉터와 연결된다. 상기 제5 트랜지스터(Q5)의 베이스와 공통 연결되어 있는 상기 제3 트랜지스터(Q3)의 콜렉터와 접지 전압 사이에는 상기 제4 트랜지스터(Q4)의 콜렉터를 통하여 흐르게 되는 전류원 회로의 전류(Iout)를 제어하는 기준 전류원 (Iref) 이 있다.
제1 트랜지스터(Q1)와 제2 트랜지스터(Q2)의 역포화 전류의 크기가 상호 일치하고 기준 전류(Iref)의 크기와 전류(Iout)의 크기가 대략 동일하게 출력된다고 가정하였을 때, 상기 전류(Iout)의 출력은 하기[식 1]로 표현된다.
[식 1]
Iout = (R1/R2) X Iref
상기 [식 1]에서 알 수 있듯이, 종래의 전류원 회로는, 회로를 구성하는 각 소자 트랜지스터의 특성을 동일하게 함으로써, 온도 변화에 무관한 특성을 갖는 전류원을 얻을 수 있다. 또한, 회로를 구성하는 저항의 비율이 조절하여, 안정된 전류원을 얻을 수 있다. 그러나, 종래의 전류원 회로는, 회로를 구성하는 저항의 비가 큰 경우에는 안정된 전류를 공급하지 못하게 된다. 특히, 전류의 크기가 작은 경우에는 문제점이 더욱 커지게 된다. 이는 제1 트랜지스터(Q1) 와 제2 트랜지스터(Q2)간의 전류 흐름이 초기 바이어스에 의하여 결정되기 때문이다.
예를 들면, R2 ≫ R1 인 경우에는 Iout 의 전류가 크게 감소하게 되고 이는 회로의 동작을 불안정하게 하여 회로 자체의 신뢰성을 저하시키는 경우가 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여, 크로스 결합되어 상호 네거티브 피드백 동작을 수행할 수 있는 커런트 소오스 회로에 윌슨의 커런트 미러를 부가함으로써, 바이어스 상태 또는 온도의 변화와 무관하게 안정된 출력 전류를 발생시킬 수 있는 전류원 회로를 제공한다.
도 1은 종래의 전류원 회로도이다.
도 2는 본 발명의 제1 실시예에 의한 전류원 회로도이다.
도 3은 본 발명의 제2 실시예에 의한 전류원 회로도이다.
* 도면의 주요 부분에 대한 설명*
Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8 : 트랜지스터
Iref : 기준 전류
Iout : 출력 전류
상기한 목적을 달성하기 위하여 본 발명은 제1 전원 전압에 각각 연결되는 제1 및 제2 저항; 상기 제1 및 제2 저항에 각각 직렬로 연결되는 제1 및 제2 트랜지스터; 상기 제1 및 제2 트랜지스터에 직렬로 연결되는 제3 및 제 4 트랜지스터; 복수개의 트랜지스터로 이루어지는 커런트 미러 수단; 상기 제3 트랜지스터의 베이스 및 콜렉터에 각각 연결되는 에미터 및 베이스와 상기 커런트 미러 수단의 일 단자에 연결되는 콜렉터를 갖는 제5 트랜지스터를 포함하며, 상기 제1 트랜지스터의 베이스 및 콜렉터는 상기 제2 트랜지스터의 콜렉터 및 베이스에 각각 크로스 결합되며, 상기 제3 트랜지스터의 에미터는 상기 제1 트랜지스터의 콜렉터와 연결되며, 상기 제4 트랜지스터의 에미터는 상기 제2 트랜지스터의 콜렉터와 연결되며, 상기 제3 트랜지스터의 콜렉터와 제2 전원 전압 사이에는 기준 전류가 흐르는 것을 특징으로 하는 전류원 회로를 제공한다.
본 발명의 전류원 회로는 회로의 저항비가 큰 경우에도, 크로스 결합된 트랜지스터와 윌슨의 커런트 미러 회로에 의하여 보다 안정된 출력 전류를 출력시킨다.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 대한 상세한 설명을 하기로 한다.
도 2 는 본 발명 전류원 회로의 제1 실시예를 도시한다.
도 2 에 도시된 바와 같이, 본 실시예의 전류원 회로는 전원 전압에 연결되는 제1 및 제2 저항(R1, R2), 상기 제1 및 제2 저항(R1, R2) 에 각각 직렬로 연결되는 제1 및 제2 트랜지스터(Q1, Q2), 상기 제1 및 제2 트랜지스터(Q1, Q2) 에 직렬로 연결되는 제3 및 제4 트랜지스터(Q3, Q4), 3개의 제6, 제7 및 제8 트랜지스터(Q6, Q7, Q8)로 이루어지는 윌슨의 커런트 미러 (Wilson's current mirror)회로, 상기 제3 트랜지스터(Q3) 의 베이스 및 콜렉터에 각각 연결되는 에미터 및 베이스와 상기 윌슨의 커런트 미러 회로의 일 단자에 연결되는 콜렉터를 갖는 제5 트랜지스터(Q5)를 포함한다. 상기 트랜지스터(Q1)의 베이스 및 콜렉터는 상기 트랜지스터(Q2)의 콜렉터 및 베이스에 각각 크로스 결합되며, 따라서 제1 및 제2 트랜지스터(Q1, Q2) 각각은 상호 피드백 작용을 하게 된다. 따라서, 각 제1 및 제2 트랜지스터(Q1, Q2)의 베이스 전류는 상호 보상되어 안정하게 된다. 또한, 상기 제3 트랜지스터(Q3)의 에미터는 상기 재1 트랜지스터(Q1)의 콜렉터와 연결되며, 상기 제4 트랜지스터(Q4)의 에미터는 상기 제2 트랜지스터(Q2)의 콜렉터와 연결된다. 상기 제5 트랜지스터(Q5)의 베이스와 공통 연결되어 있는 상기 제3 트랜지스터(Q3)의 콜렉터와 접지 전압 사이에는 상기 제4 트랜지스터(Q4)의 콜렉터를 통하여 흐르게 되는 전류원 회로의 전류(Iout)를 제어하는 기준 전류원(Iref)이 있다. 또한, 전술한 윌슨의 커런트 미러 회로는 각각의 에미터가 접지 전압에 연결되며, 베이스가 상호 결합되어 있는 제6 및 제7 트랜지스터(Q6, Q7), 상기 제6 트랜지스터(Q6)의 콜렉터에 연결되는 베이스와 상기 제7 트랜지스터(Q7)의 콜렉터에 연결되는 에미터를 갖는 제8 트랜지스터(Q8)로 이루어진다. 이때, 윌슨의 커런트 미러 회로를 구성하는 제7 트랜지스터(Q7)의 베이스와 콜렉터는 상호 연결되어 있다. 상기 윌슨의 커런트 미러를 구성하는 제6 트랜지스터(Q6)의 콜렉터는 상기 제5 트랜지스터(Q5)의 콜렉터에 연결되며, 제8 트랜지스터(Q8)의 콜렉터는 상기 제1 트랜지스터(Q1)와 크로스 결합되어 있는 제2 트랜지스터(Q2)의 콜렉터에 연결되어 있다.
상기 제7 트랜지스터(Q7)는 애노드 단자가 상기 제8 트랜지스터(Q8)의 에미터에 연결되고 캐소드 단자가 상기 접지 전압에 연결되는 PN 다이오드로 대체될 수도 있다.
이하 본 발명의 제1 실시예에 따른 전류원 회로의 동작은 다음과 같다.
제3 트랜지스터(Q3) 의 콜렉터와 접지 전압 사이를 흐르는 기준 전류 Iref 는 직렬 연결된 제1 저항(R1)과 제1 트랜지스터(Q1) 및 제3 트랜지스터(Q3)를 흐르는 전류와 관계된다. 이와 동시에, 제4 트랜지스터(Q4)의 콜렉터를 통하여 흐르게 되는 출력 전류(Iout)는 직렬 연결된 제2 저항(R2)과 제4 트랜지스터(Q4)를 흐르는 전류와 관계된다. 이때, 제1 트랜지스터(Q1)와 제2 트랜지스터(Q2)의 역포화 전류의 크기가 상호 일치하고 기준 전류(Iref)의 크기와 전류(Iout) 의 크기가 대략 동일하게 출력된다고 가정하였을 때, 상기 출력 전류(Iout) 와 기준 전류(Iref) 와의 관계는 종래의 회로와 마찬가지로 하기 [식 2]의 관계로 표현된다.
[식 2]
Iout = (R1/R2)Iref
또한, 윌슨의 커런트 미러의 동작으로 인하여, 공지된 바와 같이, 제5 트랜지스터(Q5)의 콜렉터 전류와 제8 트랜지스터(Q8)의 콜렉터 전류는 동일하다.
일 예로, 제2 저항(R2)이 제1 저항(R1) 보다 매우 크다면, 출력 전류(Iout) 는 기준 전류(Iref) 보다 작게 된다. 즉, 제2 저항(R2) 을 통하여 흐르는 전류는 제1 저항(R1)을 통하여 흐르는 전류보다 그 크기가 작다. 다시 표현하면, 제2 트랜지스터(Q2)의 에미터 전류는 제1 트랜지스터(Q1)의 에미터 전류보다 작게 된다. 이때, 각 제1 및 제2 트랜지스터(Q1, Q2)의 베이스 전류는 각각의 에미터 전류에 비례하게 된다. 따라서, 제3 트랜지스터(Q3)의 에미터 전류는 제4 트랜지스터(Q4)의 에미터 전류보다 많이 흐르게 되며, 이로 인하여 출력 전류(Iout)는 기준 전류(Iref) 보다 작게 되는 것이다.
또한, 윌슨의 커런트 미러 회로를 구성하는 제5 트랜지스터(Q5)의 콜렉터 전류는 제3 트랜지스터(Q3)의 베이스 전류와 제4 트랜지스터(Q4)의 베이스 전류의 합으로 이루어진다. 그러나, 출력 전류(Iout)가 기준 전류(Iref) 보다 작기 때문에, 제3 트랜지스터(Q3)의 베이스 전류가 제4 트랜지스터(Q4)의 베이스 전류 보다 훨씬 크다. 따라서, 제5 트랜지스터(Q5)의 콜렉터 전류는 대략 제3 트랜지스터(Q3)의 베이스 전류와 비슷하다. 또한, 윌슨의 커런트 미러 회로의 작용에 의하여 제5 트랜지스터(Q5)의 콜렉터 전류는 제8 트랜지스터(Q8)의 콜렉터 전류와 동일하게 된다.
또한, 각각의 베이스와 콜렉터가 상호 크로스 결합되어 있는 제1 및 제2 트랜지스터 (Q1, Q2)는 상호 네거티브 피드백 동작을 수행하게 되므로, 본 실시예의 회로는 안정된 동작점에서 동작할 수 있게 된다.
또한, 본 실시예의 기준 전류 (Iref) 는 각 제1 및 제3 트랜지스터 (Q1, Q3) 의 콜렉터 전류와 비슷하다. 따라서, 각 제1 및 제3 트랜지스터(Q1, Q3)의 베이스 전류도 비슷하다.
상기 본 실시예의 출력 전류 (Iout) 는 대략적으로 [식 3]으로 표시된다.
[식 3]
Iout = (R1/R2)Iref + (Vt/R2){ln [Ic(Q4)/Ic(Q2)]}
이때, Vt는 열(thermal) 전압이며, Ic(Q4)는 제4 트랜지스터(Q4)의 콜렉터 전류이며, Ic(Q2)는 제2 트랜지스터(Q2)의 콜렉터 전류이다.
전술한 바와 같이, 비록 제1 트랜지스터(Q1)의 베이스 전류가 증가하더라도, 윌슨의 커런트 미러 회로를 구성하는 제8 트랜지스터(Q8)의 콜렉터 전류는 항상 일정하게 유지될 수 있기 때문에, 제2 트랜지스터(Q2)의 콜렉터 전류와 제4 트랜지스터(Q4)의 콜렉터 전류는 비슷하다. 즉, 제4 트랜지스터(Q4)의 콜렉터 전류 Ic(Q4)와 제4 트랜지스터(Q2)의 콜렉터 전류 Ic(Q2)의 비가 1 이되어 안정된 전류를 공급하게 된다.
따라서, 출력 전류(Iout)는 온도 및 바이어스의 영향과 무관하게 단순히 기준 전류와 저항비의 곱으로 표시되며, 본 발명의 전류원 회로는 안정된 출력 전류를 공급할 수 있다.
종래의 회로와 비교하여 보면, 본 실시예에서는 상호 커플링 결합되어 피드백 동작을 수행하는 트랜지스터와 보다 안정된 바이어스 상태를 유지시켜 주는 커런트 미러를 부가함으로써 종래의 회로보다 안정적이고 신뢰성있는 전류원 회로를 제공한다.
도 3은 본 발명의 제2 실시예에 따른 전류원 회로를 나타낸다.
도 3에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 전류원 회로는 접지 전압에 연결되는 제1 및 제2 저항(R1, R2), 상기 제1 및 제2 저항(R1, R2)에 각각 직렬로 연결되는 제1 및 제2 트랜지스터(Q1, Q2), 상기 제1 및 제2 트랜지스터(Q1, Q2)에 직렬로 연결되는 제3 및 제4 트랜지스터(Q3, Q4), 3 개의 제6, 제7 및 제8 트랜지스터(Q6, Q7, Q8)로 이루어지는 윌슨의 커런트 미러 회로, 상기 제3 트랜지스터(Q3)의 베이스 및 콜렉터에 각각 연결되는 에미터 및 베이스와 상기 윌슨의 커런트 미러 회로의 일 단자에 연결되는 콜렉터를 갖는 제5 트랜지스터(Q5)를 포함한다. 이때, 상기 제1 트랜지스터(Q1)의 베이스 및 콜렉터는 상기 제2 트랜지스터(Q2)의 콜렉터 및 베이스에 각각 크로스 결합되며, 따라서 제1 및 제2 트랜지스터(Q1, Q2) 각각은 상호 피드백 작용을 하게 된다. 따라서, 각 제1 및 제2 트랜지스터(Q1, Q2)의 베이스 전류는 상호 보상되어 안정하게 된다. 또한, 상기 제3 트랜지스터(Q3)의 에미터는 상기 제1 트랜지스터(Q1)의 콜렉터와 연결되며, 상기 제4 트랜지스터(Q4)의 에미터는 상기 제2 트랜지스터(Q2)의 콜렉터와 연결된다. 상기 제5 트랜지스터(Q5)의 베이스와 공통 연결되어 있는 상기 제3 트랜지스터(Q3)의 콜렉터와 전원 전압 사이에는 상기 제4 트랜지스터(Q4)의 콜렉터를 통하여 흐르게 되는 전류원 회로의 출력 전류(Iout) 를 제어하는 기준 전류원 (Iref)이 있다. 또한, 전술한 윌슨의 커런트 미러 회로는 각각의 에미터가 전원 전압에 연결되며, 베이스가 상호 결합되어 있는 제6 및 제7 트랜지스터(Q6, Q7), 상기 제6 트랜지스터(Q6)의 콜렉터에 연결되는 베이스와 상기 제7 트랜지스터(Q7)의 콜렉터에 연결되는 에미터를 갖는 제8 트랜지스터(Q8)로 이루어진다. 이때, 윌슨의 커런트 미러 회로를 구성하는 제7 트랜지스터(Q7)의 베이스와 콜렉터는 상호 연결되어 있다. 본 실시예에 있어서, 상기 윌슨의 커런트 미러를 구성하는 제6 트랜지스터(Q6)의 콜렉터는 상기 제5 트랜지스터(Q5)의 콜렉터에 연결되며, 제8 트랜지스터(Q8)의 콜렉터는 상기 제1 트랜지스터 (Q1)와 크로스 결합되어 있는 제2 트랜지스터(Q2)의 콜렉터에 연결되어 있다.
상기 제7 트랜지스터(Q7)는 캐노드 단자가 상기 제8 트랜지스터(Q8)의 에미터에 연결되고 애노드 단자가 상기 전원 전압에 연결되는 PN 다이오드로 대체될 수도 있다.
본 발명의 제 2 실시예는 본 발명의 제 1 실시예와 구성상 큰 차이가 없으며, 단지 트랜지스터의 형태를 대체시켜 구성한다. 즉, 제1 실시예는 PNP 트랜지스터로 이루어지는 전류 회로에 윌슨의 커런트 미러를 결합시킨 전류원 회로이며, 제2 실시예는 NPN 트랜지스터로 이루어지는 전류원 회로에 윌슨의 커런트 미러를 결합시킨 전류원 회로이다. 따라서, 그 동작은 전술한 제1 실시예와 동일하다.
기능면에 있어서, 제1 실시예는 소정의 전류를 출력하여 타단의 부하에 공급하는 데 사용되며, 제2 실시예는 타단으로부터 일정 전류를 유입시키는 기능을 하고 있다는 점에서 다소 차이가 있다.
상기 전류원 회로는 바이폴라 트랜지스터에 대하여 기술하였지만, 바이폴라 트랜지스터 각각은 NMOS 및 PMOS 트랜지스터로 대체 가능하다.
전술한 바와 같이, 본 발명의 전류원 회로는 크로스 결합된 트랜지스터를 사용하여 안정된 동작 상태를 유지시킴은 물론 출력단에 윌슨의 커런트 미러 회로를 연결시킴으로써 종래의 기술과 비교하여 보다 안정된 출력 전류를 얻을 수 있다. 또한, 상기 윌슨의 커런트 미러는 여타의 다른 커런트 미러로의 대체가 가능하며, 커런트 미러를 구성하는 트랜지스터 중에서 다이오드형으로 연결되어 있는 트랜지스터는 온도 및 바이어스 상태에 따른 특성이 동일한 다이오드로의 대체도 가능하다.
이상 상술한 바와 같이, 본 발명의 전류원 회로는 회로의 저항 비가 큰 경우에도, 크로스 결합된 트랜지스터와 윌슨의 커런트 미러 회로에 의하여 보다 안정된 출력 전류를 출력시킨다.
본 발명을 상기 실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다.

Claims (7)

  1. 제1 전원 전압에 각각 연결되는 제1 및 제2 저항(R1, R2);
    상기 제1 및 제2 저항에 각각 직렬로 연결되는 제1 및 제2 트랜지스터(Q1, Q2);
    상기 제1 및 제2 트랜지스터(Q1, Q2)에 직렬로 연결되는 제3 및 제 4 트랜지스터(Q3, Q4); 및
    복수개의 트랜지스터로 이루어지는 커런트 미러 수단을 포함하며,
    상기 제3 트랜지스터(Q3)의 베이스 및 콜렉터에 각각 연결되는 에미터 및 베이스와 상기 커런트 미러 수단의 일 단자에 연결되는 콜렉터를 갖는 제5 트랜지스터(Q5)를 포함하며, 상기 제1 트랜지스터(Q1)의 베이스 및 콜렉터는 상기 제2 트랜지스터(Q2)의 콜렉터 및 베이스에 각각 크로스 결합되며, 상기 제3 트랜지스터(Q3)의 에미터는 상기 제1 트랜지스터(Q1)의 콜렉터와 연결되며, 상기 제4 트랜지스터(Q4)의 에미터는 상기 제2 트랜지스터(Q2)의 콜렉터와 연결되며, 상기 제3 트랜지스터(Q3)의 콜렉터와 제2 전원 전압 사이에는 기준 전류가 흐르는 것을 특징으로 하는 전류원 회로.
  2. 제1항에 있어서, 상기 제1 전원 전압은 전원 전압이고 상기 제2 전원 전압은 접지 전압인 것을 특징으로 하는 전류원 회로.
  3. 제2항에 있어서, 상기 커런트 미러 수단은 에미터가 상기 접지 전압에 각각 연결되며 베이스가 상호 결합되어 있는 제6 및 제7 트랜지스터(Q6, Q7), 상기 제6 트랜지스터(Q6)의 콜렉터에 연결되는 베이스와 상기 제7 트랜지스터(Q7)의 콜렉터에 연결되는 에미터를 갖는 제8 트랜지스터(Q8)를 포함하며, 상기 제6 트랜지스터(Q6)의 콜렉터는 상기 제5 트랜지스터(Q5)의 콜렉터와 연결되며, 상기 제7 트랜지스터(Q7)의 콜렉터와 베이스는 공통 연결되며, 상기 제8 트랜지스터(Q8)의 콜렉터는 상기 제2 트랜지스터(Q2)의 콜렉터와 연결되는 것을 특징으로 하는 전류원 회로.
  4. 제3항에 있어서, 상기 제1 트랜지스터(Q1), 제2 트랜지스터(Q2), 제3 트랜지스터(Q3), 제4 트랜지스터(Q4), 및 제5 트랜지스터(Q5)는 PNP 트랜지스터이며, 상기 제6 트랜지스터(Q6), 제7 트랜지스터(Q7), 및 제8 트랜지스터(Q8)는 NPN 트랜지스터인 것을 특징으로 하는 전류원 회로.
  5. 제1항에 있어서, 상기 제1 전원 전압은 접지 전압이고 상기 제2 전원 전압은 전원 전압인 것을 특징으로 하는 전류원 회로.
  6. 제5항에 있어서, 상기 커런트 미러 수단은 에미터가 상기 전원 전압에 각각 연결되며 베이스가 상호 결합되어 있는 제6 및 제7 트랜지스터(Q6, Q7)와, 상기 제6 트랜지스터(Q6)의 콜렉터에 연결되는 베이스와 상기 제7 트랜지스터(Q7)의 콜렉터에 연결되는 에미터를 갖는 제8 트랜지스터(Q8)를 포함하며, 상기 제6 트랜지스터(Q6)의 콜렉터는 상기 제5 트랜지스터(Q5)의 콜렉터와 연결되며, 상기 제7 트랜지스터(Q7)의 콜렉터와 베이스는 공통 연결되며, 상기 제8 트랜지스터(Q8)의 콜렉터는 상기 제2 트랜지스터(Q2)의 콜렉터와 연결되는 것을 특징으로 하는 전류원 회로.
  7. 제6항에 있어서, 상기 제1 트랜지스터(Q1), 제2 트랜지스터(Q2), 제3 트랜지스터(Q3), 제4 트랜지스터(Q4), 및 제5 트랜지스터(Q5)는 NPN 트랜지스터이며, 상기 제6 트랜지스터(Q6), 제7 트랜지스터(Q7), 및 제8 트랜지스터(Q8)는 PNP 트랜지스터인 것을 특징으로 하는 전류원 회로.
KR1019960075312A 1996-12-28 1996-12-28 전류원 회로 KR0174890B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075312A KR0174890B1 (ko) 1996-12-28 1996-12-28 전류원 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075312A KR0174890B1 (ko) 1996-12-28 1996-12-28 전류원 회로

Publications (2)

Publication Number Publication Date
KR19980056050A KR19980056050A (ko) 1998-09-25
KR0174890B1 true KR0174890B1 (ko) 1999-04-01

Family

ID=19491852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075312A KR0174890B1 (ko) 1996-12-28 1996-12-28 전류원 회로

Country Status (1)

Country Link
KR (1) KR0174890B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603520B1 (ko) * 1999-07-22 2006-07-20 페어차일드코리아반도체 주식회사 온도 변동에 독립하는 바이어스 전류 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603520B1 (ko) * 1999-07-22 2006-07-20 페어차일드코리아반도체 주식회사 온도 변동에 독립하는 바이어스 전류 회로

Also Published As

Publication number Publication date
KR19980056050A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US7151365B2 (en) Constant voltage generator and electronic equipment using the same
EP1557679B1 (en) High side current monitor
US4906863A (en) Wide range power supply BiCMOS band-gap reference voltage circuit
GB2143692A (en) Low voltage ic current supply
EP0656574B1 (en) Voltage reference with linear, negative, temperature coefficient
KR900008752B1 (ko) 전류미러회로
US6288525B1 (en) Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap
EP0598578A2 (en) Symmetrical bipolar bias current source with high power supply rejection ratio (PSRR)
US6144250A (en) Error amplifier reference circuit
US4786856A (en) Temperature compensated current source
EP0596653A1 (en) Low voltage reference current generating circuit
US20020014883A1 (en) Current source with low supply voltage and with low voltage sensitivity
EP0155039B1 (en) Current-source arrangement
KR0174890B1 (ko) 전류원 회로
KR19990007418A (ko) 정전류 회로
KR100292924B1 (ko) 전류원 회로
US4786855A (en) Regulator for current source transistor bias voltage
US6175226B1 (en) Differential amplifier with common-mode regulating circuit
US4820967A (en) BiCMOS voltage reference generator
KR0173944B1 (ko) 히스테리시스를 갖는 비교기
JP2825396B2 (ja) 電流源回路
JP2000134045A (ja) 電圧・電流変換回路
KR100228354B1 (ko) 전원전압 및 온도변화에 무관한 기준전압 발생기
CN220795713U (zh) 一种基准电路及驱动芯片
JPH0784658A (ja) 電流源

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee