JP2000180478A - 電流検出回路 - Google Patents
電流検出回路Info
- Publication number
- JP2000180478A JP2000180478A JP10361303A JP36130398A JP2000180478A JP 2000180478 A JP2000180478 A JP 2000180478A JP 10361303 A JP10361303 A JP 10361303A JP 36130398 A JP36130398 A JP 36130398A JP 2000180478 A JP2000180478 A JP 2000180478A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- circuit
- transistor
- control element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 レギュレータ回路のように出力端子から大電
流が流れる回路に電流検出用抵抗を挿入することなく、
簡単な回路でこの出力電流を検出する。 【解決手段】 入力端子11と出力端子13との間に定電流
源12が設けられ、定電流源12から出力端子13に流れる電
流Iaを基準電圧Vaを備えた電流制御回路Q1によって制御
するレギュレータ回路10の電流検出回路を、入力端子11
に接続された別の定電流源14と、２つの入力が電流制御
回路Q1と別の定電流源14にそれぞれ接続され、電流制御
回路Q1からの電流と別の定電流源14からの電流をＮ対１
の比率で流す第１のカレントミラー回路Q2, Q3と、別の
定電流源14に接続された側の第１のカレントミラー回路
Q3に並列に接続された電流モニタ用抵抗Rmから構成す
る。電流モニタ用抵抗Rmの両端で出力端子13に流れる電
流Ｉout を、電圧に変換して検出することができる。
流が流れる回路に電流検出用抵抗を挿入することなく、
簡単な回路でこの出力電流を検出する。 【解決手段】 入力端子11と出力端子13との間に定電流
源12が設けられ、定電流源12から出力端子13に流れる電
流Iaを基準電圧Vaを備えた電流制御回路Q1によって制御
するレギュレータ回路10の電流検出回路を、入力端子11
に接続された別の定電流源14と、２つの入力が電流制御
回路Q1と別の定電流源14にそれぞれ接続され、電流制御
回路Q1からの電流と別の定電流源14からの電流をＮ対１
の比率で流す第１のカレントミラー回路Q2, Q3と、別の
定電流源14に接続された側の第１のカレントミラー回路
Q3に並列に接続された電流モニタ用抵抗Rmから構成す
る。電流モニタ用抵抗Rmの両端で出力端子13に流れる電
流Ｉout を、電圧に変換して検出することができる。
Description
【０００１】
【発明の属する技術分野】本発明は電流検出回路に関
し、特に、レギュレータ回路や出力回路の出力電流値
を、この電流に比例した電圧によって検出することがで
きる電流検出回路に関する。
し、特に、レギュレータ回路や出力回路の出力電流値
を、この電流に比例した電圧によって検出することがで
きる電流検出回路に関する。
【０００２】
【従来の技術】従来、モータ等の通電電流制御において
出力電流値を高精度に制御する電流制御回路や、出力電
流値を大小に切り換えて通信を行う電流通信回路などに
は、電流値を電圧値に変換する電流−電圧変換機能や、
出力電流値が規定値以上か否かを検出する電流検出機能
が必要である。
出力電流値を高精度に制御する電流制御回路や、出力電
流値を大小に切り換えて通信を行う電流通信回路などに
は、電流値を電圧値に変換する電流−電圧変換機能や、
出力電流値が規定値以上か否かを検出する電流検出機能
が必要である。
【０００３】また、レギュレータ回路や出力回路等、出
力を各種制御する出力制御回路には、これらに接続する
負荷や出力ラインの故障等による過電流により、回路が
破壊されたり回路素子が劣化しないように過電流保護回
路や、電流制限回路が備えられている。よって、これら
の過電流保護回路や、電流制限回路にも、これらの回路
を流れる電流値を検出する回路が必要である。
力を各種制御する出力制御回路には、これらに接続する
負荷や出力ラインの故障等による過電流により、回路が
破壊されたり回路素子が劣化しないように過電流保護回
路や、電流制限回路が備えられている。よって、これら
の過電流保護回路や、電流制限回路にも、これらの回路
を流れる電流値を検出する回路が必要である。
【０００４】図１(a) は特開平６−２４２８４号公報に
記載された過電流を検出するための従来の回路である。
従来は、負荷が接続される出力端子の前段に抵抗Ｒ４を
接続し、この抵抗Ｒ４に被検出電流を流して、その両端
の電位差がトランジスタＱＨのベース・エミッタ間電圧
以上になると、トランジスタＱＨがオンして検出出力電
流を発生する方法であった。しかしながら、この方法で
は、特開平６−２４２８４号公報に記載されているよう
に、抵抗Ｒ４による電圧降下が大きく、出力インピーダ
ンスが大きくなる問題があった。
記載された過電流を検出するための従来の回路である。
従来は、負荷が接続される出力端子の前段に抵抗Ｒ４を
接続し、この抵抗Ｒ４に被検出電流を流して、その両端
の電位差がトランジスタＱＨのベース・エミッタ間電圧
以上になると、トランジスタＱＨがオンして検出出力電
流を発生する方法であった。しかしながら、この方法で
は、特開平６−２４２８４号公報に記載されているよう
に、抵抗Ｒ４による電圧降下が大きく、出力インピーダ
ンスが大きくなる問題があった。
【０００５】そこで、特開平６−２４２８４号公報公報
では、この問題点を解消するために図１(b) に示すよう
に、出力端子２の前段に接続した抵抗Ｒ１４の両端に、
電流比ｎ対１のＮＰＮ型トランジスタＱＦ，ＱＧからな
るカレントミラー回路を接続し、これに電流比１対１の
ＰＮＰ型トランジスタＱＣ，ＱＤからなるカレントミラ
ー回路を接続し、更に、トランジスタＱＤのコレクタ側
にトランジスタＱＥのベースを接続した電流検出回路を
提案している。この電流検出回路では、抵抗Ｒ１４を流
れる電流Ｉの検出出力電流Ｉout がトランジスタＱＥの
コレクタ電流として検出端子５に出力されるようになっ
ている。
では、この問題点を解消するために図１(b) に示すよう
に、出力端子２の前段に接続した抵抗Ｒ１４の両端に、
電流比ｎ対１のＮＰＮ型トランジスタＱＦ，ＱＧからな
るカレントミラー回路を接続し、これに電流比１対１の
ＰＮＰ型トランジスタＱＣ，ＱＤからなるカレントミラ
ー回路を接続し、更に、トランジスタＱＤのコレクタ側
にトランジスタＱＥのベースを接続した電流検出回路を
提案している。この電流検出回路では、抵抗Ｒ１４を流
れる電流Ｉの検出出力電流Ｉout がトランジスタＱＥの
コレクタ電流として検出端子５に出力されるようになっ
ている。
【０００６】
【発明が解決しようとする課題】しかしながら、特開平
６−２４２８４号公報公報に提案の電流検出回路は、例
えば、図２に示すような、入力端子１１と出力端子１３
との間に電流Ｉａを出力する定電流源１２が設けられて
おり、この定電流源１２から出力端子１３に流れる大き
な電流Ｉout を、バッテリ８からの基準電圧Ｖa がベー
スに入力されるトランジスタＱ１によって制御するレギ
ュレータ回路１０には使用することが困難であるという
問題点があった。即ち、レギュレータ回路１０では出力
端子１３に大きな電流Ｉout が流れるので、出力端子１
３の前段に電流検出用の抵抗を挿入すると、抵抗による
電圧降下が大きくなってしまうという問題点があった。
６−２４２８４号公報公報に提案の電流検出回路は、例
えば、図２に示すような、入力端子１１と出力端子１３
との間に電流Ｉａを出力する定電流源１２が設けられて
おり、この定電流源１２から出力端子１３に流れる大き
な電流Ｉout を、バッテリ８からの基準電圧Ｖa がベー
スに入力されるトランジスタＱ１によって制御するレギ
ュレータ回路１０には使用することが困難であるという
問題点があった。即ち、レギュレータ回路１０では出力
端子１３に大きな電流Ｉout が流れるので、出力端子１
３の前段に電流検出用の抵抗を挿入すると、抵抗による
電圧降下が大きくなってしまうという問題点があった。
【０００７】そこで、本発明は、特に出力端子に接続さ
れた負荷に対して大きな電流が出力されるレギュレータ
回路や出力回路において、大電流の流れる回路に電流検
出用の抵抗を挿入することなく、出力端子から流れる大
電流を簡単な構成の回路を用いて電圧に変換して検出す
ることができる電流検出回路を提供することを目的とし
ている。
れた負荷に対して大きな電流が出力されるレギュレータ
回路や出力回路において、大電流の流れる回路に電流検
出用の抵抗を挿入することなく、出力端子から流れる大
電流を簡単な構成の回路を用いて電圧に変換して検出す
ることができる電流検出回路を提供することを目的とし
ている。
【０００８】
【課題を解決するための手段】前記目的を達成する本発
明の第１の実施形態が以下に第１から第４の発明として
示される。第１の実施形態では、入力端子と出力端子と
の間に定電流源が設けられ、定電流源から出力端子に流
れる電流を、基準電圧及び電流制御素子によって制御す
る出力制御回路に本発明の電流検出回路が適用される。
明の第１の実施形態が以下に第１から第４の発明として
示される。第１の実施形態では、入力端子と出力端子と
の間に定電流源が設けられ、定電流源から出力端子に流
れる電流を、基準電圧及び電流制御素子によって制御す
る出力制御回路に本発明の電流検出回路が適用される。
【０００９】第１の発明の構成上の特徴は、出力制御回
路の入力端子に接続された別の定電流源と、２つの入力
が電流制御素子と別の定電流源にそれぞれ接続された第
１のカレントミラー回路と、別の定電流源と第１のカレ
ントミラー回路との接続点とグランド間に接続された電
流モニタ用抵抗とを備え、電流モニタ用抵抗の両端に、
出力端子に流れる電流に比例した電圧が現れるようにし
たことにある。
路の入力端子に接続された別の定電流源と、２つの入力
が電流制御素子と別の定電流源にそれぞれ接続された第
１のカレントミラー回路と、別の定電流源と第１のカレ
ントミラー回路との接続点とグランド間に接続された電
流モニタ用抵抗とを備え、電流モニタ用抵抗の両端に、
出力端子に流れる電流に比例した電圧が現れるようにし
たことにある。
【００１０】第２の発明の構成上の特徴は、出力制御回
路の入力端子に接続された別の定電流源と、２つの入力
が電流制御素子と別の定電流源にそれぞれ接続された第
１のカレントミラー回路と、別の定電流源と第１のカレ
ントミラー回路との接続点に一方の入力が接続された第
２のカレントミラー回路と、この第２のカレントミラー
回路の他方の入力に一端が接続する電流モニタ用抵抗
と、この電流モニタ用抵抗の他端に接続する第２の電源
とを備え、電流モニタ用抵抗の両端に、出力端子に流れ
る電流に比例した電圧が現れるようにしたことにある。
路の入力端子に接続された別の定電流源と、２つの入力
が電流制御素子と別の定電流源にそれぞれ接続された第
１のカレントミラー回路と、別の定電流源と第１のカレ
ントミラー回路との接続点に一方の入力が接続された第
２のカレントミラー回路と、この第２のカレントミラー
回路の他方の入力に一端が接続する電流モニタ用抵抗
と、この電流モニタ用抵抗の他端に接続する第２の電源
とを備え、電流モニタ用抵抗の両端に、出力端子に流れ
る電流に比例した電圧が現れるようにしたことにある。
【００１１】第３の発明の構成上の特徴は、出力制御回
路の入力端子に接続された別の定電流源と、２つの入力
が電流制御素子と別の定電流源にそれぞれ接続された第
１のカレントミラー回路と、別の定電流源と第１のカレ
ントミラー回路との接続点に一方の入力が接続されたＮ
ＰＮ型トランジスタから構成される第２のカレントミラ
ー回路と、２つの入力が第２の電源に接続され、一方の
出力が第２のカレントミラー回路の他方の入力に接続さ
れ、他方の出力が電流モニタ用抵抗を介してグランドに
接続されたＰＮＰ型トランジスタから構成される第３の
カレントミラー回路とを備え、電流モニタ用抵抗の両端
に、出力端子に流れる電流に比例した電圧が現れるよう
にしたことにある。
路の入力端子に接続された別の定電流源と、２つの入力
が電流制御素子と別の定電流源にそれぞれ接続された第
１のカレントミラー回路と、別の定電流源と第１のカレ
ントミラー回路との接続点に一方の入力が接続されたＮ
ＰＮ型トランジスタから構成される第２のカレントミラ
ー回路と、２つの入力が第２の電源に接続され、一方の
出力が第２のカレントミラー回路の他方の入力に接続さ
れ、他方の出力が電流モニタ用抵抗を介してグランドに
接続されたＰＮＰ型トランジスタから構成される第３の
カレントミラー回路とを備え、電流モニタ用抵抗の両端
に、出力端子に流れる電流に比例した電圧が現れるよう
にしたことにある。
【００１２】第４の発明の構成上の特徴は、出力制御回
路の入力端子に接続された別の定電流源と、２つの入力
が電流制御素子と別の定電流源にそれぞれ接続された第
１のカレントミラー回路と、２つの入力が第２の電源に
接続され、一方の出力が第１のカレントミラー回路と電
流制御素子との接続点に接続され、他方の出力が電流モ
ニタ用抵抗を介してグランドに接続されたＰＮＰ型トラ
ンジスタから構成される第２のカレントミラー回路とを
備え、電流モニタ用抵抗の両端に、出力端子に流れる電
流に比例した電圧が現れるようにしたことにある。
路の入力端子に接続された別の定電流源と、２つの入力
が電流制御素子と別の定電流源にそれぞれ接続された第
１のカレントミラー回路と、２つの入力が第２の電源に
接続され、一方の出力が第１のカレントミラー回路と電
流制御素子との接続点に接続され、他方の出力が電流モ
ニタ用抵抗を介してグランドに接続されたＰＮＰ型トラ
ンジスタから構成される第２のカレントミラー回路とを
備え、電流モニタ用抵抗の両端に、出力端子に流れる電
流に比例した電圧が現れるようにしたことにある。
【００１３】また、前記目的を達成する本発明の第２の
実施形態が、以下に第５から第１０の発明として示され
る。第２の実施形態では、電源に接続する入力端子に２
つの入力が接続し、この電源からの電流を、Ｎを正の数
として、Ｎ対１の比率で流す第１のカレントミラー回路
と、Ｎ倍の電流が流れる側の第１のカレントミラー回路
の出力に接続する出力端子と、この出力端子から流れ出
る電流を基準電圧により制御する第１の電流制御素子
と、第１のカレントミラー回路の他方の出力を流れる電
流を別の基準電圧により制御する第２の電流制御素子
と、第１の電流制御素子と第２の電流制御素子の出力と
グランドとの間に設けられた抵抗とを備えた出力制御回
路に本発明の電流検出回路が適用される。
実施形態が、以下に第５から第１０の発明として示され
る。第２の実施形態では、電源に接続する入力端子に２
つの入力が接続し、この電源からの電流を、Ｎを正の数
として、Ｎ対１の比率で流す第１のカレントミラー回路
と、Ｎ倍の電流が流れる側の第１のカレントミラー回路
の出力に接続する出力端子と、この出力端子から流れ出
る電流を基準電圧により制御する第１の電流制御素子
と、第１のカレントミラー回路の他方の出力を流れる電
流を別の基準電圧により制御する第２の電流制御素子
と、第１の電流制御素子と第２の電流制御素子の出力と
グランドとの間に設けられた抵抗とを備えた出力制御回
路に本発明の電流検出回路が適用される。
【００１４】第５の発明の構成上の特徴は、出力制御回
路の第１のカレントミラー回路を構成する２つのトラン
ジスタのベースの共通接続点にベースが接続し、エミッ
タが電源に接続するトランジスタと、このトランジスタ
のコレクタとグランドとの間に接続された電流モニタ用
抵抗とを備え、電流モニタ用抵抗の両端に、出力端子に
流れる電流に比例した電圧が現れるようにしたことにあ
る。
路の第１のカレントミラー回路を構成する２つのトラン
ジスタのベースの共通接続点にベースが接続し、エミッ
タが電源に接続するトランジスタと、このトランジスタ
のコレクタとグランドとの間に接続された電流モニタ用
抵抗とを備え、電流モニタ用抵抗の両端に、出力端子に
流れる電流に比例した電圧が現れるようにしたことにあ
る。
【００１５】第６の発明の構成上の特徴は、出力制御回
路の第１のカレントミラー回路を構成する２つのトラン
ジスタのベースの共通接続点にベースが接続し、エミッ
タが電源に接続するトランジスタ) と、このトランジス
タのコレクタとグランドとの間に接続された電流モニタ
用抵抗と、この電流モニタ用抵抗に並列に設けられ、定
電流源を流れる電流の（Ｎ＋１）分の１の電流が流れる
ようにした別の定電流源とを備え、電流モニタ用抵抗の
両端に、出力端子に流れる電流に比例した電圧が現れる
ようにしたことにある。
路の第１のカレントミラー回路を構成する２つのトラン
ジスタのベースの共通接続点にベースが接続し、エミッ
タが電源に接続するトランジスタ) と、このトランジス
タのコレクタとグランドとの間に接続された電流モニタ
用抵抗と、この電流モニタ用抵抗に並列に設けられ、定
電流源を流れる電流の（Ｎ＋１）分の１の電流が流れる
ようにした別の定電流源とを備え、電流モニタ用抵抗の
両端に、出力端子に流れる電流に比例した電圧が現れる
ようにしたことにある。
【００１６】第７の発明の構成上の特徴は、第６の発明
において、定電流源と別の定電流源とを、（Ｎ＋１）対
１の比率で電流を流すカレントミラー回路で構成したこ
とにある。第８の発明の構成上の特徴は、出力制御回路
の第１の電流制御素子の出力と第２の電流制御素子の出
力の接続点にエミッタが接続し、ベースが別の基準電圧
に接続されたトランジスタと、このトランジスタのコレ
クタに一端が接続する電流モニタ用抵抗と、この電流モ
ニタ用抵抗の他端に接続する第２の電源とを備え、電流
モニタ用抵抗の両端に、出力端子に流れる電流に比例し
た電圧が現れるようにしたことにある。
において、定電流源と別の定電流源とを、（Ｎ＋１）対
１の比率で電流を流すカレントミラー回路で構成したこ
とにある。第８の発明の構成上の特徴は、出力制御回路
の第１の電流制御素子の出力と第２の電流制御素子の出
力の接続点にエミッタが接続し、ベースが別の基準電圧
に接続されたトランジスタと、このトランジスタのコレ
クタに一端が接続する電流モニタ用抵抗と、この電流モ
ニタ用抵抗の他端に接続する第２の電源とを備え、電流
モニタ用抵抗の両端に、出力端子に流れる電流に比例し
た電圧が現れるようにしたことにある。
【００１７】第９の発明の構成上の特徴は、出力制御回
路の第１の電流制御素子の出力と第２の電流制御素子の
出力の接続点にエミッタが接続し、ベースが基準電圧に
接続されたトランジスタと、このトランジスタのコレク
タに一端が接続する電流モニタ用抵抗と、この電流モニ
タ用抵抗の他端に接続する第２の電源と、トランジスタ
のコレクタと第１の電源との間に接続され、定電流源を
流れる電流の（Ｎ＋２）分の１の電流が流れるようにし
た別の定電流源とを備え、電流モニタ用抵抗の両端に、
出力端子に流れる電流に比例した電圧が現れるようにし
たことにある。
路の第１の電流制御素子の出力と第２の電流制御素子の
出力の接続点にエミッタが接続し、ベースが基準電圧に
接続されたトランジスタと、このトランジスタのコレク
タに一端が接続する電流モニタ用抵抗と、この電流モニ
タ用抵抗の他端に接続する第２の電源と、トランジスタ
のコレクタと第１の電源との間に接続され、定電流源を
流れる電流の（Ｎ＋２）分の１の電流が流れるようにし
た別の定電流源とを備え、電流モニタ用抵抗の両端に、
出力端子に流れる電流に比例した電圧が現れるようにし
たことにある。
【００１８】第１０の発明の構成上の特徴は、出力制御
回路の第１の電流制御素子の出力と第２の電流制御素子
の出力の接続点にエミッタが接続し、ベースが別の基準
電圧に接続されたトランジスタと、このトランジスタの
コレクタと第１の電源との間に接続され、定電流源を流
れる電流の（Ｎ＋２）分の１の電流が流れるようにした
別の定電流源と、２つの入力が第２の電源に接続され、
一方の出力がトランジスタのコレクタに接続され、他方
の出力が電流モニタ用抵抗を介してグランドに接続され
たＰＮＰ型トランジスタから構成される第２のカレント
ミラー回路とを備え、電流モニタ用抵抗の両端に、出力
端子に流れる電流に比例した電圧が現れるようにしたこ
とにある。
回路の第１の電流制御素子の出力と第２の電流制御素子
の出力の接続点にエミッタが接続し、ベースが別の基準
電圧に接続されたトランジスタと、このトランジスタの
コレクタと第１の電源との間に接続され、定電流源を流
れる電流の（Ｎ＋２）分の１の電流が流れるようにした
別の定電流源と、２つの入力が第２の電源に接続され、
一方の出力がトランジスタのコレクタに接続され、他方
の出力が電流モニタ用抵抗を介してグランドに接続され
たＰＮＰ型トランジスタから構成される第２のカレント
ミラー回路とを備え、電流モニタ用抵抗の両端に、出力
端子に流れる電流に比例した電圧が現れるようにしたこ
とにある。
【００１９】更に、前記目的を達成する本発明の第３の
実施形態が第１１の発明として示される。第１１の発明
の構成上の特徴は、第１から第１０の発明の何れかの電
流検出回路を備えた出力制御回路において、出力端子の
前段に出力増幅用のカレントミラー回路を設け、この出
力増幅用のカレントミラー回路は、その一方の入力が第
１の電源に接続し、他方の入力が出力制御回路の出力に
接続し、その出力が出力端子に接続すると共に、出力制
御回路からの出力電流と電源からの電流を、Ｍを正の数
として、１対Ｍの比率で流すようにしたことにある。
実施形態が第１１の発明として示される。第１１の発明
の構成上の特徴は、第１から第１０の発明の何れかの電
流検出回路を備えた出力制御回路において、出力端子の
前段に出力増幅用のカレントミラー回路を設け、この出
力増幅用のカレントミラー回路は、その一方の入力が第
１の電源に接続し、他方の入力が出力制御回路の出力に
接続し、その出力が出力端子に接続すると共に、出力制
御回路からの出力電流と電源からの電流を、Ｍを正の数
として、１対Ｍの比率で流すようにしたことにある。
【００２０】更にまた、前記目的を達成する本発明の第
４の実施形態が第１２及び第１３の発明として示され
る。第１２と第１３の発明の構成上の特徴は、第１から
第１１の発明の何れかの電流検出回路において、電流検
出回路の一部にオン／オフスイッチを設け、このオン／
オフスイッチのオフによって出力制御回路の出力端子に
出力が現れないようにしたことにある。
４の実施形態が第１２及び第１３の発明として示され
る。第１２と第１３の発明の構成上の特徴は、第１から
第１１の発明の何れかの電流検出回路において、電流検
出回路の一部にオン／オフスイッチを設け、このオン／
オフスイッチのオフによって出力制御回路の出力端子に
出力が現れないようにしたことにある。
【００２１】最後に、前記目的を達成する本発明の第５
の実施形態が第１４の発明として示される。第１４の発
明の構成上の特徴は、第１から第１２の発明の何れかの
電流検出回路を含む出力制御回路が集積化されたＩＣと
して構成されることにある。なお、以上の実施形態にお
けるカレントミラー回路は、バイポーラトランジスタに
よって構成するか、或いは、ＭＯＳ型トランジスタによ
って構成することができる。
の実施形態が第１４の発明として示される。第１４の発
明の構成上の特徴は、第１から第１２の発明の何れかの
電流検出回路を含む出力制御回路が集積化されたＩＣと
して構成されることにある。なお、以上の実施形態にお
けるカレントミラー回路は、バイポーラトランジスタに
よって構成するか、或いは、ＭＯＳ型トランジスタによ
って構成することができる。
【００２２】以上のように構成された第１から第１４の
発明によれば、出力端子に接続された負荷に対して大き
な電流が出力される出力制御回路や出力回路において、
大電流の流れる回路に電流検出用の抵抗を挿入すること
なく、出力端子から流れる大電流を簡単な構成の回路を
用いて電圧に変換して検出することができる。
発明によれば、出力端子に接続された負荷に対して大き
な電流が出力される出力制御回路や出力回路において、
大電流の流れる回路に電流検出用の抵抗を挿入すること
なく、出力端子から流れる大電流を簡単な構成の回路を
用いて電圧に変換して検出することができる。
【００２３】
【発明の実施の形態】以下添付図面を用いて本発明の実
施形態を具体的な実施例に基づいて詳細に説明する。図
３は本発明の第１の実施例の電流検出回路２１の構成を
示すものであり、第１の実施例の電流検出回路２１は、
レギュレータ回路１０の出力端子１３から流れる電流Ｉ
out を電圧で検出するものである。レギュレータ回路１
０は、電源ＶCCが接続される入力端子１１と出力端子１
３との間に定電流源１２が設けられ、この定電流源１２
から出力端子１３を通じて出力端子１３に接続される負
荷（図示せず）に流れる電流Ｉout を、基準電圧Ｖａが
ベースに接続された電流制御回路であるトランジスタＱ
１によって制御するものである。
施形態を具体的な実施例に基づいて詳細に説明する。図
３は本発明の第１の実施例の電流検出回路２１の構成を
示すものであり、第１の実施例の電流検出回路２１は、
レギュレータ回路１０の出力端子１３から流れる電流Ｉ
out を電圧で検出するものである。レギュレータ回路１
０は、電源ＶCCが接続される入力端子１１と出力端子１
３との間に定電流源１２が設けられ、この定電流源１２
から出力端子１３を通じて出力端子１３に接続される負
荷（図示せず）に流れる電流Ｉout を、基準電圧Ｖａが
ベースに接続された電流制御回路であるトランジスタＱ
１によって制御するものである。
【００２４】第１の実施例の電流検出回路２１には、入
力端子１１に接続された別の定電流源１４、それぞれの
コレクタがトランジスタＱ１のコレクタと別の定電流源
１４に接続されたカレントミラー回路ＣＭ１、モニタ抵
抗Ｒｍ、及び、モニタ端子１５から構成される。カレン
トミラー回路ＣＭ１は２つのＮＰＮ型トランジスタＱ
２，Ｑ３を備えており、２つのトランジスタＱ２，Ｑ３
のベースは接続されており、トランジスタＱ２のコレク
タとベースも接続されている。また、トランジスタＱ２
のベース・エミッタ接合面積が、トランジスタＱ３のベ
ース・エミッタ接合面積のＮ倍となっている。このた
め、カレントミラー回路ＣＭ１は、トランジスタＱ１か
らトランジスタＱ２を流れる電流と別の定電流源１４か
らトランジスタＱ３を流れる電流を、Ｎを正の数とし
て、Ｎ対１の比率で流すことになる。従って、トランジ
スタＱ３を電流Ｉ２が流れる場合は、トランジスタＱ２
には電流（Ｉ２×Ｎ）が流れることになる。更に、電流
モニタ用抵抗Ｒｍは、トランジスタＱ３のコレクタ・エ
ミッタ間に並列に接続されており、モニタ端子１５はト
ランジスタＱ３のコレクタに接続している。
力端子１１に接続された別の定電流源１４、それぞれの
コレクタがトランジスタＱ１のコレクタと別の定電流源
１４に接続されたカレントミラー回路ＣＭ１、モニタ抵
抗Ｒｍ、及び、モニタ端子１５から構成される。カレン
トミラー回路ＣＭ１は２つのＮＰＮ型トランジスタＱ
２，Ｑ３を備えており、２つのトランジスタＱ２，Ｑ３
のベースは接続されており、トランジスタＱ２のコレク
タとベースも接続されている。また、トランジスタＱ２
のベース・エミッタ接合面積が、トランジスタＱ３のベ
ース・エミッタ接合面積のＮ倍となっている。このた
め、カレントミラー回路ＣＭ１は、トランジスタＱ１か
らトランジスタＱ２を流れる電流と別の定電流源１４か
らトランジスタＱ３を流れる電流を、Ｎを正の数とし
て、Ｎ対１の比率で流すことになる。従って、トランジ
スタＱ３を電流Ｉ２が流れる場合は、トランジスタＱ２
には電流（Ｉ２×Ｎ）が流れることになる。更に、電流
モニタ用抵抗Ｒｍは、トランジスタＱ３のコレクタ・エ
ミッタ間に並列に接続されており、モニタ端子１５はト
ランジスタＱ３のコレクタに接続している。
【００２５】ここで、以上のように構成された電流検出
回路２１の動作を説明する。レギュレータ回路１０の出
力端子１３から電圧Ｖout の電流Ｉout が負荷に対して
流れている時、モニタ抵抗Ｒｍ（抵抗値もＲｍとする）
の両端に現れる電圧Ｖｍは、定電圧源１４を電流Ｉｂが
流れ、トランジスタＱ３を電流Ｉ２が流れるので、 Ｖｍ＝Ｒｍ×（Ｉｂ−Ｉ２）… となる。ここで、電流Ｉ２はトランジスタＱ２を流れる
電流（Ｉａ−Ｉout ）のＮ分の１であり、定電流源１４
を流れる電流Ｉｂは定電流源１２を流れる電流ＩａのＮ
分の１であるので、式にＩｂ＝Ｉａ／Ｎと、Ｉ２＝
（Ｉａ−Ｉout ）／Ｎを代入すると、式は、Ｖｍ＝Ｒ
ｍ×Ｉout ／Ｎと表すことができる。
回路２１の動作を説明する。レギュレータ回路１０の出
力端子１３から電圧Ｖout の電流Ｉout が負荷に対して
流れている時、モニタ抵抗Ｒｍ（抵抗値もＲｍとする）
の両端に現れる電圧Ｖｍは、定電圧源１４を電流Ｉｂが
流れ、トランジスタＱ３を電流Ｉ２が流れるので、 Ｖｍ＝Ｒｍ×（Ｉｂ−Ｉ２）… となる。ここで、電流Ｉ２はトランジスタＱ２を流れる
電流（Ｉａ−Ｉout ）のＮ分の１であり、定電流源１４
を流れる電流Ｉｂは定電流源１２を流れる電流ＩａのＮ
分の１であるので、式にＩｂ＝Ｉａ／Ｎと、Ｉ２＝
（Ｉａ−Ｉout ）／Ｎを代入すると、式は、Ｖｍ＝Ｒ
ｍ×Ｉout ／Ｎと表すことができる。
【００２６】このことから、電流モニタ用抵抗Ｒｍの両
端に、出力端子１３に流れる電流Ｉout に比例した電圧
Ｖｍが現れることが分かる。よって、電流モニタ用抵抗
Ｒｍの両端の電圧Ｖｍを検出すれば、レギュレータ回路
１０の出力端子１３に流れる電流Ｉout を検出すること
ができる。ここで、電流モニタ用抵抗Ｒｍの抵抗値はレ
ギュレータ回路１０の出力端子１３に流れる電流Ｉout
に応じて設定すれば良く、概ね数ｋΩ〜数百Ωの範囲の
値である。
端に、出力端子１３に流れる電流Ｉout に比例した電圧
Ｖｍが現れることが分かる。よって、電流モニタ用抵抗
Ｒｍの両端の電圧Ｖｍを検出すれば、レギュレータ回路
１０の出力端子１３に流れる電流Ｉout を検出すること
ができる。ここで、電流モニタ用抵抗Ｒｍの抵抗値はレ
ギュレータ回路１０の出力端子１３に流れる電流Ｉout
に応じて設定すれば良く、概ね数ｋΩ〜数百Ωの範囲の
値である。
【００２７】出力端子１３から流れ出る出力電流Ｉout
が大きい場合は、カレントミラー回路ＣＭ１を構成する
トランジスタＱ２，Ｑ３のカレントミラー比、及び、定
電流源１２，１４から出力される電流Ｉａ，Ｉｂの比を
大きくすれば、モニタ抵抗Ｒｍを流れる消費電流の低減
を図ることができる。図４(a) ，(b) は第１の実施例の
電流検出回路２１を実現するための具体的な回路構成例
を示す回路図である。図４(a) の回路では、定電流源１
２，１４が電流Ｉ１を流す基準定電流源１６と、トラン
ジスタＱ４，Ｑ５，Ｑ６から構成されている。また、図
４(b) の回路では、図４(a) の回路においてトランジス
タＱ１のベースに印加されるバッテリ８の基準電圧Ｖａ
が、制御アンプＡＭＰ１を通じて印加されるようになっ
ている。
が大きい場合は、カレントミラー回路ＣＭ１を構成する
トランジスタＱ２，Ｑ３のカレントミラー比、及び、定
電流源１２，１４から出力される電流Ｉａ，Ｉｂの比を
大きくすれば、モニタ抵抗Ｒｍを流れる消費電流の低減
を図ることができる。図４(a) ，(b) は第１の実施例の
電流検出回路２１を実現するための具体的な回路構成例
を示す回路図である。図４(a) の回路では、定電流源１
２，１４が電流Ｉ１を流す基準定電流源１６と、トラン
ジスタＱ４，Ｑ５，Ｑ６から構成されている。また、図
４(b) の回路では、図４(a) の回路においてトランジス
タＱ１のベースに印加されるバッテリ８の基準電圧Ｖａ
が、制御アンプＡＭＰ１を通じて印加されるようになっ
ている。
【００２８】図５は本発明の第２の実施例の電流検出回
路２２の構成を示す回路図であり、第１の実施例の電流
検出回路２１と同様に、レギュレータ回路１０の出力端
子１３から流れる電流Ｉout を電圧で検出するものであ
る。第１の実施例の電流検出回路２１では、モニタ抵抗
Ｒｍの両端電圧Ｖｍはグランド電位まで低下せず、出力
電流Ｉout が０の時でもトランジスタＱ３の飽和電圧分
だけ浮いてしまう。第２の実施例の電流検出回路２２は
これを改良したものである。レギュレータ回路１０の構
成は第１の実施例と同じである。
路２２の構成を示す回路図であり、第１の実施例の電流
検出回路２１と同様に、レギュレータ回路１０の出力端
子１３から流れる電流Ｉout を電圧で検出するものであ
る。第１の実施例の電流検出回路２１では、モニタ抵抗
Ｒｍの両端電圧Ｖｍはグランド電位まで低下せず、出力
電流Ｉout が０の時でもトランジスタＱ３の飽和電圧分
だけ浮いてしまう。第２の実施例の電流検出回路２２は
これを改良したものである。レギュレータ回路１０の構
成は第１の実施例と同じである。
【００２９】第２の実施例における別の定電流源１４
と、トランジスタＱ２，Ｑ３を備えたカレントミラー回
路ＣＭ１の構成は第１の実施例と同じである。一方、第
１の実施例では、電流モニタ用抵抗Ｒｍがトランジスタ
Ｑ３のコレクタ・エミッタ間に並列に接続されていた
が、第２の実施例ではこの電流モニタ用抵抗Ｒｍの位置
に第２のカレントミラー回路ＣＭ２が設けられている。
と、トランジスタＱ２，Ｑ３を備えたカレントミラー回
路ＣＭ１の構成は第１の実施例と同じである。一方、第
１の実施例では、電流モニタ用抵抗Ｒｍがトランジスタ
Ｑ３のコレクタ・エミッタ間に並列に接続されていた
が、第２の実施例ではこの電流モニタ用抵抗Ｒｍの位置
に第２のカレントミラー回路ＣＭ２が設けられている。
【００３０】第２のカレントミラー回路ＣＭ２は、２つ
のＮＰＮ型のトランジスタＱ４，Ｑ５を備えており、ト
ランジスタＱ４，Ｑ５のベース同士とトランジスタＱ４
のコレクタが接続されている。また、トランジスタＱ４
のコレクタはトランジスタＱ３のコレクタに接続されて
おり、トランジスタＱ５のコレクタは電流モニタ用抵抗
Ｒｍを介して電源ＶDDに接続されている。そして、トラ
ンジスタＱ４とＱ５は同じ電流Ｉ３が流れるように構成
されており、第２の実施例ではモニタ端子１５はトラン
ジスタＱ５のコレクタとモニタ抵抗Ｒｍの接続点に設け
られている。
のＮＰＮ型のトランジスタＱ４，Ｑ５を備えており、ト
ランジスタＱ４，Ｑ５のベース同士とトランジスタＱ４
のコレクタが接続されている。また、トランジスタＱ４
のコレクタはトランジスタＱ３のコレクタに接続されて
おり、トランジスタＱ５のコレクタは電流モニタ用抵抗
Ｒｍを介して電源ＶDDに接続されている。そして、トラ
ンジスタＱ４とＱ５は同じ電流Ｉ３が流れるように構成
されており、第２の実施例ではモニタ端子１５はトラン
ジスタＱ５のコレクタとモニタ抵抗Ｒｍの接続点に設け
られている。
【００３１】以上のように構成された第２の実施例の電
流検出回路２２では、電源電圧レベルＶCCを基準にして
出力電流Ｉout が増加すると、これに比例してトランジ
スタＱ５を流れる電流Ｉ３も増加するので、モニタ抵抗
Ｒｍの両端の電圧Ｖｍが大きくなり、モニタ端子１５に
現れる電圧は小さくなる。即ち、第２の実施例では、出
力電流Ｉout が増加すると、これに比例してグランドに
対するモニタ端子１５に現れる電圧が小さくなる。一
方、出力電流Ｉout が０の時には、トランジスタＱ５は
オフしているので、モニタ抵抗Ｒｍの両端電圧は０にな
る。よって、モニタ端子１５をＡＤコンバータの入力と
し、電源ＶDDをＡＤコンバータの電源にして、モニタ端
子１５と電源電圧ＶDDとの電圧差で出力電流Ｉout の大
きさを測定するようにすれば、出力電流Ｉout が小さい
領域まで出力電流Ｉout をモニタすることができる。
流検出回路２２では、電源電圧レベルＶCCを基準にして
出力電流Ｉout が増加すると、これに比例してトランジ
スタＱ５を流れる電流Ｉ３も増加するので、モニタ抵抗
Ｒｍの両端の電圧Ｖｍが大きくなり、モニタ端子１５に
現れる電圧は小さくなる。即ち、第２の実施例では、出
力電流Ｉout が増加すると、これに比例してグランドに
対するモニタ端子１５に現れる電圧が小さくなる。一
方、出力電流Ｉout が０の時には、トランジスタＱ５は
オフしているので、モニタ抵抗Ｒｍの両端電圧は０にな
る。よって、モニタ端子１５をＡＤコンバータの入力と
し、電源ＶDDをＡＤコンバータの電源にして、モニタ端
子１５と電源電圧ＶDDとの電圧差で出力電流Ｉout の大
きさを測定するようにすれば、出力電流Ｉout が小さい
領域まで出力電流Ｉout をモニタすることができる。
【００３２】図６は本発明の第３の実施例の電流検出回
路２３の構成を示す回路図であり、第１の実施例の電流
検出回路２１と同様に、レギュレータ回路１０の出力端
子１３から流れる電流Ｉout を電圧で検出するものであ
る。第３の実施例の電流検出回路２３は、第２の実施例
の電流検出回路２２におけるレギュレータ回路１０の構
成と第２のカレントミラー回路ＣＭ２の構成までは同じ
である。第３の実施例が第２の実施例と異なる点は、第
２のカレントミラー回路ＣＭ２と電源ＶDDとの間に第３
のカレントミラーＣＭ３とモニタ抵抗Ｒｍが設けられて
いる点のみである。
路２３の構成を示す回路図であり、第１の実施例の電流
検出回路２１と同様に、レギュレータ回路１０の出力端
子１３から流れる電流Ｉout を電圧で検出するものであ
る。第３の実施例の電流検出回路２３は、第２の実施例
の電流検出回路２２におけるレギュレータ回路１０の構
成と第２のカレントミラー回路ＣＭ２の構成までは同じ
である。第３の実施例が第２の実施例と異なる点は、第
２のカレントミラー回路ＣＭ２と電源ＶDDとの間に第３
のカレントミラーＣＭ３とモニタ抵抗Ｒｍが設けられて
いる点のみである。
【００３３】第３のカレントミラー回路ＣＭ３は、２つ
のＰＮＰ型のトランジスタＱ６，Ｑ７を備えており、ト
ランジスタＱ６，Ｑ７のベース同士とトランジスタＱ６
のコレクタが接続されている。また、トランジスタＱ６
のコレクタはトランジスタＱ５のコレクタに接続されて
おり、トランジスタＱ６，Ｑ７のエミッタが共に電源Ｖ
DDに接続されている。電流モニタ用抵抗Ｒｍはトランジ
スタＱ７のコレクタとグランド間に設けられており、モ
ニタ端子１５はトランジスタＱ７のコレクタとモニタ抵
抗Ｒｍの接続点に設けられている。そして、トランジス
タＱ６とＱ７にはトランジスタＱ４，Ｑ５を流れる電流
Ｉ３と同じ電流Ｉ３が流れるように構成されている。
のＰＮＰ型のトランジスタＱ６，Ｑ７を備えており、ト
ランジスタＱ６，Ｑ７のベース同士とトランジスタＱ６
のコレクタが接続されている。また、トランジスタＱ６
のコレクタはトランジスタＱ５のコレクタに接続されて
おり、トランジスタＱ６，Ｑ７のエミッタが共に電源Ｖ
DDに接続されている。電流モニタ用抵抗Ｒｍはトランジ
スタＱ７のコレクタとグランド間に設けられており、モ
ニタ端子１５はトランジスタＱ７のコレクタとモニタ抵
抗Ｒｍの接続点に設けられている。そして、トランジス
タＱ６とＱ７にはトランジスタＱ４，Ｑ５を流れる電流
Ｉ３と同じ電流Ｉ３が流れるように構成されている。
【００３４】以上のように構成された第３の実施例の電
流検出回路２３では、出力電流Ｉout が増加すると、こ
れに比例してトランジスタＱ７を流れる電流Ｉ３も増加
するので、モニタ抵抗Ｒｍの両端の電圧Ｖｍが大きくな
り、グランドを基準としてモニタ端子１５に現れる電圧
が大きくなる。即ち、第３の実施例では、出力電流Ｉou
t が増加すると、これに比例してグランドに対するモニ
タ端子１５に現れる電圧が大きくなる。一方、出力電流
Ｉout が０の時には、トランジスタＱ７はオフになり、
モニタ抵抗Ｒｍの両端電圧は０になるので、出力電流Ｉ
out が小さい領域まで出力電流Ｉout をモニタすること
ができる。また、電源ＶDDをＡＤコンバータの電源にす
れば、モニタ端子１５を直接ＡＤコンバータに接続する
ことができる。
流検出回路２３では、出力電流Ｉout が増加すると、こ
れに比例してトランジスタＱ７を流れる電流Ｉ３も増加
するので、モニタ抵抗Ｒｍの両端の電圧Ｖｍが大きくな
り、グランドを基準としてモニタ端子１５に現れる電圧
が大きくなる。即ち、第３の実施例では、出力電流Ｉou
t が増加すると、これに比例してグランドに対するモニ
タ端子１５に現れる電圧が大きくなる。一方、出力電流
Ｉout が０の時には、トランジスタＱ７はオフになり、
モニタ抵抗Ｒｍの両端電圧は０になるので、出力電流Ｉ
out が小さい領域まで出力電流Ｉout をモニタすること
ができる。また、電源ＶDDをＡＤコンバータの電源にす
れば、モニタ端子１５を直接ＡＤコンバータに接続する
ことができる。
【００３５】図７は本発明の第４の実施例の電流検出回
路２４の構成を示す回路図であり、第１の実施例の電流
検出回路２１と同様に、レギュレータ回路１０の出力端
子１３から流れる電流Ｉout を電圧で検出するものであ
る。レギュレータ回路１０の構成はこれまでの実施例と
同じである。第４の実施例の電流検出回路２４にも入力
端子１１に別の定電流源１４が接続されており、トラン
ジスタＱ１のコレクタと別の定電流源１４にカレントミ
ラー回路ＣＭ１が接続されている。第４の実施例のカレ
ントミラー回路ＣＭ１では、トランジスタＱ３のベース
とコレクタが接続されている点がこれまでの実施例のカ
レントミラー回路ＣＭ１と異なる。
路２４の構成を示す回路図であり、第１の実施例の電流
検出回路２１と同様に、レギュレータ回路１０の出力端
子１３から流れる電流Ｉout を電圧で検出するものであ
る。レギュレータ回路１０の構成はこれまでの実施例と
同じである。第４の実施例の電流検出回路２４にも入力
端子１１に別の定電流源１４が接続されており、トラン
ジスタＱ１のコレクタと別の定電流源１４にカレントミ
ラー回路ＣＭ１が接続されている。第４の実施例のカレ
ントミラー回路ＣＭ１では、トランジスタＱ３のベース
とコレクタが接続されている点がこれまでの実施例のカ
レントミラー回路ＣＭ１と異なる。
【００３６】更に、第４の実施例の電流検出回路２４に
は、第３の実施例と同様の構成のカレントミラー回路Ｃ
Ｍ３がある。第３のカレントミラー回路ＣＭ３は、２つ
のＰＮＰ型のトランジスタＱ６，Ｑ７を備えており、ト
ランジスタＱ６，Ｑ７のベース同士とトランジスタＱ６
のコレクタが接続されている。また、トランジスタＱ６
のコレクタはトランジスタＱ２のコレクタに接続されて
おり、トランジスタＱ６，Ｑ７のエミッタが共に電源Ｖ
DDに接続されている。電流モニタ用抵抗Ｒｍはトランジ
スタＱ７のコレクタとグランド間に設けられており、モ
ニタ端子１５はトランジスタＱ７のコレクタとモニタ抵
抗Ｒｍの接続点に設けられている。そして、トランジス
タＱ６とＱ７には同じ電流Ｉ３が流れるように構成され
ている。以上のように構成された第４の実施例の電流検
出回路２４では、出力電流Ｉout が増加すると、これに
比例してトランジスタＱ７を流れる電流Ｉ３も増加する
ので、モニタ抵抗Ｒｍの両端の電圧Ｖｍが大きくなり、
グランドを基準としてモニタ端子１５に現れる電圧が大
きくなる。即ち、第４の実施例では、出力電流Ｉout が
増加すると、これに比例してグランドに対するモニタ端
子１５に現れる電圧が大きくなる。一方、出力電流Ｉou
t が０の時には、トランジスタＱ７はオフになり、モニ
タ抵抗Ｒｍの両端電圧は０になるので、出力電流Ｉout
が小さい領域まで出力電流Ｉout をモニタすることがで
きる。また、電源ＶDDをＡＤコンバータの電源にすれ
ば、モニタ端子１５を直接ＡＤコンバータに接続するこ
とができる。
は、第３の実施例と同様の構成のカレントミラー回路Ｃ
Ｍ３がある。第３のカレントミラー回路ＣＭ３は、２つ
のＰＮＰ型のトランジスタＱ６，Ｑ７を備えており、ト
ランジスタＱ６，Ｑ７のベース同士とトランジスタＱ６
のコレクタが接続されている。また、トランジスタＱ６
のコレクタはトランジスタＱ２のコレクタに接続されて
おり、トランジスタＱ６，Ｑ７のエミッタが共に電源Ｖ
DDに接続されている。電流モニタ用抵抗Ｒｍはトランジ
スタＱ７のコレクタとグランド間に設けられており、モ
ニタ端子１５はトランジスタＱ７のコレクタとモニタ抵
抗Ｒｍの接続点に設けられている。そして、トランジス
タＱ６とＱ７には同じ電流Ｉ３が流れるように構成され
ている。以上のように構成された第４の実施例の電流検
出回路２４では、出力電流Ｉout が増加すると、これに
比例してトランジスタＱ７を流れる電流Ｉ３も増加する
ので、モニタ抵抗Ｒｍの両端の電圧Ｖｍが大きくなり、
グランドを基準としてモニタ端子１５に現れる電圧が大
きくなる。即ち、第４の実施例では、出力電流Ｉout が
増加すると、これに比例してグランドに対するモニタ端
子１５に現れる電圧が大きくなる。一方、出力電流Ｉou
t が０の時には、トランジスタＱ７はオフになり、モニ
タ抵抗Ｒｍの両端電圧は０になるので、出力電流Ｉout
が小さい領域まで出力電流Ｉout をモニタすることがで
きる。また、電源ＶDDをＡＤコンバータの電源にすれ
ば、モニタ端子１５を直接ＡＤコンバータに接続するこ
とができる。
【００３７】図８は本発明の第５の実施例の電流検出回
路２５の構成を示す回路図である。第５の実施例の電流
検出回路２５は、第１から第４の実施例におけるレギュ
レータ回路１０とは異なる構成のレギュレータ回路２０
の出力端子１３から流れる電流Ｉout を電圧で検出する
ものである。レギュレータ回路２０は、入力端子１１を
介して電源ＶCCに接続する第４のカレントミラー回路Ｃ
Ｍ４、バッテリ８の基準電圧Ｖａがベースに印加された
ＰＮＰ型のトランジスタＱ１、バッテリ９の基準電圧Ｖ
ｂがベースに印加されたＮＰＮ型のトランジスタＱ１
５、及び、抵抗Ｒａとから構成されている。
路２５の構成を示す回路図である。第５の実施例の電流
検出回路２５は、第１から第４の実施例におけるレギュ
レータ回路１０とは異なる構成のレギュレータ回路２０
の出力端子１３から流れる電流Ｉout を電圧で検出する
ものである。レギュレータ回路２０は、入力端子１１を
介して電源ＶCCに接続する第４のカレントミラー回路Ｃ
Ｍ４、バッテリ８の基準電圧Ｖａがベースに印加された
ＰＮＰ型のトランジスタＱ１、バッテリ９の基準電圧Ｖ
ｂがベースに印加されたＮＰＮ型のトランジスタＱ１
５、及び、抵抗Ｒａとから構成されている。
【００３８】カレントミラー回路ＣＭ４には２つのＰＮ
Ｐ型のトランジスタＱ１２，Ｑ１３がある。これらトラ
ンジスタＱ１２，Ｑ１３のエミッタは入力端子１１に接
続され、ベースは共通接続された後にトランジスタＱ１
３のコレクタに接続される。トランジスタＱ１はそのエ
ミッタがトランジスタＱ１２のコレクタに接続してお
り、接続点に出力端子１３が設けられている。また、ト
ランジスタＱ１５はそのコレクタがトランジスタＱ１３
のコレクタに接続している。トランジスタＱ１のコレク
タとＱ１５のエミッタは接続され、抵抗Ｒａを通じてグ
ランドに接続されている。カレントミラー回路ＣＭ４
は、電源ＶCCからの電流を、Ｎを正の数として、Ｎ対１
の比率で流すので、トランジスタＱ１３に電流Ｉ１が流
れると、トランジスタＱ１２には電流Ｉ１×Ｎが流れ
る。
Ｐ型のトランジスタＱ１２，Ｑ１３がある。これらトラ
ンジスタＱ１２，Ｑ１３のエミッタは入力端子１１に接
続され、ベースは共通接続された後にトランジスタＱ１
３のコレクタに接続される。トランジスタＱ１はそのエ
ミッタがトランジスタＱ１２のコレクタに接続してお
り、接続点に出力端子１３が設けられている。また、ト
ランジスタＱ１５はそのコレクタがトランジスタＱ１３
のコレクタに接続している。トランジスタＱ１のコレク
タとＱ１５のエミッタは接続され、抵抗Ｒａを通じてグ
ランドに接続されている。カレントミラー回路ＣＭ４
は、電源ＶCCからの電流を、Ｎを正の数として、Ｎ対１
の比率で流すので、トランジスタＱ１３に電流Ｉ１が流
れると、トランジスタＱ１２には電流Ｉ１×Ｎが流れ
る。
【００３９】このレギュレータ回路２０では、トランジ
スタＱ１のコレクタとグランドとの間に抵抗Ｒａが設け
られているので、出力端子１３からの出力電流Ｉout が
少ない時に、電流Ｉ２が抵抗Ｒａを通じてグランドに流
れる。この結果、トランジスタＱ１５を流れる電流が減
り、カレントミラー回路ＣＭ４を流れる電流も低減され
る。このように、レギュレータ回路２０は、出力電流Ｉ
out が少ない時の消費電流を低減できる回路である。
スタＱ１のコレクタとグランドとの間に抵抗Ｒａが設け
られているので、出力端子１３からの出力電流Ｉout が
少ない時に、電流Ｉ２が抵抗Ｒａを通じてグランドに流
れる。この結果、トランジスタＱ１５を流れる電流が減
り、カレントミラー回路ＣＭ４を流れる電流も低減され
る。このように、レギュレータ回路２０は、出力電流Ｉ
out が少ない時の消費電流を低減できる回路である。
【００４０】このようなレギュレータ回路２０に接続さ
れる第５の実施例の電流検出回路２５は、ＰＮＰ型のト
ランジスタＱ１４とモニタ抵抗Ｒｍとから構成されてい
る。トランジスタＱ１４のベースはトランジスタＱ１
２，１３のベースの接続点に接続されており、エミッタ
は入力端子１１に接続されている。そして、トランジス
タＱ１４のコレクタは抵抗Ｒｍを通じてグランドに接続
されており、抵抗ＲｍとトランジスタＱ１４のコレクタ
の接続点にモニタ端子１５が設けられている。この結
果、トランジスタＱ１４は、トランジスタＱ１２，Ｑ１
３と共にカレントミラー回路を構成しており、トランジ
スタＱ１４にはトランジスタＱ１３と同じ電流Ｉ１が流
れるようになっている。
れる第５の実施例の電流検出回路２５は、ＰＮＰ型のト
ランジスタＱ１４とモニタ抵抗Ｒｍとから構成されてい
る。トランジスタＱ１４のベースはトランジスタＱ１
２，１３のベースの接続点に接続されており、エミッタ
は入力端子１１に接続されている。そして、トランジス
タＱ１４のコレクタは抵抗Ｒｍを通じてグランドに接続
されており、抵抗ＲｍとトランジスタＱ１４のコレクタ
の接続点にモニタ端子１５が設けられている。この結
果、トランジスタＱ１４は、トランジスタＱ１２，Ｑ１
３と共にカレントミラー回路を構成しており、トランジ
スタＱ１４にはトランジスタＱ１３と同じ電流Ｉ１が流
れるようになっている。
【００４１】以上のように構成された電流検出回路２５
では、出力端子１３に出力電流Ｉout が流れ、トランジ
スタＱ１に電流Ｉ２が流れる時に、抵抗Ｒｍに電流Ｉ１
が流れるとすると、トランジスタＱ１２には電流Ｉ１×
Ｎが流れるので、モニタ端子１５に現れる電圧Ｖｍは、
以下の式で表される。 Ｖｍ＝Ｒｍ×Ｉ１ … 更に出力電流Ｉout 、電流Ｉ１及び電流Ｉ２の間には以
下の式が成り立つ。
では、出力端子１３に出力電流Ｉout が流れ、トランジ
スタＱ１に電流Ｉ２が流れる時に、抵抗Ｒｍに電流Ｉ１
が流れるとすると、トランジスタＱ１２には電流Ｉ１×
Ｎが流れるので、モニタ端子１５に現れる電圧Ｖｍは、
以下の式で表される。 Ｖｍ＝Ｒｍ×Ｉ１ … 更に出力電流Ｉout 、電流Ｉ１及び電流Ｉ２の間には以
下の式が成り立つ。
【００４２】Ｉout ＝Ｎ×Ｉ１−Ｉ２ … Ｉ１＋Ｉ２＝Ｉａ … よって、式と式を式に代入すると、以下の式が成
り立つ。 Ｖｍ＝Ｒｍ×（Ｉout ＋Ｉａ）／（Ｎ＋１） … 式から分かるように、抵抗Ｒｍの両端の電圧が出力電
流Ｉout に比例するので、出力端子１５の電圧を測定す
ることにより、出力電流Ｉout を検出することができ
る。
り立つ。 Ｖｍ＝Ｒｍ×（Ｉout ＋Ｉａ）／（Ｎ＋１） … 式から分かるように、抵抗Ｒｍの両端の電圧が出力電
流Ｉout に比例するので、出力端子１５の電圧を測定す
ることにより、出力電流Ｉout を検出することができ
る。
【００４３】但し、この電流検出回路２５では、出力電
流Ｉout が０の時には式からＶｍは０にはならない。
例えば、トランジスタＱ１２とＱ１３の比であるＮ＝２
０、Ｉａ＝１ｍＡとすると、この回路の最大出力電流Ｉ
omaxは、Ｉomax＝Ｉa ×Ｎ＝２０ｍＡになる。また、Ｒ
ｍ＝４ｋΩとすると、 Ｉout ＝０の時、Ｖｍ＝４ｋΩ×１ｍＡ／２１＝０．１
９Ｖ Ｉout ＝２０ｍＡの時、Ｖｍ＝４ｋΩ×２１ｍＡ／２１
＝４Ｖ となる。なお、抵抗Ｒａの代わりに定電流源を用いるこ
ともできる。
流Ｉout が０の時には式からＶｍは０にはならない。
例えば、トランジスタＱ１２とＱ１３の比であるＮ＝２
０、Ｉａ＝１ｍＡとすると、この回路の最大出力電流Ｉ
omaxは、Ｉomax＝Ｉa ×Ｎ＝２０ｍＡになる。また、Ｒ
ｍ＝４ｋΩとすると、 Ｉout ＝０の時、Ｖｍ＝４ｋΩ×１ｍＡ／２１＝０．１
９Ｖ Ｉout ＝２０ｍＡの時、Ｖｍ＝４ｋΩ×２１ｍＡ／２１
＝４Ｖ となる。なお、抵抗Ｒａの代わりに定電流源を用いるこ
ともできる。
【００４４】図９は本発明の第６の実施例の電流検出回
路２６の構成を示す回路図である。第６の実施例が第５
の実施例と異なる点は、レギュレータ回路２０の抵抗Ｒ
ａが電流Ｉａが流れる定電流源１７に置き換えられ、モ
ニタ抵抗Ｒｍに並列に電流Ｉｂが流れる定電流源１８が
設けられている点のみである。そして、第６の実施例の
電流検出回路２６では、定電流源１８を流れる電流Ｉｂ
が定電流源１７を流れる電流Ｉａの（Ｎ＋１）分の１に
なるように設定されている。
路２６の構成を示す回路図である。第６の実施例が第５
の実施例と異なる点は、レギュレータ回路２０の抵抗Ｒ
ａが電流Ｉａが流れる定電流源１７に置き換えられ、モ
ニタ抵抗Ｒｍに並列に電流Ｉｂが流れる定電流源１８が
設けられている点のみである。そして、第６の実施例の
電流検出回路２６では、定電流源１８を流れる電流Ｉｂ
が定電流源１７を流れる電流Ｉａの（Ｎ＋１）分の１に
なるように設定されている。
【００４５】この結果、Ｖｍ＝（Ｒｍ×Ｉout ）／（Ｎ
＋１）となるので、出力電流Ｉoutが０の時にモニタ抵
抗Ｒｍの両端電圧Ｖｍを０にすることができる。図１０
(a) ，(b) は第６の実施例の電流検出回路２６を実現す
るための具体的な回路構成例を示す回路図である。図１
０(a) の回路の構成は、図９で説明した第６の実施例の
電流検出回路２６の定電流源１７，１８がトランジスタ
Ｑ１６，Ｑ１７，及びＱ１８を用いて置き換えられてい
るだけであり、その動作は第６の実施例の電流検出回路
２６と同じである。また、図１０(b) の回路は図１０
(a)の回路における基準電源Ｖａを与える回路に、制御
アンプＡＭＰ２が設けられているだけであるので、ここ
ではこれらの回路の詳細な説明を省略する。これらの回
路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋１）となるの
で、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電
圧Ｖｍを０にすることができる。
＋１）となるので、出力電流Ｉoutが０の時にモニタ抵
抗Ｒｍの両端電圧Ｖｍを０にすることができる。図１０
(a) ，(b) は第６の実施例の電流検出回路２６を実現す
るための具体的な回路構成例を示す回路図である。図１
０(a) の回路の構成は、図９で説明した第６の実施例の
電流検出回路２６の定電流源１７，１８がトランジスタ
Ｑ１６，Ｑ１７，及びＱ１８を用いて置き換えられてい
るだけであり、その動作は第６の実施例の電流検出回路
２６と同じである。また、図１０(b) の回路は図１０
(a)の回路における基準電源Ｖａを与える回路に、制御
アンプＡＭＰ２が設けられているだけであるので、ここ
ではこれらの回路の詳細な説明を省略する。これらの回
路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋１）となるの
で、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの両端電
圧Ｖｍを０にすることができる。
【００４６】図１１は本発明の第６の実施例の電流検出
回路２６を実現するための具体的な回路構成例の更に別
の回路例を示すものである。図１１の回路の構成が図９
で説明した第６の実施例の電流検出回路２６と異なるの
は、第６の実施例の電流検出回路２６の定電流源１７が
抵抗ＲａとＮＰＮ型のトランジスタＱａで構成され、定
電流源１８がトランジスタＱａとカレントミラー回路Ｃ
Ｍ５を構成するトランジスタＱｂで構成されている点の
みである。そして、このカレントミラー回路ＣＭ５で
は、トランジスタＱａとトランジスタＱｂを流れる電流
のカレントミラー比が（Ｎ＋１）対１となるように設定
されている。従って、図１１の回路でもＶｍ＝（Ｒｍ×
Ｉout ）／（Ｎ＋１）となるので、出力電流Ｉout が０
の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることが
できる。
回路２６を実現するための具体的な回路構成例の更に別
の回路例を示すものである。図１１の回路の構成が図９
で説明した第６の実施例の電流検出回路２６と異なるの
は、第６の実施例の電流検出回路２６の定電流源１７が
抵抗ＲａとＮＰＮ型のトランジスタＱａで構成され、定
電流源１８がトランジスタＱａとカレントミラー回路Ｃ
Ｍ５を構成するトランジスタＱｂで構成されている点の
みである。そして、このカレントミラー回路ＣＭ５で
は、トランジスタＱａとトランジスタＱｂを流れる電流
のカレントミラー比が（Ｎ＋１）対１となるように設定
されている。従って、図１１の回路でもＶｍ＝（Ｒｍ×
Ｉout ）／（Ｎ＋１）となるので、出力電流Ｉout が０
の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０にすることが
できる。
【００４７】図１２は本発明の第７の実施例の電流検出
回路２７の構成を示す回路図である。第７の実施例の電
流検出回路２７は、第５の実施例におけるレギュレータ
回路２０の出力端子１３から流れる電流Ｉout を電圧で
検出するものである。レギュレータ回路２０の構成は図
８と同じであるのて、ここでは同じ構成部材には同じ符
号を付してその説明を省略する。
回路２７の構成を示す回路図である。第７の実施例の電
流検出回路２７は、第５の実施例におけるレギュレータ
回路２０の出力端子１３から流れる電流Ｉout を電圧で
検出するものである。レギュレータ回路２０の構成は図
８と同じであるのて、ここでは同じ構成部材には同じ符
号を付してその説明を省略する。
【００４８】このようなレギュレータ回路２０に接続さ
れる第７の実施例の電流検出回路２７は、トランジスタ
Ｑ１５とカレントミラー回路を構成するＮＰＮ型のトラ
ンジスタＱ１９、モニタ抵抗Ｒｍ、及び電源ＶDDとから
構成されている。トランジスタＱ１９のベースは、バッ
テリ９から基準電圧Ｖｂが印加されるトランジスタＱ１
５のベースに接続されており、エミッタはトランジスタ
Ｑ１５のエミッタに接続されている。そして、トランジ
スタＱ１９のコレクタは抵抗Ｒｍを通じて電源ＶDDに接
続されており、抵抗ＲｍとトランジスタＱ１９のコレク
タの接続点にモニタ端子１５が設けられている。この結
果、トランジスタＱ１９は、トランジスタＱ１，Ｑ１５
と共にカレントミラー回路を構成しており、トランジス
タＱ１９にはトランジスタＱ１５と同じ電流Ｉ１が流れ
るようになっている。
れる第７の実施例の電流検出回路２７は、トランジスタ
Ｑ１５とカレントミラー回路を構成するＮＰＮ型のトラ
ンジスタＱ１９、モニタ抵抗Ｒｍ、及び電源ＶDDとから
構成されている。トランジスタＱ１９のベースは、バッ
テリ９から基準電圧Ｖｂが印加されるトランジスタＱ１
５のベースに接続されており、エミッタはトランジスタ
Ｑ１５のエミッタに接続されている。そして、トランジ
スタＱ１９のコレクタは抵抗Ｒｍを通じて電源ＶDDに接
続されており、抵抗ＲｍとトランジスタＱ１９のコレク
タの接続点にモニタ端子１５が設けられている。この結
果、トランジスタＱ１９は、トランジスタＱ１，Ｑ１５
と共にカレントミラー回路を構成しており、トランジス
タＱ１９にはトランジスタＱ１５と同じ電流Ｉ１が流れ
るようになっている。
【００４９】以上のように構成された電流検出回路２７
では、出力端子１３に出力電流Ｉout が流れ、トランジ
スタＱ１に電流Ｉ２が流れる時に、抵抗Ｒｍに電流Ｉ１
が流れるとすると、トランジスタＱ１２には電流Ｉ１×
Ｎが流れるので、モニタ端子１５に現れる電圧Ｖｍは、
前述の式で表される。更に出力電流Ｉout 、電流Ｉ１
及び電流Ｉ２の間には以下の式が成り立つ。
では、出力端子１３に出力電流Ｉout が流れ、トランジ
スタＱ１に電流Ｉ２が流れる時に、抵抗Ｒｍに電流Ｉ１
が流れるとすると、トランジスタＱ１２には電流Ｉ１×
Ｎが流れるので、モニタ端子１５に現れる電圧Ｖｍは、
前述の式で表される。更に出力電流Ｉout 、電流Ｉ１
及び電流Ｉ２の間には以下の式が成り立つ。
【００５０】Ｉout ＝Ｎ×Ｉ１−Ｉ２ … ２×Ｉ１＋Ｉ２＝Ｉａ … よって、式と式を式に代入すると、以下の式が成
り立つ。 Ｖｍ＝Ｒｍ×（Ｉout ＋Ｉａ）／（Ｎ＋２） … 式から分かるように、抵抗Ｒｍの両端の電圧が出力電
流Ｉout に比例するので、出力端子１５の電圧を測定す
ることにより、出力電流Ｉout を検出することができ
る。
り立つ。 Ｖｍ＝Ｒｍ×（Ｉout ＋Ｉａ）／（Ｎ＋２） … 式から分かるように、抵抗Ｒｍの両端の電圧が出力電
流Ｉout に比例するので、出力端子１５の電圧を測定す
ることにより、出力電流Ｉout を検出することができ
る。
【００５１】但し、この電流検出回路２７では、出力電
流Ｉout が０の時には式からＶｍは０にはならない。
例えば、トランジスタＱ１２とＱ１３の比であるＮ＝２
０、Ｉａ＝２ｍＡとすると、この回路の最大出力電流Ｉ
omaxは、Ｉomax＝（Ｉa ／２）×Ｎ＝２０ｍＡになる。
また、Ｒｍ＝４ｋΩとすると、 Ｉout ＝０の時、Ｖｍ＝４ｋΩ×２ｍＡ／２２＝０．３
６Ｖ Ｉout ＝２０ｍＡの時、Ｖｍ＝４ｋΩ×２２ｍＡ／２２
＝４Ｖ となる。なお、電源ＶDDをＡＤコンバータの電源にすれ
ば、出力端子１５を直接ＡＤコンバータの入力に接続す
ることができる。これは、本発明の電流検出回路は出力
電流に比例した電圧を出力する回路であり、ＡＤコンバ
ータは電流検出回路の出力電圧（アナログ値）をデイジ
タル値に変換してマイクロコンピュータに送るからであ
る。そして、マイクロコンピュータはＡＤコンバータの
出力に応じて制御を行う。更に、抵抗Ｒａの代わりに定
電流源を用いることもできる。
流Ｉout が０の時には式からＶｍは０にはならない。
例えば、トランジスタＱ１２とＱ１３の比であるＮ＝２
０、Ｉａ＝２ｍＡとすると、この回路の最大出力電流Ｉ
omaxは、Ｉomax＝（Ｉa ／２）×Ｎ＝２０ｍＡになる。
また、Ｒｍ＝４ｋΩとすると、 Ｉout ＝０の時、Ｖｍ＝４ｋΩ×２ｍＡ／２２＝０．３
６Ｖ Ｉout ＝２０ｍＡの時、Ｖｍ＝４ｋΩ×２２ｍＡ／２２
＝４Ｖ となる。なお、電源ＶDDをＡＤコンバータの電源にすれ
ば、出力端子１５を直接ＡＤコンバータの入力に接続す
ることができる。これは、本発明の電流検出回路は出力
電流に比例した電圧を出力する回路であり、ＡＤコンバ
ータは電流検出回路の出力電圧（アナログ値）をデイジ
タル値に変換してマイクロコンピュータに送るからであ
る。そして、マイクロコンピュータはＡＤコンバータの
出力に応じて制御を行う。更に、抵抗Ｒａの代わりに定
電流源を用いることもできる。
【００５２】図１３(a) は本発明の第８の実施例の電流
検出回路２８の構成を示す回路図である。第８の実施例
は、第７の実施例において、レギュレータ回路２０の抵
抗Ｒａが電流Ｉａが流れる定電流源１７に置き換えら
れ、モニタ抵抗Ｒｍに並列に電源ＶCCからの電流Ｉｂが
流れる定電流源１８が設けられている点のみが、第７の
実施例と異なる。そして、第８の実施例の電流検出回路
２８では、定電流源１８を流れる電流Ｉｂが定電流源１
７を流れる電流Ｉａの（Ｎ＋２）分の１になるように設
定されている。
検出回路２８の構成を示す回路図である。第８の実施例
は、第７の実施例において、レギュレータ回路２０の抵
抗Ｒａが電流Ｉａが流れる定電流源１７に置き換えら
れ、モニタ抵抗Ｒｍに並列に電源ＶCCからの電流Ｉｂが
流れる定電流源１８が設けられている点のみが、第７の
実施例と異なる。そして、第８の実施例の電流検出回路
２８では、定電流源１８を流れる電流Ｉｂが定電流源１
７を流れる電流Ｉａの（Ｎ＋２）分の１になるように設
定されている。
【００５３】この結果、Ｖｍ＝（Ｒｍ×Ｉout ）／（Ｎ
＋２）となるので、出力電流Ｉoutが０の時にモニタ抵
抗Ｒｍの両端電圧Ｖｍを０にすることができる。図１３
(b) は第８の実施例の電流検出回路２８を実現するため
の具体的な回路構成例を示す回路図である。図１３(b)
の回路の構成は、(a) で説明した第８の実施例の電流検
出回路２８の定電流源１７が抵抗Ｒａを用いて置き換え
られ、定電流源１８がカレントミラー回路ＣＭ６を構成
するトランジスタＱ２０，Ｑ２１と、ベースがトランジ
スタＱ１９のベースに接続するトランジスタＱ２２、及
びトランジスタＱ２２のエミッタとグランド間に挿入さ
れた抵抗Ｒｂを用いて置き換えられているだけであり、
その動作は第８の実施例の電流検出回路２８と同じであ
る。よって、ここではこれらの回路の詳細な説明を省略
する。これらの回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ
＋２）となるので、出力電流Ｉout が０の時にモニタ抵
抗Ｒｍの両端電圧Ｖｍを０にすることができる。
＋２）となるので、出力電流Ｉoutが０の時にモニタ抵
抗Ｒｍの両端電圧Ｖｍを０にすることができる。図１３
(b) は第８の実施例の電流検出回路２８を実現するため
の具体的な回路構成例を示す回路図である。図１３(b)
の回路の構成は、(a) で説明した第８の実施例の電流検
出回路２８の定電流源１７が抵抗Ｒａを用いて置き換え
られ、定電流源１８がカレントミラー回路ＣＭ６を構成
するトランジスタＱ２０，Ｑ２１と、ベースがトランジ
スタＱ１９のベースに接続するトランジスタＱ２２、及
びトランジスタＱ２２のエミッタとグランド間に挿入さ
れた抵抗Ｒｂを用いて置き換えられているだけであり、
その動作は第８の実施例の電流検出回路２８と同じであ
る。よって、ここではこれらの回路の詳細な説明を省略
する。これらの回路でもＶｍ＝（Ｒｍ×Ｉout ）／（Ｎ
＋２）となるので、出力電流Ｉout が０の時にモニタ抵
抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００５４】図１４は本発明の第９の実施例の電流検出
回路２９の構成を示す回路図である。第９の実施例は、
図１３(a) で説明した第８の実施例において、モニタ抵
抗Ｒｍの位置に２つのＰＮＰ型のトランジスタＱ２３，
Ｑ２４を備えたカレントミラー比１対１のカレントミラ
ー回路ＣＭ７が設けられており、モニタ抵抗Ｒｍがこの
カレントミラー回路ＣＭ７のトランジスタＱ２４のコレ
クタとグランド間に設けられている点が、第８の実施例
と異なる。トランジスタＱ２３，Ｑ２４を流れる電流値
がＩ３である点は第８の実施例と同じである。第９の実
施例では、モニタ端子１５は抵抗ＲｍとトランジスタＱ
２４のコレクタの接続点に設けられており、カレントミ
ラー回路ＣＭ７は電源ＶDDに接続されている。
回路２９の構成を示す回路図である。第９の実施例は、
図１３(a) で説明した第８の実施例において、モニタ抵
抗Ｒｍの位置に２つのＰＮＰ型のトランジスタＱ２３，
Ｑ２４を備えたカレントミラー比１対１のカレントミラ
ー回路ＣＭ７が設けられており、モニタ抵抗Ｒｍがこの
カレントミラー回路ＣＭ７のトランジスタＱ２４のコレ
クタとグランド間に設けられている点が、第８の実施例
と異なる。トランジスタＱ２３，Ｑ２４を流れる電流値
がＩ３である点は第８の実施例と同じである。第９の実
施例では、モニタ端子１５は抵抗ＲｍとトランジスタＱ
２４のコレクタの接続点に設けられており、カレントミ
ラー回路ＣＭ７は電源ＶDDに接続されている。
【００５５】第９の実施例の電流検出回路２９でも、定
電流源１８を流れる電流Ｉｂが定電流源１７を流れる電
流Ｉａの（Ｎ＋２）分の１になるように設定されてい
る。この結果、Ｖｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）と
なるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの
両端電圧Ｖｍを０にすることができる。第９の実施例で
も電源ＶDDをＡＤコンバータの電源にすれば、出力端子
１５を直接ＡＤコンバータの入力に接続することができ
る。
電流源１８を流れる電流Ｉｂが定電流源１７を流れる電
流Ｉａの（Ｎ＋２）分の１になるように設定されてい
る。この結果、Ｖｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）と
なるので、出力電流Ｉout が０の時にモニタ抵抗Ｒｍの
両端電圧Ｖｍを０にすることができる。第９の実施例で
も電源ＶDDをＡＤコンバータの電源にすれば、出力端子
１５を直接ＡＤコンバータの入力に接続することができ
る。
【００５６】図１５(a) ，(b) は第９の実施例の電流検
出回路２９を実現するための具体的な回路構成例を示す
回路図である。図１５(b) の回路の構成は、図１４で説
明した第９の実施例の電流検出回路２９の定電流源１７
が抵抗Ｒａを用いて置き換えられ、定電流源１８がカレ
ントミラー回路ＣＭ６を構成するトランジスタＱ２０，
Ｑ２１と、ベースがトランジスタＱ１９のベースに接続
するトランジスタＱ２２、及びトランジスタＱ２２のエ
ミッタとグランド間に挿入された抵抗Ｒｂを用いて置き
換えられているだけであり、その動作は第９の実施例の
電流検出回路２９と同じである。よって、ここではこれ
らの回路の詳細な説明を省略する。これらの回路でもＶ
ｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電
流Ｉoutが０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０
にすることができる。
出回路２９を実現するための具体的な回路構成例を示す
回路図である。図１５(b) の回路の構成は、図１４で説
明した第９の実施例の電流検出回路２９の定電流源１７
が抵抗Ｒａを用いて置き換えられ、定電流源１８がカレ
ントミラー回路ＣＭ６を構成するトランジスタＱ２０，
Ｑ２１と、ベースがトランジスタＱ１９のベースに接続
するトランジスタＱ２２、及びトランジスタＱ２２のエ
ミッタとグランド間に挿入された抵抗Ｒｂを用いて置き
換えられているだけであり、その動作は第９の実施例の
電流検出回路２９と同じである。よって、ここではこれ
らの回路の詳細な説明を省略する。これらの回路でもＶ
ｍ＝（Ｒｍ×Ｉout ）／（Ｎ＋２）となるので、出力電
流Ｉoutが０の時にモニタ抵抗Ｒｍの両端電圧Ｖｍを０
にすることができる。
【００５７】図１５(b) の回路の構成は、(a) の回路の
抵抗Ｒａとグランド間にＮＰＮ型のトランジスタＱａが
挿入され、トランジスタＱ２２と抵抗Ｒｂがトランジス
タＱａとカレントミラー回路ＣＭ５を構成するトランジ
スタＱｂで構成されている点が(a) の回路と異なる。そ
して、このカレントミラー回路ＣＭ５では、トランジス
タＱａとトランジスタＱｂを流れる電流のカレントミラ
ー比が（Ｎ＋２）対１となるように設定されている。従
って、図１１の回路でもＶｍ＝（Ｒｍ×Ｉout）／（Ｎ
＋２）となるので、出力電流Ｉout が０の時にモニタ抵
抗Ｒｍの両端電圧Ｖｍを０にすることができる。
抵抗Ｒａとグランド間にＮＰＮ型のトランジスタＱａが
挿入され、トランジスタＱ２２と抵抗Ｒｂがトランジス
タＱａとカレントミラー回路ＣＭ５を構成するトランジ
スタＱｂで構成されている点が(a) の回路と異なる。そ
して、このカレントミラー回路ＣＭ５では、トランジス
タＱａとトランジスタＱｂを流れる電流のカレントミラ
ー比が（Ｎ＋２）対１となるように設定されている。従
って、図１１の回路でもＶｍ＝（Ｒｍ×Ｉout）／（Ｎ
＋２）となるので、出力電流Ｉout が０の時にモニタ抵
抗Ｒｍの両端電圧Ｖｍを０にすることができる。
【００５８】図１６(a) 〜(c) は本発明の第１０の実施
例を示すものであり、これまでに説明した第１から第９
の実施例の電流検出回路２１〜２９が設けられたレギュ
レータ回路１０，２０が大電流出力の回路として構成さ
れる場合に対応できるようにしたものである。レギュレ
ータ回路１０，２０が大電流出力の回路として構成され
る場合には、例えば、図１６(a) に示すように、出力端
子１３の前段に、２つのＮＰＮ型トランジスタＱＡ，Ｑ
Ｂを備えたカレントミラー回路ＣＭ８が設けられる。こ
の増幅用のカレントミラー回路ＣＭ８は、カレントミラ
ー比がＭ対１であり、トランジスタＱＡを流れる電流Ｉ
Ａは、トランジスタＱＢを流れる電流ＩＢのＭ倍となっ
ている。
例を示すものであり、これまでに説明した第１から第９
の実施例の電流検出回路２１〜２９が設けられたレギュ
レータ回路１０，２０が大電流出力の回路として構成さ
れる場合に対応できるようにしたものである。レギュレ
ータ回路１０，２０が大電流出力の回路として構成され
る場合には、例えば、図１６(a) に示すように、出力端
子１３の前段に、２つのＮＰＮ型トランジスタＱＡ，Ｑ
Ｂを備えたカレントミラー回路ＣＭ８が設けられる。こ
の増幅用のカレントミラー回路ＣＭ８は、カレントミラ
ー比がＭ対１であり、トランジスタＱＡを流れる電流Ｉ
Ａは、トランジスタＱＢを流れる電流ＩＢのＭ倍となっ
ている。
【００５９】このような回路では、出力端子１３から
は、図３の出力端子１３から流れ出る電流Ｉout のＭ＋
１倍の電流ＩOUT が流れ出ることになる。図１６(a) の
回路では、図３の回路のモニタ抵抗Ｒｍの両端電圧Ｖｍ
から算出した出力電流Ｉout のＭ＋１倍の電流ＩOUT ＝
（Ｍ＋１）×Ｉout が出力端子１３から出力されること
になる。よって、図３〜図７で説明した電流検出回路２
１から２４を、増幅用のカレントミラー回路ＣＭ８が設
けられたレギュレータ回路１０に適用する場合には、モ
ニタ端子１５において検出されるモニタ電圧Ｖｍに対し
て、下式、 Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×Ｎ） を適用して出力電流Ｉout を求めれば良い。
は、図３の出力端子１３から流れ出る電流Ｉout のＭ＋
１倍の電流ＩOUT が流れ出ることになる。図１６(a) の
回路では、図３の回路のモニタ抵抗Ｒｍの両端電圧Ｖｍ
から算出した出力電流Ｉout のＭ＋１倍の電流ＩOUT ＝
（Ｍ＋１）×Ｉout が出力端子１３から出力されること
になる。よって、図３〜図７で説明した電流検出回路２
１から２４を、増幅用のカレントミラー回路ＣＭ８が設
けられたレギュレータ回路１０に適用する場合には、モ
ニタ端子１５において検出されるモニタ電圧Ｖｍに対し
て、下式、 Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×Ｎ） を適用して出力電流Ｉout を求めれば良い。
【００６０】一方、図８から図１１で説明した電流検出
回路２５、２６が設けられたレギュレータ回路２０に増
幅用のカレントミラー回路ＣＭ８が設けられた場合は、
モニタ端子１５において検出されるモニタ電圧Ｖｍに対
して、下式、 Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×（Ｎ＋１）） を適用して出力電流を求めれば良い。図１６(b) は図９
で説明したレギュレータ回路２０及び電流検出回路２６
に増幅用のカレントミラー回路ＣＭ８が設けられた回路
を示すものである。
回路２５、２６が設けられたレギュレータ回路２０に増
幅用のカレントミラー回路ＣＭ８が設けられた場合は、
モニタ端子１５において検出されるモニタ電圧Ｖｍに対
して、下式、 Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×（Ｎ＋１）） を適用して出力電流を求めれば良い。図１６(b) は図９
で説明したレギュレータ回路２０及び電流検出回路２６
に増幅用のカレントミラー回路ＣＭ８が設けられた回路
を示すものである。
【００６１】更に、図１２から図１５で説明した電流検
出回路２７〜２９が設けられたレギュレータ回路２０に
増幅用のカレントミラー回路ＣＭ８が設けられた場合
は、モニタ端子１５において検出されるモニタ電圧Ｖｍ
に対して、下式、 Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×（Ｎ＋２）） を適用して出力電流を求めれば良い。図１６(c) は図１
４で説明したレギュレータ回路２０及び電流検出回路２
９に増幅用のカレントミラー回路ＣＭ８が設けられた回
路を示すものである。
出回路２７〜２９が設けられたレギュレータ回路２０に
増幅用のカレントミラー回路ＣＭ８が設けられた場合
は、モニタ端子１５において検出されるモニタ電圧Ｖｍ
に対して、下式、 Ｖｍ＝Ｒｍ×ＩOUT ／（（Ｍ＋１）×（Ｎ＋２）） を適用して出力電流を求めれば良い。図１６(c) は図１
４で説明したレギュレータ回路２０及び電流検出回路２
９に増幅用のカレントミラー回路ＣＭ８が設けられた回
路を示すものである。
【００６２】図１７(a) ，(b) は本発明の第１１の実施
例の電流検出回路の構成例を示す回路図である。第１１
の実施例は、以上説明した第１から第１０の実施例の回
路の回路電流をオン／オフする機能を設けたものであ
る。即ち、レギュレータ回路に出力カット機能を設けた
ものである。図１７(a) ，(b) の回路は、図１０(a) の
回路にオン／オフスイッチＳＷ１を設けたものである。
例の電流検出回路の構成例を示す回路図である。第１１
の実施例は、以上説明した第１から第１０の実施例の回
路の回路電流をオン／オフする機能を設けたものであ
る。即ち、レギュレータ回路に出力カット機能を設けた
ものである。図１７(a) ，(b) の回路は、図１０(a) の
回路にオン／オフスイッチＳＷ１を設けたものである。
【００６３】図１７(a) の回路は、図１０(a) の回路の
トランジスタＱ１２，Ｑ１３，及びＱ１４のベースの共
通接続点と電源ＶCCとの間にオン／オフスイッチＳＷ１
を設けたものである。このオン／オフスイッチＳＷ１を
オンにすると、トランジスタＱ１２，Ｑ１３，及びＱ１
４のベースが電源ＶCCと同電位になるのでトランジスタ
Ｑ１２，Ｑ１３，及びＱ１４がオフする。この結果、出
力端子１３から出力される出力電流Ｉout が０になる。
トランジスタＱ１２，Ｑ１３，及びＱ１４のベースの共
通接続点と電源ＶCCとの間にオン／オフスイッチＳＷ１
を設けたものである。このオン／オフスイッチＳＷ１を
オンにすると、トランジスタＱ１２，Ｑ１３，及びＱ１
４のベースが電源ＶCCと同電位になるのでトランジスタ
Ｑ１２，Ｑ１３，及びＱ１４がオフする。この結果、出
力端子１３から出力される出力電流Ｉout が０になる。
【００６４】図１７(b) の回路は、図１０(a) の回路の
トランジスタＱ１６，Ｑ１７，及びＱ１８のベースの共
通接続点とグランドとの間にオン／オフスイッチＳＷ１
を設けたものである。このオン／オフスイッチＳＷ１を
オンにすると、トランジスタＱ１６，Ｑ１７，及びＱ１
８のベースがグランドと同電位になるのでトランジスタ
Ｑ１６，Ｑ１７，及びＱ１８がオフする。すると、トラ
ンジスタＱ１がオフすることになるので、出力端子１３
から出力される出力電流Ｉout が０になる。
トランジスタＱ１６，Ｑ１７，及びＱ１８のベースの共
通接続点とグランドとの間にオン／オフスイッチＳＷ１
を設けたものである。このオン／オフスイッチＳＷ１を
オンにすると、トランジスタＱ１６，Ｑ１７，及びＱ１
８のベースがグランドと同電位になるのでトランジスタ
Ｑ１６，Ｑ１７，及びＱ１８がオフする。すると、トラ
ンジスタＱ１がオフすることになるので、出力端子１３
から出力される出力電流Ｉout が０になる。
【００６５】このオン／オフスイッチＳＷ１は、他の実
施例の回路にも設置することができる。図１８(a) ，
(b) は本発明の第１２の実施例の電流検出回路の構成例
を示す回路図である。第１２の実施例では、図３〜図１
６で説明したトランジスタＱ１のベースに印加する基準
電圧Ｖａを電源ＶCCからの電源に変更すると共に、図１
７で説明したオン／オフスイッチＳＷ１を設けること
で、ハイレベル側出力の飽和電圧の制御と出力電流の検
出ができるハイサイドドライバを実現したものである。
施例の回路にも設置することができる。図１８(a) ，
(b) は本発明の第１２の実施例の電流検出回路の構成例
を示す回路図である。第１２の実施例では、図３〜図１
６で説明したトランジスタＱ１のベースに印加する基準
電圧Ｖａを電源ＶCCからの電源に変更すると共に、図１
７で説明したオン／オフスイッチＳＷ１を設けること
で、ハイレベル側出力の飽和電圧の制御と出力電流の検
出ができるハイサイドドライバを実現したものである。
【００６６】図１８(a) の回路では、図１７(a) で説明
した回路の基準電圧Ｖａを発生するバッテリ８の代わり
に、抵抗Ｒｒ、ダイオード接続のＰＮＰ型トランジスタ
Ｑｒ、及び定電流源Ｉｒ、を直列に接続した回路を電源
ＶCCとグランド間に設け、トランジスタＱｒのベース電
圧ＶａをトランジスタＱ１のベースに接続したものであ
る。この時のトランジスタＱｒのベース電圧Ｖａは、 Ｖａ＝ＶCC−（Ｒr ×Ｉｒ）−ＶBE(Qr) となる。そして、図１８(a) の回路には、更に、レギュ
レータ回路２０の出力の大電流化を図るために、図１６
で説明した増幅用のカレントミラー回路ＣＭ８が出力端
子１３の前段に挿入されている。この回路の出力電圧Ｖ
out は、 Ｖout ＝Ｖａ＋ＶBE(Q1)−ＶBE(Q13) ≒ＶCC−Ｒr ×Ｉ
r −ＶBE(Qr) となる。Ｒr ×Ｉr は、トランジスタＱ１２が飽和しな
いような電圧、例えば、０．５Ｖ程度の設定とする。
した回路の基準電圧Ｖａを発生するバッテリ８の代わり
に、抵抗Ｒｒ、ダイオード接続のＰＮＰ型トランジスタ
Ｑｒ、及び定電流源Ｉｒ、を直列に接続した回路を電源
ＶCCとグランド間に設け、トランジスタＱｒのベース電
圧ＶａをトランジスタＱ１のベースに接続したものであ
る。この時のトランジスタＱｒのベース電圧Ｖａは、 Ｖａ＝ＶCC−（Ｒr ×Ｉｒ）−ＶBE(Qr) となる。そして、図１８(a) の回路には、更に、レギュ
レータ回路２０の出力の大電流化を図るために、図１６
で説明した増幅用のカレントミラー回路ＣＭ８が出力端
子１３の前段に挿入されている。この回路の出力電圧Ｖ
out は、 Ｖout ＝Ｖａ＋ＶBE(Q1)−ＶBE(Q13) ≒ＶCC−Ｒr ×Ｉ
r −ＶBE(Qr) となる。Ｒr ×Ｉr は、トランジスタＱ１２が飽和しな
いような電圧、例えば、０．５Ｖ程度の設定とする。
【００６７】また、この時のモニタ端子１５のモニタ電
圧Ｖｍは、 Ｖｍ＝Ｒｍ×Ｉout ／（（Ｍ＋１）×（Ｎ＋１）） となる。図１８(b) の回路は、図１７(a) で説明した回
路の基準電圧Ｖａを発生するバッテリ８の代わりに、抵
抗Ｒｒ、制御アンプＡＭＰ３、及び定電流源Ｉｒを電源
ＶCCとグランド間に設けたものである。抵抗Ｒｒと定電
流源Ｉｒは直列接続されて電源ＶCCとグランド間に接続
されている。そして、制御アンプＡＭＰ３の非反転入力
が抵抗Ｒｒと定電流源Ｉｒの接続点に接続され、制御ア
ンプＡＭＰ３の反転入力がトランジスタＱ１２のコレク
タに接続され、制御アンプＡＭＰ３の出力がトランジス
タＱ１のベースに接続されている。図１８(b) の回路に
も、レギュレータ回路２０の出力の大電流化を図るため
に、図１６で説明した増幅用のカレントミラー回路ＣＭ
８が出力端子１３の前段に挿入されている。
圧Ｖｍは、 Ｖｍ＝Ｒｍ×Ｉout ／（（Ｍ＋１）×（Ｎ＋１）） となる。図１８(b) の回路は、図１７(a) で説明した回
路の基準電圧Ｖａを発生するバッテリ８の代わりに、抵
抗Ｒｒ、制御アンプＡＭＰ３、及び定電流源Ｉｒを電源
ＶCCとグランド間に設けたものである。抵抗Ｒｒと定電
流源Ｉｒは直列接続されて電源ＶCCとグランド間に接続
されている。そして、制御アンプＡＭＰ３の非反転入力
が抵抗Ｒｒと定電流源Ｉｒの接続点に接続され、制御ア
ンプＡＭＰ３の反転入力がトランジスタＱ１２のコレク
タに接続され、制御アンプＡＭＰ３の出力がトランジス
タＱ１のベースに接続されている。図１８(b) の回路に
も、レギュレータ回路２０の出力の大電流化を図るため
に、図１６で説明した増幅用のカレントミラー回路ＣＭ
８が出力端子１３の前段に挿入されている。
【００６８】図１８(b) の回路の出力電圧Ｖout とモニ
タ端子１５のモニタ電圧Ｖｍは図１８(a) の回路と同じ
である。図１９(a) ，(b) は、本発明の第１から第１２
の実施例の電流検出回路を集積回路化した場合の構成例
を示す回路図である。集積回路ＩＣには、電源端子ＶC
C、入力端子Ｖin、出力端子Ｖout 、アース端子、及び
モニタ端子が設けられている。そして、図１９(a) に示
す例の集積回路ＩＣでは、モニタ端子にモニタ抵抗Ｒｍ
を接続してモニタ電圧Ｖｍを測定するようになってい
る。また、図１９(b)に示す集積回路ＩＣでは、モニタ
端子にモニタ抵抗Ｒｍを介して電源ＶDDを接続してモニ
タ電圧Ｖｍを測定するようになっている。このように、
本発明の電流検出回路は集積化が可能である。
タ端子１５のモニタ電圧Ｖｍは図１８(a) の回路と同じ
である。図１９(a) ，(b) は、本発明の第１から第１２
の実施例の電流検出回路を集積回路化した場合の構成例
を示す回路図である。集積回路ＩＣには、電源端子ＶC
C、入力端子Ｖin、出力端子Ｖout 、アース端子、及び
モニタ端子が設けられている。そして、図１９(a) に示
す例の集積回路ＩＣでは、モニタ端子にモニタ抵抗Ｒｍ
を接続してモニタ電圧Ｖｍを測定するようになってい
る。また、図１９(b)に示す集積回路ＩＣでは、モニタ
端子にモニタ抵抗Ｒｍを介して電源ＶDDを接続してモニ
タ電圧Ｖｍを測定するようになっている。このように、
本発明の電流検出回路は集積化が可能である。
【００６９】なお、以上の実施例では、出力電流が出力
端子から流れ出る形式の回路、例えば、正電圧レギュレ
ータやハイサイドドライバ等について説明したが、各回
路のＰＮＰ型トランジスタをＮＰＮ型トランジスタに、
ＰＮＰ型トランジスタをＮＰＮ型トランジスタに置き換
えることにより、本発明の電流検出回路は、電流が出力
端子に流れ込む形式の回路、例えば、負電圧レギュレー
タやローサイドドライバ等に適用することも可能であ
る。
端子から流れ出る形式の回路、例えば、正電圧レギュレ
ータやハイサイドドライバ等について説明したが、各回
路のＰＮＰ型トランジスタをＮＰＮ型トランジスタに、
ＰＮＰ型トランジスタをＮＰＮ型トランジスタに置き換
えることにより、本発明の電流検出回路は、電流が出力
端子に流れ込む形式の回路、例えば、負電圧レギュレー
タやローサイドドライバ等に適用することも可能であ
る。
【００７０】また、以上説明した実施例では、電流検出
回路はバイポーラトランジスタのみで構成されている
が、本発明の電流検出回路はバイポーラトランジスタの
一部、または、全部をＭＯＳ型のＦＥＴに置き換えるこ
とも可能である。更に、以上説明した実施例では、レギ
ュレータ回路の電流検出回路について説明を行ったが、
その他の出力回路の電流検出回路についても本発明を有
効に適用することができる。
回路はバイポーラトランジスタのみで構成されている
が、本発明の電流検出回路はバイポーラトランジスタの
一部、または、全部をＭＯＳ型のＦＥＴに置き換えるこ
とも可能である。更に、以上説明した実施例では、レギ
ュレータ回路の電流検出回路について説明を行ったが、
その他の出力回路の電流検出回路についても本発明を有
効に適用することができる。
【００７１】
【発明の効果】以上説明したように、本発明によれば、
特に出力端子に接続された負荷に対して大きな電流が出
力されるレギュレータ回路や出力回路において、大電流
の流れる回路に電流検出用の抵抗を挿入することなく、
出力端子から流れる大電流を簡単な構成の回路を用いて
電圧に変換して検出することができるという効果があ
る。
特に出力端子に接続された負荷に対して大きな電流が出
力されるレギュレータ回路や出力回路において、大電流
の流れる回路に電流検出用の抵抗を挿入することなく、
出力端子から流れる大電流を簡単な構成の回路を用いて
電圧に変換して検出することができるという効果があ
る。
【図１】(a) ，(b) は従来技術における電流検出回路を
示す回路図である。
示す回路図である。
【図２】本発明を適用するレギュレータ回路の一例の構
成を示す回路図である。
成を示す回路図である。
【図３】本発明の第１の実施例の電流検出回路の構成を
示す回路図である。
示す回路図である。
【図４】(a) ，(b) は第１の実施例の電流検出回路の具
体的な回路構成例を示す回路図である。
体的な回路構成例を示す回路図である。
【図５】本発明の第２の実施例の電流検出回路の構成を
示す回路図である。
示す回路図である。
【図６】本発明の第３の実施例の電流検出回路の構成を
示す回路図である。
示す回路図である。
【図７】本発明の第４の実施例の電流検出回路の構成を
示す回路図である。
示す回路図である。
【図８】本発明の第５の実施例の電流検出回路の構成を
示す回路図である。
示す回路図である。
【図９】本発明の第６の実施例の電流検出回路の構成を
示す回路図である。
示す回路図である。
【図１０】(a) ，(b) は本発明の第６の実施例の電流検
出回路の具体的な回路構成例を示す回路図である。
出回路の具体的な回路構成例を示す回路図である。
【図１１】本発明の第６の実施例の電流検出回路の具体
的な回路構成例の更に別の構成を示す回路図である。
的な回路構成例の更に別の構成を示す回路図である。
【図１２】本発明の第７の実施例の電流検出回路の構成
を示す回路図である。
を示す回路図である。
【図１３】(a) は本発明の第８の実施例の電流検出回路
の構成を示す回路図、(b) は第８の実施例の電流検出回
路の具体的な回路構成例を示す回路図である。
の構成を示す回路図、(b) は第８の実施例の電流検出回
路の具体的な回路構成例を示す回路図である。
【図１４】本発明の第９の実施例の電流検出回路の構成
を示す回路図である。
を示す回路図である。
【図１５】(a) ，(b) は本発明の第９の実施例の電流検
出回路の具体的な回路構成例を示す回路図である。
出回路の具体的な回路構成例を示す回路図である。
【図１６】(a) 〜(c) は本発明の第１０の実施例の電流
検出回路の構成例を示す回路図である。
検出回路の構成例を示す回路図である。
【図１７】(a) ，(b) は本発明の第１１の実施例の電流
検出回路の構成例を示す回路図である。
検出回路の構成例を示す回路図である。
【図１８】(a) ，(b) は本発明の第１２の実施例の電流
検出回路の構成例を示す回路図である。
検出回路の構成例を示す回路図である。
【図１９】(a) ，(b) は本発明の第１から第１２の実施
例の電流検出回路を集積回路化した場合の構成例を示す
回路図である。
例の電流検出回路を集積回路化した場合の構成例を示す
回路図である。
８…バッテリ １０，２０…レギュレータ回路 １１…入力端子 １２，１４，１７，１８…定電流源 １３…出力端子 １５…モニタ端子 Ｑ１〜Ｑ１１、Ｑａ，Ｑｂ，Ｑ２１〜Ｑ２４，Ｑｒ，Ｑ
Ａ，ＱＢ…トランジスタ Ｖａ，Ｖｂ…基準電圧 ＶCC, ＶDD…電源 Ｒm …モニタ抵抗
Ａ，ＱＢ…トランジスタ Ｖａ，Ｖｂ…基準電圧 ＶCC, ＶDD…電源 Ｒm …モニタ抵抗
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G035 AB02 AC02 AD02 AD03 AD10 AD54 AD56 AD58 5H410 BB04 CC02 DD02 EA10 EB16 EB37 FF03 FF05 FF25 GG00 KK08 5H420 BB12 CC02 DD02 EA11 EA40 EB18 EB37 FF03 FF04 FF21 FF25 HJ01 NA17 NA21 NB02 NB12 NB13 NB14 NB24 NB36 NC02 NC27 NC33 5J091 AA03 AA59 CA36 FA05 FP05 HA02 HA25 KA02 KA05 KA09 KA12 KA28 SA11 TA01
Claims (16)
- 【請求項１】 入力端子と出力端子との間に定電流源が
設けられ、前記定電流源から前記出力端子に流れる電流
を、基準電圧及び電流制御素子によって制御する出力制
御回路の電流検出回路であって、 前記入力端子に接続された別の定電流源と、 ２つの入力が前記電流制御素子と前記別の定電流源にそ
れぞれ接続された第１のカレントミラー回路と、 前記別の定電流源と前記第１のカレントミラー回路との
接続点とグランド間に接続された電流モニタ用抵抗とを
備え、 前記電流モニタ用抵抗の両端に、前記出力端子に流れる
電流に比例した電圧が現れるようにしたことを特徴とす
る電流検出回路。 - 【請求項２】 入力端子と出力端子との間に定電流源が
設けられ、前記出力端子に流れる電流を、基準電圧及び
電流制御素子によって制御する出力制御回路の電流検出
回路であって、 前記入力端子に接続された別の定電流源と、 ２つの入力が前記電流制御素子と前記別の定電流源にそ
れぞれ接続された第１のカレントミラー回路と、 前記別の定電流源と前記第１のカレントミラー回路との
接続点に一方の入力が接続された第２のカレントミラー
回路と、 この第２のカレントミラー回路の他方の入力に一端が接
続する電流モニタ用抵抗と、 この電流モニタ用抵抗の他端に接続する第２の電源とを
備え、 前記電流モニタ用抵抗の両端に、前記出力端子に流れる
電流に比例した電圧が現れるようにしたことを特徴とす
る電流検出回路。 - 【請求項３】 第１の電源が接続する入力端子と出力端
子との間に定電流源が設けられ、前記出力端子に流れる
電流を、基準電圧及び電流制御素子によって制御する出
力制御回路の電流検出回路であって、 前記入力端子に接続された別の定電流源と、 ２つの入力が前記電流制御素子と前記別の定電流源にそ
れぞれ接続された第１のカレントミラー回路と、 前記別の定電流源と前記第１のカレントミラー回路との
接続点に一方の入力が接続されたＮＰＮ型トランジスタ
から構成される第２のカレントミラー回路と、 ２つの入力が第２の電源に接続され、一方の出力が前記
第２のカレントミラー回路の他方の入力に接続され、他
方の出力が電流モニタ用抵抗を介してグランドに接続さ
れたＰＮＰ型トランジスタから構成される第３のカレン
トミラー回路とを備え、 前記電流モニタ用抵抗の両端に、前記出力端子に流れる
電流に比例した電圧が現れるようにしたことを特徴とす
る電流検出回路。 - 【請求項４】 第１の電源が接続する入力端子と出力端
子との間に定電流源が設けられ、前記出力端子に流れる
電流を、基準電圧及び電流制御回路によって制御する出
力制御回路の電流検出回路であって、 前記入力端子に接続された別の定電流源と、 ２つの入力が前記電流制御素子と前記別の定電流源にそ
れぞれ接続された第１のカレントミラー回路と、 ２つの入力が第２の電源に接続され、一方の出力が前記
第１のカレントミラー回路と前記電流制御素子との接続
点に接続され、他方の出力が電流モニタ用抵抗を介して
グランドに接続されたＰＮＰ型トランジスタから構成さ
れる第２のカレントミラー回路とを備え、 前記電流モニタ用抵抗の両端に、前記出力端子に流れる
電流に比例した電圧が現れるようにしたことを特徴とす
る電流検出回路。 - 【請求項５】 電源に接続する入力端子に２つの入力が
接続し、前記電源からの電流を、Ｎを正の数として、Ｎ
対１の比率で流す第１のカレントミラー回路と、Ｎ倍の
電流が流れる側の前記第１のカレントミラー回路の出力
に接続する出力端子と、この出力端子に流れる電流を基
準電圧により制御する第１の電流制御素子と、前記第１
のカレントミラー回路の他方の出力を流れる電流を別の
基準電圧により制御する第２の電流制御素子と、前記第
１の電流制御素子と前記第２の電流制御素子の出力とグ
ランドとの間に設けられた抵抗とを備えた出力制御回路
の電流検出回路であって、 前記第１のカレントミラー回路を構成する２つのトラン
ジスタのベースの共通接続点にベースが接続し、エミッ
タが前記電源に接続するトランジスタと、 このトランジスタのコレクタとグランドとの間に接続さ
れた電流モニタ用抵抗とを備え、 前記電流モニタ用抵抗の両端に、前記出力端子に流れる
電流に比例した電圧が現れるようにしたことを特徴とす
る電流検出回路。 - 【請求項６】 電源に接続する入力端子に２つの入力が
接続し、前記電源からの電流を、Ｎを正の数として、Ｎ
対１の比率で流す第１のカレントミラー回路と、Ｎ倍の
電流が流れる側の前記第１のカレントミラー回路の出力
に接続する出力端子と、この出力端子に流れる電流を基
準電圧により制御する第１の電流制御素子と、前記第１
のカレントミラー回路の他方の出力を流れる電流を別の
基準電圧により制御する第２の電流制御素子と、前記第
１の電流制御素子と前記第２の電流制御素子の出力とグ
ランドとの間に設けられた定電流源とを備えた出力制御
回路の電流検出回路であって、 前記第１のカレントミラー回路を構成する２つのトラン
ジスタのベースの共通接続点にベースが接続し、エミッ
タが前記電源に接続するトランジスタと、 このトランジスタのコレクタとグランドとの間に接続さ
れた電流モニタ用抵抗と、 この電流モニタ用抵抗に並列に設けられ、前記定電流源
を流れる電流の（Ｎ＋１）分の１の電流が流れるように
した別の定電流源とを備え、 前記電流モニタ用抵抗の両端に、前記出力端子に流れる
電流に比例した電圧が現れるようにしたことを特徴とす
る電流検出回路。 - 【請求項７】 請求項６に記載の電流検出回路におい
て、前記定電流源と前記別の定電流源とを、（Ｎ＋１）
対１の比率で電流を流すカレントミラー回路で構成した
ことを特徴とする電流検出回路。 - 【請求項８】 第１の電源に接続する入力端子に２つの
入力が接続し、前記電源からの電流を、Ｎを正の数とし
て、Ｎ対１の比率で流す第１のカレントミラー回路と、
Ｎ倍の電流が流れる側の前記第１のカレントミラー回路
の出力に接続する出力端子と、この出力端子に流れる電
流を基準電圧により制御する第１の電流制御素子と、前
記第１のカレントミラー回路の他方の出力を流れる電流
を別の基準電圧により制御する第２の電流制御素子と、
前記第１の電流制御素子と前記第２の電流制御素子の出
力とグランドとの間に設けられた抵抗とを備えた出力制
御回路の電流検出回路であって、 前記第１の電流制御素子の出力と前記第２の電流制御素
子の出力の接続点にエミッタが接続し、ベースが前記別
の基準電圧に接続されたトランジスタと、 このトランジスタのコレクタに一端が接続する電流モニ
タ用抵抗と、 この電流モニタ用抵抗の他端に接続する第２の電源とを
備え、 前記電流モニタ用抵抗の両端に、前記出力端子に流れる
電流に比例した電圧が現れるようにしたことを特徴とす
る電流検出回路。 - 【請求項９】 電源に接続する入力端子に２つの入力が
接続し、前記電源からの電流を、Ｎを正の数として、Ｎ
対１の比率で流す第１のカレントミラー回路と、Ｎ倍の
電流が流れる側の前記第１のカレントミラー回路の出力
に接続する出力端子と、この出力端子に流れる電流を基
準電圧により制御する第１の電流制御素子と、前記第１
のカレントミラー回路の他方の出力を流れる電流を別の
基準電圧により制御する第２の電流制御素子と、前記第
１の電流制御素子と前記第２の電流制御素子の出力とグ
ランドとの間に設けられた定電流源とを備えた出力制御
回路の電流検出回路であって、 前記第１の電流制御素子の出力と前記第２の電流制御素
子の出力の接続点にエミッタが接続し、ベースが前記基
準電圧に接続されたトランジスタと、 このトランジスタのコレクタに一端が接続する電流モニ
タ用抵抗と、 この電流モニタ用抵抗の他端に接続する第２の電源と、 前記トランジスタのコレクタと前記第１の電源との間に
接続され、前記定電流源を流れる電流の（Ｎ＋２）分の
１の電流が流れるようにした別の定電流源とを備え、 前記電流モニタ用抵抗の両端に、前記出力端子に流れる
電流に比例した電圧が現れるようにしたことを特徴とす
る電流検出回路。 - 【請求項１０】 電源に接続する入力端子に２つの入力
が接続し、前記電源からの電流を、Ｎを正の数として、
Ｎ対１の比率で流す第１のカレントミラー回路と、Ｎ倍
の電流が流れる側の前記第１のカレントミラー回路の出
力に接続する出力端子と、この出力端子から流れ出る電
流を基準電圧により制御する第１の電流制御素子と、前
記第１のカレントミラー回路の他方の出力を流れる電流
を別の基準電圧により制御する第２の電流制御素子と、
前記第１の電流制御素子と前記第２の電流制御素子の出
力とグランドとの間に設けられた定電流源とを備えた出
力制御回路の電流検出回路であって、 前記第１の電流制御素子の出力と前記第２の電流制御素
子の出力の接続点にエミッタが接続し、ベースが前記別
の基準電圧に接続されたトランジスタと、 このトランジスタのコレクタと前記第１の電源との間に
接続され、前記定電流源を流れる電流の（Ｎ＋２）分の
１の電流が流れるようにした別の定電流源と、 ２つの入力が第２の電源に接続され、一方の出力が前記
トランジスタのコレクタに接続され、他方の出力が電流
モニタ用抵抗を介してグランドに接続されたＰＮＰ型ト
ランジスタから構成される第２のカレントミラー回路と
を備え、 前記電流モニタ用抵抗の両端に、前記出力端子に流れる
電流に比例した電圧が現れるようにしたことを特徴とす
る電流検出回路。 - 【請求項１１】 請求項１から１０の何れか１項に記載
の電流検出回路を備えた出力制御回路において、前記出
力端子の前段に出力増幅用のカレントミラー回路を設
け、この出力増幅用のカレントミラー回路は、その一方
の入力が前記第１の電源に接続し、他方の入力が前記出
力制御回路の出力に接続し、その出力が前記出力端子に
接続すると共に、前記出力制御回路からの出力電流と前
記電源からの電流を、Ｍを正の数として、１対Ｍの比率
で流すようにしたことを特徴とする電流検出回路。 - 【請求項１２】 請求項１から１１の何れか１項に記載
の電流検出回路において、前記電流検出回路の一部にオ
ン／オフスイッチを設け、このオン／オフスイッチのオ
フによって前記出力端子に出力が現れないようにしたこ
とを特徴とする電流検出回路。 - 【請求項１３】 請求項１から１１の何れか１項に記載
の電流検出回路において、電源電圧からの電圧に変更
し、更に前記電流検出回路の一部にオン／オフスイッチ
を設け、このオン／オフスイッチのオフによって前記出
力端子に出力が現われないようにしたことを特徴とする
電流検出回路。 - 【請求項１４】 電流検出回路を含む出力制御回路が集
積化されたＩＣであって、請求項１から１３の何れか１
項に記載の出力制御回路、及び、電流検出回路を含むこ
とを特徴とするＩＣ。 - 【請求項１５】 請求項１から１４の何れか１項に記載
の電流検出回路において、前記カレントミラー回路がバ
イポーラトランジスタによって構成されていることを特
徴とする電流検出回路。 - 【請求項１６】 請求項１から１４の何れか１項に記載
の電流検出回路において、前記カレントミラー回路の一
部又は全部がＭＯＳ型トランジスタによって構成されて
いることを特徴とする電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36130398A JP4245214B2 (ja) | 1998-12-18 | 1998-12-18 | 電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36130398A JP4245214B2 (ja) | 1998-12-18 | 1998-12-18 | 電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000180478A true JP2000180478A (ja) | 2000-06-30 |
| JP4245214B2 JP4245214B2 (ja) | 2009-03-25 |
Family
ID=18473029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36130398A Expired - Fee Related JP4245214B2 (ja) | 1998-12-18 | 1998-12-18 | 電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4245214B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065358A (ja) * | 2013-01-16 | 2013-04-11 | Seiko Epson Corp | 電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 |
| WO2013094148A1 (ja) * | 2011-12-19 | 2013-06-27 | 株式会社デンソー | 電流検出回路および半導体集積回路装置 |
| JP2021040246A (ja) * | 2019-09-03 | 2021-03-11 | 株式会社東芝 | 増幅回路 |
| CN118275762A (zh) * | 2024-06-04 | 2024-07-02 | 苏州贝克微电子股份有限公司 | 一种低功耗的电流检测电路 |
-
1998
- 1998-12-18 JP JP36130398A patent/JP4245214B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013094148A1 (ja) * | 2011-12-19 | 2013-06-27 | 株式会社デンソー | 電流検出回路および半導体集積回路装置 |
| JP2013127709A (ja) * | 2011-12-19 | 2013-06-27 | Denso Corp | 電流検出回路および半導体集積回路装置 |
| US9531186B2 (en) | 2011-12-19 | 2016-12-27 | Denso Corporation | Current detection circuit and semiconductor integrated circuit device |
| JP2013065358A (ja) * | 2013-01-16 | 2013-04-11 | Seiko Epson Corp | 電圧発生回路、定電圧回路および電圧発生回路の電流検出方法 |
| JP2021040246A (ja) * | 2019-09-03 | 2021-03-11 | 株式会社東芝 | 増幅回路 |
| JP7438694B2 (ja) | 2019-09-03 | 2024-02-27 | 株式会社東芝 | 増幅回路 |
| CN118275762A (zh) * | 2024-06-04 | 2024-07-02 | 苏州贝克微电子股份有限公司 | 一种低功耗的电流检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4245214B2 (ja) | 2009-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1557679B1 (en) | High side current monitor | |
| JP3065605B2 (ja) | 直流安定化電源装置 | |
| US4103219A (en) | Shunt voltage regulator | |
| JP4614750B2 (ja) | レギュレータ | |
| JP2000180478A (ja) | 電流検出回路 | |
| JP2000244261A (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JP3451954B2 (ja) | 電圧比較回路 | |
| JPH04189007A (ja) | 差動アンプ回路 | |
| JPS63186576A (ja) | モータ速度制御装置 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| KR100208682B1 (ko) | 전류원 회로 | |
| JPS6214712Y2 (ja) | ||
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP2776034B2 (ja) | 定電流回路 | |
| JP2546051Y2 (ja) | 安定化電源回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JPH08307166A (ja) | 差動増幅器及び充電装置 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP4258837B2 (ja) | ２線式伝送回路 | |
| JPH04317580A (ja) | カレントセンスアンプリファイア | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JPH09204232A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |