JP2000244261A - 信号入力回路及びこれを用いた可変利得増幅器 - Google Patents
信号入力回路及びこれを用いた可変利得増幅器Info
- Publication number
- JP2000244261A JP2000244261A JP11043525A JP4352599A JP2000244261A JP 2000244261 A JP2000244261 A JP 2000244261A JP 11043525 A JP11043525 A JP 11043525A JP 4352599 A JP4352599 A JP 4352599A JP 2000244261 A JP2000244261 A JP 2000244261A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- current
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 入力信号電圧に対して出力信号電流が線形に
変化する入力範囲を拡大した信号入力回路を提供する。 【解決手段】 入力端子１０からの入力信号電圧ＶＣＮ
Ｔが一方の入力端子に与えられ、他方の入力端子に第１
の基準電圧Ｖｒｅｆ１が与えられた第１の差動増幅器１
１と、入力信号電圧ＶＣＮＴの直流レベルを所定量シフ
トするレベルシフト回路１３と、レベルシフト回路１３
の出力信号電圧が一方の入力端子に与えられ、他方の入
力端子に第２の基準電圧Ｖｒｅｆ２が与えられた第２の
差動増幅器１２とを有し、差動増幅器１１，１２のそれ
ぞれの出力電流を加算器１４で加算して出力信号電流Ｉ
ＣＮＴとして出力端子２０へ出力する。
変化する入力範囲を拡大した信号入力回路を提供する。 【解決手段】 入力端子１０からの入力信号電圧ＶＣＮ
Ｔが一方の入力端子に与えられ、他方の入力端子に第１
の基準電圧Ｖｒｅｆ１が与えられた第１の差動増幅器１
１と、入力信号電圧ＶＣＮＴの直流レベルを所定量シフ
トするレベルシフト回路１３と、レベルシフト回路１３
の出力信号電圧が一方の入力端子に与えられ、他方の入
力端子に第２の基準電圧Ｖｒｅｆ２が与えられた第２の
差動増幅器１２とを有し、差動増幅器１１，１２のそれ
ぞれの出力電流を加算器１４で加算して出力信号電流Ｉ
ＣＮＴとして出力端子２０へ出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号電圧の入
力範囲を広くとることができる信号入力回路及びこれを
利得制御回路として用いた可変利得増幅器に関する。
力範囲を広くとることができる信号入力回路及びこれを
利得制御回路として用いた可変利得増幅器に関する。
【０００２】
【従来の技術】近年、携帯電話機に代表される無線通信
機器の開発が盛んに行われている。これらの無線通信機
器は、例えば人間が所持したり、自動車などに搭載され
て使用されるため、低消費電力で小型かつ軽量であるこ
とが要求される。このため、このような機器を構成する
部品は、従来の構成部品単体を多数接続したハイブリッ
ド構成よりも、小型化、軽量化に向くモノリシックＩＣ
（集積回路）化が強く望まれている。部品の小型化の他
に、機器の低価格化も当然に要求されるが、モノリシッ
クＩＣ化は低価格化にも欠かせない技術である。
機器の開発が盛んに行われている。これらの無線通信機
器は、例えば人間が所持したり、自動車などに搭載され
て使用されるため、低消費電力で小型かつ軽量であるこ
とが要求される。このため、このような機器を構成する
部品は、従来の構成部品単体を多数接続したハイブリッ
ド構成よりも、小型化、軽量化に向くモノリシックＩＣ
（集積回路）化が強く望まれている。部品の小型化の他
に、機器の低価格化も当然に要求されるが、モノリシッ
クＩＣ化は低価格化にも欠かせない技術である。
【０００３】このような無線通信機器においては、遠近
問題を克服するために無線受信回路系に可変利得増幅器
が使用される。可変利得増幅器の利得制御範囲は、ＣＤ
ＭＡ（符号分割多元接続）システムの場合、約８０ｄＢ
程度が必要とされる。図１０は可変利得増幅器の利得制
御電圧ＶＣＮＴと利得の関係を示す図であり、利得制御
電圧ＶＣＮＴの入力範囲をＷ（Ｖ）とすると、利得制御
電圧ＶＣＮＴに対する利得の感度は８０／Ｗ（ｄＢ／
Ｖ）となる。
問題を克服するために無線受信回路系に可変利得増幅器
が使用される。可変利得増幅器の利得制御範囲は、ＣＤ
ＭＡ（符号分割多元接続）システムの場合、約８０ｄＢ
程度が必要とされる。図１０は可変利得増幅器の利得制
御電圧ＶＣＮＴと利得の関係を示す図であり、利得制御
電圧ＶＣＮＴの入力範囲をＷ（Ｖ）とすると、利得制御
電圧ＶＣＮＴに対する利得の感度は８０／Ｗ（ｄＢ／
Ｖ）となる。
【０００４】この利得制御電圧ＶＣＮＴの入力範囲Ｗ
（Ｖ）を小さくすると、利得制御電圧ＶＣＮＴに対する
利得の感度が高くなって、僅かな電圧変化で利得が大き
く変化してしまい、精度の高い利得制御が難しくなる。
携帯用無線通信機器の場合、電源の低電圧化が要求され
るため、この入力範囲Ｗ（Ｖ）を電源電圧の範囲内でで
きるだけ大きくとることが必要となる。すなわち、低電
圧側の電圧源Ｖｅｅ（以下では、グラウンドＧＮＤとす
る）から高電圧側の電源Ｖｃｃまでの電圧範囲で利得制
御電圧ＶＣＮＴを変化させることができるような増幅回
路（以下、これを利得制御回路という）の実現が望まれ
る。また、この利得制御回路には、利得制御電圧に対し
て線形な出力信号（電流）を出力できるようにすること
が利得制御電圧に対する利得感度の変動を避けるために
強く求められる。
（Ｖ）を小さくすると、利得制御電圧ＶＣＮＴに対する
利得の感度が高くなって、僅かな電圧変化で利得が大き
く変化してしまい、精度の高い利得制御が難しくなる。
携帯用無線通信機器の場合、電源の低電圧化が要求され
るため、この入力範囲Ｗ（Ｖ）を電源電圧の範囲内でで
きるだけ大きくとることが必要となる。すなわち、低電
圧側の電圧源Ｖｅｅ（以下では、グラウンドＧＮＤとす
る）から高電圧側の電源Ｖｃｃまでの電圧範囲で利得制
御電圧ＶＣＮＴを変化させることができるような増幅回
路（以下、これを利得制御回路という）の実現が望まれ
る。また、この利得制御回路には、利得制御電圧に対し
て線形な出力信号（電流）を出力できるようにすること
が利得制御電圧に対する利得感度の変動を避けるために
強く求められる。
【０００５】図１１（ａ）（ｂ）に、従来のｎｐｎトラ
ンジスタを用いて構成した利得制御回路とその入出力特
性を示す。図１１（ａ）に示す利得制御回路は、トラン
ジスタＱ１００，Ｑ１０１と線形範囲を拡大するための
エミッタ縮退抵抗および電流源Ｉ１００，Ｉ１０１によ
って構成される。この場合、図１１（ｂ）に示されるよ
うに、利得制御信号（電圧）ＶＣＮＴに比例した出力信
号（電流）Ｉｏｕｔが取り出せるのは、利得制御電圧Ｖ
ＣＮＴがＶＢＥ＋ＶＣＥｓａｔ以上のときである。ここ
で、ＶＢＥはトランジスタＱ１００のベース・エミッタ
間電圧（約０．７Ｖ）を表し、ＶＣＥｓａｔは電流源Ｉ
１００を構成するトランジスタの飽和電圧を表す。な
お、ここでは電流源Ｉ１００を構成するのは、エミッタ
接地トランジスタのみとしているが、電流源Ｉ１００に
エミッタ縮退抵抗も含まれている場合は、そのエミッタ
縮退抵抗間にかかる電圧がＶＣＥｓａｔに付加されるこ
とになる。
ンジスタを用いて構成した利得制御回路とその入出力特
性を示す。図１１（ａ）に示す利得制御回路は、トラン
ジスタＱ１００，Ｑ１０１と線形範囲を拡大するための
エミッタ縮退抵抗および電流源Ｉ１００，Ｉ１０１によ
って構成される。この場合、図１１（ｂ）に示されるよ
うに、利得制御信号（電圧）ＶＣＮＴに比例した出力信
号（電流）Ｉｏｕｔが取り出せるのは、利得制御電圧Ｖ
ＣＮＴがＶＢＥ＋ＶＣＥｓａｔ以上のときである。ここ
で、ＶＢＥはトランジスタＱ１００のベース・エミッタ
間電圧（約０．７Ｖ）を表し、ＶＣＥｓａｔは電流源Ｉ
１００を構成するトランジスタの飽和電圧を表す。な
お、ここでは電流源Ｉ１００を構成するのは、エミッタ
接地トランジスタのみとしているが、電流源Ｉ１００に
エミッタ縮退抵抗も含まれている場合は、そのエミッタ
縮退抵抗間にかかる電圧がＶＣＥｓａｔに付加されるこ
とになる。
【０００６】従って、図１１（ａ）の構成では利得制御
電圧ＶＣＮＴの有効入力範囲はＶＢＥ＋ＶＣＥｓａｔ
（約１Ｖ）からＶｃｃまでとなるため、ＧＮＤからＶｃ
ｃまでの電源電圧範囲に比較してＶＢＥ＋ＶＣＥｓａｔ
分だけその範囲が小さくなる。例えば、Ｖｃｃ＝２．５
（Ｖ）とした低電圧回路においては、利得制御電圧ＶＣ
ＮＴ圧の有効入力範囲は１．５Ｖとなり、Ｖｃｃの６０
％程度になってしまう。
電圧ＶＣＮＴの有効入力範囲はＶＢＥ＋ＶＣＥｓａｔ
（約１Ｖ）からＶｃｃまでとなるため、ＧＮＤからＶｃ
ｃまでの電源電圧範囲に比較してＶＢＥ＋ＶＣＥｓａｔ
分だけその範囲が小さくなる。例えば、Ｖｃｃ＝２．５
（Ｖ）とした低電圧回路においては、利得制御電圧ＶＣ
ＮＴ圧の有効入力範囲は１．５Ｖとなり、Ｖｃｃの６０
％程度になってしまう。
【０００７】一方、図１２（ａ）（ｂ）は従来のｐｎｐ
トランジスタを用いて構成した利得制御回路とその入出
力特性であり、この場合においても同様に利得制御電圧
ＶＣＮＴの有効入力範囲はＧＮＤからＶｃｃ−ＶＢＥ−
ＶＣＥｓａｔと、ＧＮＤからＶｃｃまでの電源電圧範囲
に比較して小さくなってしまう。
トランジスタを用いて構成した利得制御回路とその入出
力特性であり、この場合においても同様に利得制御電圧
ＶＣＮＴの有効入力範囲はＧＮＤからＶｃｃ−ＶＢＥ−
ＶＣＥｓａｔと、ＧＮＤからＶｃｃまでの電源電圧範囲
に比較して小さくなってしまう。
【０００８】
【発明が解決しようとしている課題】上述したように、
可変利得増幅器の利得を制御するための従来の利得制御
回路は、入力である利得制御電圧の有効入力範囲が狭い
ため、利得制御電圧に対する利得の感度が高く、僅かな
電圧変化で利得が大きく変化してしまい、精度の高い利
得制御が難しいという問題点があった。
可変利得増幅器の利得を制御するための従来の利得制御
回路は、入力である利得制御電圧の有効入力範囲が狭い
ため、利得制御電圧に対する利得の感度が高く、僅かな
電圧変化で利得が大きく変化してしまい、精度の高い利
得制御が難しいという問題点があった。
【０００９】本発明は、入力信号電圧に対して出力信号
電流が線形に変化する入力範囲を拡大でき、特に可変利
得増幅器のための利得制御回路に適した信号入力回路を
提供することを目的とする。
電流が線形に変化する入力範囲を拡大でき、特に可変利
得増幅器のための利得制御回路に適した信号入力回路を
提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る信号入力回路は、入力信号電圧が一方
の入力端子に与えられ、他方の入力端子に第１の基準電
圧が与えられた第１の差動増幅器と、入力信号電圧の直
流レベルを所定量シフトするレベルシフト回路と、この
レベルシフト回路の出力信号電圧が一方の入力端子に与
えられ、他方の入力端子に第２の基準電圧が与えられた
第２の差動増幅器とを有し、第１の差動増幅器の出力電
流と第２の差動増幅器の出力電流とを加算した電流を出
力信号電流として出力することを特徴とする。
め、本発明に係る信号入力回路は、入力信号電圧が一方
の入力端子に与えられ、他方の入力端子に第１の基準電
圧が与えられた第１の差動増幅器と、入力信号電圧の直
流レベルを所定量シフトするレベルシフト回路と、この
レベルシフト回路の出力信号電圧が一方の入力端子に与
えられ、他方の入力端子に第２の基準電圧が与えられた
第２の差動増幅器とを有し、第１の差動増幅器の出力電
流と第２の差動増幅器の出力電流とを加算した電流を出
力信号電流として出力することを特徴とする。
【００１１】より具体的には、レベルシフト回路は例え
ばベース端子を入力端子とし、コレクタ端子が接地また
は電源に接続され、エミッタ端子を出力端子とするトラ
ンジスタと、該トランジスタのエミッタ端子に直接また
は抵抗を介して接続された電流源とから構成される。
ばベース端子を入力端子とし、コレクタ端子が接地また
は電源に接続され、エミッタ端子を出力端子とするトラ
ンジスタと、該トランジスタのエミッタ端子に直接また
は抵抗を介して接続された電流源とから構成される。
【００１２】また、第１の差動増幅器はベース端子を一
方の入力端子とする第１のトランジスタと、ベース端子
を他方の入力端子としコレクタ端子を出力端子とする第
２のトランジスタとからなる差動トランジスタ対を有
し、第２の差動増幅器はベース端子を一方の入力端子と
する第３のトランジスタと、ベース端子を他方の入力端
子としコレクタ端子を出力端子とすると共に第２のトラ
ンジスタのコレクタ端子と共通に接続した第４のトラン
ジスタとからなる第２の差動トランジスタ対を有する。
そして、第２のトランジスタと第４のトランジスタの共
通接続されたコレクタ端子から出力信号電流を出力す
る。
方の入力端子とする第１のトランジスタと、ベース端子
を他方の入力端子としコレクタ端子を出力端子とする第
２のトランジスタとからなる差動トランジスタ対を有
し、第２の差動増幅器はベース端子を一方の入力端子と
する第３のトランジスタと、ベース端子を他方の入力端
子としコレクタ端子を出力端子とすると共に第２のトラ
ンジスタのコレクタ端子と共通に接続した第４のトラン
ジスタとからなる第２の差動トランジスタ対を有する。
そして、第２のトランジスタと第４のトランジスタの共
通接続されたコレクタ端子から出力信号電流を出力す
る。
【００１３】この信号入力回路では、入力信号電圧が直
接入力される第１の差動増幅器の線形動作範囲と、入力
信号電圧がレベルシフト回路を介して入力される差動増
幅器の線形動作範囲が異なるため、これら第１、第２の
差動増幅器のそれぞれの出力電流を加算して出力信号電
流を得ることにより、入力信号電圧に対して出力信号電
流が線形に変化する入力信号電圧の範囲が拡大される。
接入力される第１の差動増幅器の線形動作範囲と、入力
信号電圧がレベルシフト回路を介して入力される差動増
幅器の線形動作範囲が異なるため、これら第１、第２の
差動増幅器のそれぞれの出力電流を加算して出力信号電
流を得ることにより、入力信号電圧に対して出力信号電
流が線形に変化する入力信号電圧の範囲が拡大される。
【００１４】本発明に係る他の信号入力回路は、入力信
号電圧が一方の入力端子に与えられた第１の差動増幅器
と、入力信号電圧の直流レベルを所定量シフトするレベ
ルシフト回路と、このレベルシフト回路の出力信号電圧
が一方の入力端子に与えられ、他方の入力端子に第２の
基準電圧が与えられた第２の差動増幅器と、状態検出／
制御回路とを有する。状態検出／制御回路は、第２の差
動増幅器がレベルシフト回路の出力信号電圧に対して線
形動作状態にあるか否かを検出し、線形動作状態にある
場合には第２の差動増幅器の出力電流を出力信号電流と
し、線形動作状態にない場合には第１の差動増幅器の他
方の入力端子に第１の基準電圧を与えた状態で得られる
第１の差動増幅器の出力電流と所定の制御電流との差電
流および第２の差動増幅器の出力電流を加算した電流を
出力信号電流として出力する制御を行う。
号電圧が一方の入力端子に与えられた第１の差動増幅器
と、入力信号電圧の直流レベルを所定量シフトするレベ
ルシフト回路と、このレベルシフト回路の出力信号電圧
が一方の入力端子に与えられ、他方の入力端子に第２の
基準電圧が与えられた第２の差動増幅器と、状態検出／
制御回路とを有する。状態検出／制御回路は、第２の差
動増幅器がレベルシフト回路の出力信号電圧に対して線
形動作状態にあるか否かを検出し、線形動作状態にある
場合には第２の差動増幅器の出力電流を出力信号電流と
し、線形動作状態にない場合には第１の差動増幅器の他
方の入力端子に第１の基準電圧を与えた状態で得られる
第１の差動増幅器の出力電流と所定の制御電流との差電
流および第２の差動増幅器の出力電流を加算した電流を
出力信号電流として出力する制御を行う。
【００１５】状態検出／制御回路は、例えば第２の差動
増幅器の第３のトランジスタのエミッタ端子にベース端
子が接続された第５のトランジスタと、この第５のトラ
ンジスタのエミッタに接続された電流源と、第５のトラ
ンジスタのコレクタ端子に入力端子が接続され、出力端
子が第２のトランジスタのコレクタ端子と第４のトラン
ジスタのコレクタ端子に接続されたカレントミラー回路
とにより構成される。
増幅器の第３のトランジスタのエミッタ端子にベース端
子が接続された第５のトランジスタと、この第５のトラ
ンジスタのエミッタに接続された電流源と、第５のトラ
ンジスタのコレクタ端子に入力端子が接続され、出力端
子が第２のトランジスタのコレクタ端子と第４のトラン
ジスタのコレクタ端子に接続されたカレントミラー回路
とにより構成される。
【００１６】この信号入力回路では、第１、第２の差動
増幅器の出力電流をそれぞれが線形動作状態のときのみ
出力信号電流として取り出すことにより、入力信号電圧
に対して出力信号電流が線形に変化する入力信号電圧の
範囲がさらに拡大される。
増幅器の出力電流をそれぞれが線形動作状態のときのみ
出力信号電流として取り出すことにより、入力信号電圧
に対して出力信号電流が線形に変化する入力信号電圧の
範囲がさらに拡大される。
【００１７】本発明の信号入力回路においては、入力信
号電圧が所定の範囲のとき第１のトランジスタ、第２の
トランジスタおよび第５のトランジスタのそれぞれのコ
レクタ端子とエミッタ端子間の電流をバイパスする電流
バイパス回路をさらに設けてもよい。
号電圧が所定の範囲のとき第１のトランジスタ、第２の
トランジスタおよび第５のトランジスタのそれぞれのコ
レクタ端子とエミッタ端子間の電流をバイパスする電流
バイパス回路をさらに設けてもよい。
【００１８】この電流バイパス回路は、具体的には基準
電圧源と、この基準電圧源にそれぞれのベース端子が共
通に接続され、それぞれのコレクタ端子が第１のトラン
ジスタ、第２のトランジスタおよび第５のトランジスタ
のそれぞれのコレクタ端子に接続された第６、第７およ
び第８のトランジスタと、第６、第７および第８のトラ
ンジスタのそれぞれのエミッタ端子と第１のトランジス
タ、第２のトランジスタおよび第５のトランジスタのそ
れぞれのエミッタ端子との間に接続された第１、第２お
よび第３の抵抗とにより構成される。
電圧源と、この基準電圧源にそれぞれのベース端子が共
通に接続され、それぞれのコレクタ端子が第１のトラン
ジスタ、第２のトランジスタおよび第５のトランジスタ
のそれぞれのコレクタ端子に接続された第６、第７およ
び第８のトランジスタと、第６、第７および第８のトラ
ンジスタのそれぞれのエミッタ端子と第１のトランジス
タ、第２のトランジスタおよび第５のトランジスタのそ
れぞれのエミッタ端子との間に接続された第１、第２お
よび第３の抵抗とにより構成される。
【００１９】さらに、本発明によると上述した信号入力
回路によって、入力信号電圧として利得制御電圧が与え
られることにより利得制御電圧に対応した利得制御電流
を出力信号電流とする利得制御回路を構成し、この利得
制御回路からの利得制御電流を利得制御増幅器に供給す
ることにより利得を制御するようにした可変利得増幅器
が提供される。
回路によって、入力信号電圧として利得制御電圧が与え
られることにより利得制御電圧に対応した利得制御電流
を出力信号電流とする利得制御回路を構成し、この利得
制御回路からの利得制御電流を利得制御増幅器に供給す
ることにより利得を制御するようにした可変利得増幅器
が提供される。
【００２０】
【発明の実施の形態】図１は、本発明に係る信号入力回
路の適用例である可変利得増幅器を示している。入力端
子ＩＮへの入力信号は、利得制御増幅器１により増幅さ
れ、出力端子ＯＵＴに出力される。利得制御増幅器１の
利得は、利得制御回路２によって制御される。利得制御
回路２は、利得制御電圧ＶＣＮＴを入力し、これに対応
した利得制御電流ＩＣＮＴを利得制御増幅器１に出力す
る回路であり、この利得制御回路２に本発明による信号
入力回路が適用される。
路の適用例である可変利得増幅器を示している。入力端
子ＩＮへの入力信号は、利得制御増幅器１により増幅さ
れ、出力端子ＯＵＴに出力される。利得制御増幅器１の
利得は、利得制御回路２によって制御される。利得制御
回路２は、利得制御電圧ＶＣＮＴを入力し、これに対応
した利得制御電流ＩＣＮＴを利得制御増幅器１に出力す
る回路であり、この利得制御回路２に本発明による信号
入力回路が適用される。
【００２１】以下、本発明による信号入力回路の実施形
態について述べる。なお、以下では信号入力回路を利得
制御回路２に適用した場合を例にとり、信号入力回路の
入力信号電圧を利得制御電圧ＶＣＮＴ、出力信号電流を
利得制御電流ＩＣＮＴとして説明する。
態について述べる。なお、以下では信号入力回路を利得
制御回路２に適用した場合を例にとり、信号入力回路の
入力信号電圧を利得制御電圧ＶＣＮＴ、出力信号電流を
利得制御電流ＩＣＮＴとして説明する。
【００２２】（第１の実施形態）図２は、本発明の第１
の実施形態に係る信号入力回路（利得制御回路）の概略
構成を示す図である。制御信号入力端子１０に入力され
る利得制御電圧ＶＣＮＴは、第１の差動増幅器（ＤＩＦ
Ｆ１）１１の一方の入力端子に直接入力されると共に、
レベルシフト回路１３により直流レベルが所定量シフト
された後、第２の差動増幅器（ＤＩＦＦ２）１２の一方
の入力端子に入力される。第１の差動増幅器１１の他方
の入力端子には第１の基準電圧Ｖｒｅｆ１が入力され、
第２の差動増幅器１２の他方の入力端子には第２の基準
電圧Ｖｒｅｆ２が入力される。
の実施形態に係る信号入力回路（利得制御回路）の概略
構成を示す図である。制御信号入力端子１０に入力され
る利得制御電圧ＶＣＮＴは、第１の差動増幅器（ＤＩＦ
Ｆ１）１１の一方の入力端子に直接入力されると共に、
レベルシフト回路１３により直流レベルが所定量シフト
された後、第２の差動増幅器（ＤＩＦＦ２）１２の一方
の入力端子に入力される。第１の差動増幅器１１の他方
の入力端子には第１の基準電圧Ｖｒｅｆ１が入力され、
第２の差動増幅器１２の他方の入力端子には第２の基準
電圧Ｖｒｅｆ２が入力される。
【００２３】第１および第２の差動増幅器１１，１２の
出力は加算器１４で電流加算され、この電流信号が制御
信号出力端子２０に利得制御電圧ＶＣＮＴに対応する利
得制御電流ＩＣＮＴとして出力される。以下の説明で
は、レベルシフト回路１３はエミッタフォロワ回路を用
いることとし、出力はエミッタ端子から取り出すものと
仮定する。また、図１では示されていないが、高電位側
電源としてＶｃｃ、低電位側電源（Ｖｅｅ）としてグラ
ウンドＧＮＤが用いられる。
出力は加算器１４で電流加算され、この電流信号が制御
信号出力端子２０に利得制御電圧ＶＣＮＴに対応する利
得制御電流ＩＣＮＴとして出力される。以下の説明で
は、レベルシフト回路１３はエミッタフォロワ回路を用
いることとし、出力はエミッタ端子から取り出すものと
仮定する。また、図１では示されていないが、高電位側
電源としてＶｃｃ、低電位側電源（Ｖｅｅ）としてグラ
ウンドＧＮＤが用いられる。
【００２４】次に、この信号入力回路の動作を説明す
る。まず、第１の差動増幅器１１は利得制御電圧ＶＣＮ
Ｔが直接入力されるため、図１１（ｂ）に示したように
利得制御電圧ＶＣＮＴのＶＢＥ＋ＶＣＥｓａｔからＶｃ
ｃまでの変化に応答できるように動作する。
る。まず、第１の差動増幅器１１は利得制御電圧ＶＣＮ
Ｔが直接入力されるため、図１１（ｂ）に示したように
利得制御電圧ＶＣＮＴのＶＢＥ＋ＶＣＥｓａｔからＶｃ
ｃまでの変化に応答できるように動作する。
【００２５】一方、第２の差動増幅器１２は入力の利得
制御電圧ＶＣＮＴをレベルシフト回路１３によりＶＢＥ
分だけ高電位側にレベルシフトした電圧が入力されるた
め、利得制御電圧ＶＣＮＴのＶＣＥｓａｔ（＝０．３
Ｖ）からＶｃｃ−ＶＢＥ−ＶＣＥｓａｔまでの変化に応
答して動作することができる。ここで、下限のＶＣＥｓ
ａｔは、第２の差動増幅器１２の中に設けられた電流源
の動作下限値（ＶＣＥｓａｔ）であり、上限のＶｃｃ−
ＶＢＥ−ＶＣＥｓａｔは、エミッタフォロワ回路の動作
上限により決まる。
制御電圧ＶＣＮＴをレベルシフト回路１３によりＶＢＥ
分だけ高電位側にレベルシフトした電圧が入力されるた
め、利得制御電圧ＶＣＮＴのＶＣＥｓａｔ（＝０．３
Ｖ）からＶｃｃ−ＶＢＥ−ＶＣＥｓａｔまでの変化に応
答して動作することができる。ここで、下限のＶＣＥｓ
ａｔは、第２の差動増幅器１２の中に設けられた電流源
の動作下限値（ＶＣＥｓａｔ）であり、上限のＶｃｃ−
ＶＢＥ−ＶＣＥｓａｔは、エミッタフォロワ回路の動作
上限により決まる。
【００２６】従って、第１、第２の差動増幅器１１，１
２の出力電流を加算器１３で加算して利得制御電流ＩＣ
ＮＴとして出力することにより、利得制御電圧ＶＣＮＴ
の入力範囲をＶＣＥｓａｔからＶｃｃまでに拡大するこ
とができる。
２の出力電流を加算器１３で加算して利得制御電流ＩＣ
ＮＴとして出力することにより、利得制御電圧ＶＣＮＴ
の入力範囲をＶＣＥｓａｔからＶｃｃまでに拡大するこ
とができる。
【００２７】次に、本実施形態のより具体的な態様を説
明する。図３に、図２の信号入力回路の具体回路例を示
す。第１の差動増幅器１１はトランジスタＱ２，Ｑ３、
エミッタ縮退抵抗Ｒ１およびＱ２，Ｑ３のエミッタにそ
れぞれ接続された電流源Ｉ１，Ｉ２からなっており、ト
ランジスタＱ３のベース端子には第１の基準電圧Ｖｒｅ
ｆ１が入力され、トランジスタＱ２のコレクタ端子は電
源Ｖｃｃに接続される。
明する。図３に、図２の信号入力回路の具体回路例を示
す。第１の差動増幅器１１はトランジスタＱ２，Ｑ３、
エミッタ縮退抵抗Ｒ１およびＱ２，Ｑ３のエミッタにそ
れぞれ接続された電流源Ｉ１，Ｉ２からなっており、ト
ランジスタＱ３のベース端子には第１の基準電圧Ｖｒｅ
ｆ１が入力され、トランジスタＱ２のコレクタ端子は電
源Ｖｃｃに接続される。
【００２８】一方、第２の差動増幅器１２はトランジス
タＱ４，Ｑ５、エミッタ縮退抵抗Ｒ２およびトランジス
タＱ４，Ｑ５のエミッタにそれぞれ接続された電流源Ｉ
３，Ｉ４からなっており、トランジスタＱ５のベース端
子には第２の基準信号Ｖｒｅｆ２が入力され、トランジ
スタＱ４のコレクタ端子は電源Ｖｃｃに接続される。
タＱ４，Ｑ５、エミッタ縮退抵抗Ｒ２およびトランジス
タＱ４，Ｑ５のエミッタにそれぞれ接続された電流源Ｉ
３，Ｉ４からなっており、トランジスタＱ５のベース端
子には第２の基準信号Ｖｒｅｆ２が入力され、トランジ
スタＱ４のコレクタ端子は電源Ｖｃｃに接続される。
【００２９】レベルシフト回路１３は、トランジスタＱ
１と電流源Ｉ１０から構成されるエミッタフォロワ回路
構成であり、トランジスタＱ１のベース端子を入力端子
とし、ここに利得制御電圧ＶＣＮＴが入力される。トラ
ンジスタＱ１のコレクタ端子は接地されるか、または電
源Ｖｅｅに接続され、エミッタ端子は電流源Ｉ１０を介
して電源Ｖｃｃに接続される。
１と電流源Ｉ１０から構成されるエミッタフォロワ回路
構成であり、トランジスタＱ１のベース端子を入力端子
とし、ここに利得制御電圧ＶＣＮＴが入力される。トラ
ンジスタＱ１のコレクタ端子は接地されるか、または電
源Ｖｅｅに接続され、エミッタ端子は電流源Ｉ１０を介
して電源Ｖｃｃに接続される。
【００３０】このレベルシフト回路１３の出力端子であ
るトランジスタＱ１のエミッタ端子から、利得制御電圧
ＶＣＮＴをレベルシフトした電圧が得られ、これがトラ
ンジスタＱ４のベース端子に入力される。トランジスタ
Ｑ３のコレクタ端子とトランジスタＱ５のコレクタ端子
は共通接続され、これらのコレクタ電流が加算されるこ
とにより、出力端子２０に利得制御電流ＩＣＮＴが取り
出される。すなわち、図２に示した加算器１４はトラン
ジスタＱ４，Ｑ５のコレクタを共通接続することによっ
て、パターンの結線のみで実現され、特別にハードウェ
ア回路を必要としない。
るトランジスタＱ１のエミッタ端子から、利得制御電圧
ＶＣＮＴをレベルシフトした電圧が得られ、これがトラ
ンジスタＱ４のベース端子に入力される。トランジスタ
Ｑ３のコレクタ端子とトランジスタＱ５のコレクタ端子
は共通接続され、これらのコレクタ電流が加算されるこ
とにより、出力端子２０に利得制御電流ＩＣＮＴが取り
出される。すなわち、図２に示した加算器１４はトラン
ジスタＱ４，Ｑ５のコレクタを共通接続することによっ
て、パターンの結線のみで実現され、特別にハードウェ
ア回路を必要としない。
【００３１】次に、図３に示した信号入力回路の動作を
図４を用いて説明する。まず、第１の差動増幅器１１は
図１１（ｂ）に示したように、入力の利得制御電圧ＶＣ
ＮＴがＶＢＥ＋ＶＣＥｓａｔ以上の範囲で、ＶＣＮＴに
対して線形な電流を出力する。第２の差動増幅器１２
は、トランジスタＱ１により利得制御電圧ＶＣＮＴをＶ
ＢＥ分レベルシフトした電圧がトランジスタＱ４のベー
ス端子に入力されているので、ＶＣＮＴが第２の差動増
幅器１２内の電流源Ｉ３が動作するのに必要なＶＣＥｓ
ａｔより高くなれば、ＶＣＮＴに対して線形な電流を出
力することができる。ＶＣＮＴがＶｃｃ−ＶＢＥ−ＶＣ
Ｅｓａｔ以上になると、レベルシフト回路１３の出力
（エミッタ端子）が飽和してしまうため、第２の差動増
幅器１２の入力電圧は一定、出力電流も一定となる。こ
こでＶＢＥはＱ１のベース・エミッタ間電圧であり、Ｖ
ＣＥｓａｔは電流源Ｉ１０が動作するのに必要な電圧で
ある。
図４を用いて説明する。まず、第１の差動増幅器１１は
図１１（ｂ）に示したように、入力の利得制御電圧ＶＣ
ＮＴがＶＢＥ＋ＶＣＥｓａｔ以上の範囲で、ＶＣＮＴに
対して線形な電流を出力する。第２の差動増幅器１２
は、トランジスタＱ１により利得制御電圧ＶＣＮＴをＶ
ＢＥ分レベルシフトした電圧がトランジスタＱ４のベー
ス端子に入力されているので、ＶＣＮＴが第２の差動増
幅器１２内の電流源Ｉ３が動作するのに必要なＶＣＥｓ
ａｔより高くなれば、ＶＣＮＴに対して線形な電流を出
力することができる。ＶＣＮＴがＶｃｃ−ＶＢＥ−ＶＣ
Ｅｓａｔ以上になると、レベルシフト回路１３の出力
（エミッタ端子）が飽和してしまうため、第２の差動増
幅器１２の入力電圧は一定、出力電流も一定となる。こ
こでＶＢＥはＱ１のベース・エミッタ間電圧であり、Ｖ
ＣＥｓａｔは電流源Ｉ１０が動作するのに必要な電圧で
ある。
【００３２】この信号入力回路から出力される利得制御
電流ＩＣＮＴは、第１、第２の差動増幅器１１，１２の
それぞれの出力電流の和であるので、入力利得制御電圧
ＶＣＮＴに対する出力の利得制御電流ＩＣＮＴの変化は
図４に示すようになる。図４の例では、ＶＣＮＴが０
（Ｖ）からＶＣＥｓａｔまでの範囲では、４Ｉｏの電流
が出力される。Ｉｏは電流源Ｉ１，Ｉ２，Ｉ３，Ｉ４の
電流である。ただし、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２
を発生する基準電圧源のバイアス設定により、利得制御
電流ＩＣＮＴは４Ｉｏよりも小さくなる可能性もある
が、ここではこれを考慮せず、４Ｉｏになるものとして
扱う。
電流ＩＣＮＴは、第１、第２の差動増幅器１１，１２の
それぞれの出力電流の和であるので、入力利得制御電圧
ＶＣＮＴに対する出力の利得制御電流ＩＣＮＴの変化は
図４に示すようになる。図４の例では、ＶＣＮＴが０
（Ｖ）からＶＣＥｓａｔまでの範囲では、４Ｉｏの電流
が出力される。Ｉｏは電流源Ｉ１，Ｉ２，Ｉ３，Ｉ４の
電流である。ただし、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２
を発生する基準電圧源のバイアス設定により、利得制御
電流ＩＣＮＴは４Ｉｏよりも小さくなる可能性もある
が、ここではこれを考慮せず、４Ｉｏになるものとして
扱う。
【００３３】利得制御電圧ＶＣＮＴがＶＣＥｓａｔから
ＶＢＥ＋ＶＣＥｓａｔの範囲では、第２の差動増幅器１
２のみが動作しており、第１の差動増幅器１１は一定電
流を流している。利得制御電圧ＶＣＮＴがＶＢＥ＋ＶＣ
ＥｓａｔからＶｃｃ−ＶＢＥ−ＶＣＥｓａｔまでの範囲
では、第１および第２の差動増幅器１１，１２がともに
線形な電流を出力をするため、利得制御電圧ＶＣＮＴに
対する利得制御電流ＩＣＮＴの変化は、ＶＣＮＴがＶＣ
ＥｓａｔからＶＢＥ＋ＶＣＥｓａｔの範囲における変化
に比べ２倍となる。
ＶＢＥ＋ＶＣＥｓａｔの範囲では、第２の差動増幅器１
２のみが動作しており、第１の差動増幅器１１は一定電
流を流している。利得制御電圧ＶＣＮＴがＶＢＥ＋ＶＣ
ＥｓａｔからＶｃｃ−ＶＢＥ−ＶＣＥｓａｔまでの範囲
では、第１および第２の差動増幅器１１，１２がともに
線形な電流を出力をするため、利得制御電圧ＶＣＮＴに
対する利得制御電流ＩＣＮＴの変化は、ＶＣＮＴがＶＣ
ＥｓａｔからＶＢＥ＋ＶＣＥｓａｔの範囲における変化
に比べ２倍となる。
【００３４】利得制御電圧ＶＣＮＴがＶｃｃ−ＶＢＥ−
ＶＣＥｓａｔ以上、Ｖｃｃまでの範囲では、第１の差動
増幅器１１のみが動作しているので、利得制御電圧ＶＣ
ＮＴに対する利得制御電流ＩＣＮＴの変化は、ＶＣＮＴ
のＶＣＥｓａｔからＶＢＥ＋ＶＣＥｓａｔまでの範囲に
対する変化と同じとなる。従って、ＧＮＤからＶｃｃま
での範囲で利得制御電圧ＶＣＮＴを掃引した場合、利得
制御電流ＩＣＮＴはＶＣＮＴに対して線形に変化をしな
いが、ＶＣＥｓａｔからＶｃｃの範囲でＶＣＮＴに対す
る応答があるので、この応答信号を用いてＩＣＮＴを線
形に変化するように補正することは可能である。
ＶＣＥｓａｔ以上、Ｖｃｃまでの範囲では、第１の差動
増幅器１１のみが動作しているので、利得制御電圧ＶＣ
ＮＴに対する利得制御電流ＩＣＮＴの変化は、ＶＣＮＴ
のＶＣＥｓａｔからＶＢＥ＋ＶＣＥｓａｔまでの範囲に
対する変化と同じとなる。従って、ＧＮＤからＶｃｃま
での範囲で利得制御電圧ＶＣＮＴを掃引した場合、利得
制御電流ＩＣＮＴはＶＣＮＴに対して線形に変化をしな
いが、ＶＣＥｓａｔからＶｃｃの範囲でＶＣＮＴに対す
る応答があるので、この応答信号を用いてＩＣＮＴを線
形に変化するように補正することは可能である。
【００３５】また、図４からＶＢＥ＋ＶＣＥｓａｔ＝Ｖ
ｃｃ−ＶＢＥ−ＶＣＥｓａｔが成り立つ場合、第１、第
２の差動増幅器１１，１２が同時に動作することがなく
なるため、利得制御電圧ＶＣＮＴがＶＣＥｓａｔからＶ
ｃｃまでは、利得制御電流ＩＣＮＴがＶＣＮＴに対して
線形に変化することが分かる。ただし、この場合はＶｃ
ｃ＝２（ＶＢＥ＋ＶＣＥｓａｔ）の条件が加わり、約２
Ｖ程度の電源電圧に限定される。
ｃｃ−ＶＢＥ−ＶＣＥｓａｔが成り立つ場合、第１、第
２の差動増幅器１１，１２が同時に動作することがなく
なるため、利得制御電圧ＶＣＮＴがＶＣＥｓａｔからＶ
ｃｃまでは、利得制御電流ＩＣＮＴがＶＣＮＴに対して
線形に変化することが分かる。ただし、この場合はＶｃ
ｃ＝２（ＶＢＥ＋ＶＣＥｓａｔ）の条件が加わり、約２
Ｖ程度の電源電圧に限定される。
【００３６】このように図３の信号入力回路では、利得
制御電圧ＶＣＮＴの入力範囲を従来のＶｃｃ−ＶＢＥ−
ＶＣＥｓａｔからＶｃｃ−ＶＣＥｓａｔまで大きくする
ことができる。この例では、レベルシフト回路１３のレ
ベルシフト量をトランジスタＱ１のＶＢＥ分のみとした
が、レベルシフト量をＶＢＥ＋ＶＣＥｓａｔとすれば利
得制御電圧ＶＣＮＴの入力範囲をＶｃｃ−ＶＣＥｓａｔ
（Ｖ）からＶｃｃ（Ｖ）まで拡大できる。これは後に詳
しく述べるが、トランジスタＱ１のエミッタ側にＶＣＥ
ｓａｔ＝Ｒ１０×Ｉｏなる値の抵抗Ｒ１０を接続するこ
とで、簡単に実現できる。ここで、Ｉｏは電流源Ｉ１０
の電流値である。
制御電圧ＶＣＮＴの入力範囲を従来のＶｃｃ−ＶＢＥ−
ＶＣＥｓａｔからＶｃｃ−ＶＣＥｓａｔまで大きくする
ことができる。この例では、レベルシフト回路１３のレ
ベルシフト量をトランジスタＱ１のＶＢＥ分のみとした
が、レベルシフト量をＶＢＥ＋ＶＣＥｓａｔとすれば利
得制御電圧ＶＣＮＴの入力範囲をＶｃｃ−ＶＣＥｓａｔ
（Ｖ）からＶｃｃ（Ｖ）まで拡大できる。これは後に詳
しく述べるが、トランジスタＱ１のエミッタ側にＶＣＥ
ｓａｔ＝Ｒ１０×Ｉｏなる値の抵抗Ｒ１０を接続するこ
とで、簡単に実現できる。ここで、Ｉｏは電流源Ｉ１０
の電流値である。
【００３７】（第２の実施形態）図５は、本発明の第２
の実施形態に係る信号入力回路を示している。図１と相
対応する部分に同一符号を付して第１の実施形態との相
違点のみ説明すると、本実施形態は図１に示した第１の
実施形態の信号入力回路に状態検出／制御回路(SENSE a
nd CONTROL CIRCUIT)２１と減算器２２を追加し、さら
に加算器２３を設けた構成となっている。状態検出／制
御回路２１は、第２の差動増幅器１２が線形動作状態、
つまり入力信号に対して線形の出力信号を出力する状態
にあるか否かを検出し、それに基づいて各部の制御を行
って出力信号電流ＩＣＮＴの出力状態を制御する回路で
ある。
の実施形態に係る信号入力回路を示している。図１と相
対応する部分に同一符号を付して第１の実施形態との相
違点のみ説明すると、本実施形態は図１に示した第１の
実施形態の信号入力回路に状態検出／制御回路(SENSE a
nd CONTROL CIRCUIT)２１と減算器２２を追加し、さら
に加算器２３を設けた構成となっている。状態検出／制
御回路２１は、第２の差動増幅器１２が線形動作状態、
つまり入力信号に対して線形の出力信号を出力する状態
にあるか否かを検出し、それに基づいて各部の制御を行
って出力信号電流ＩＣＮＴの出力状態を制御する回路で
ある。
【００３８】具体的には、状態検出／制御回路２１は差
動増幅器１２が線形動作状態にあれば、この差動増幅器
１２の出力電流を加算器２３を介して出力端子２０に利
得制御電流ＩＣＮＴとして取り出し、第１の差動増幅器
１１の出力を０とするように制御する。また、状態検出
／制御回路２１は第２の差動増幅器が線形動作状態にな
ければ、既に線形動作状態となっている第１の差動増幅
器１１の出力電流と状態検出／制御回路２１内に設けら
れた基準電流源の電流Ｉｃとの差電流を減算器２２で求
め、これを加算器２３で第２の差動増幅器１２の出力電
流に加算して利得制御電流ＩＣＮＴとして取り出すよう
に制御する。このような構成とすることにより、信号入
力回路の線形動作範囲をさらに拡大させることができ
る。
動増幅器１２が線形動作状態にあれば、この差動増幅器
１２の出力電流を加算器２３を介して出力端子２０に利
得制御電流ＩＣＮＴとして取り出し、第１の差動増幅器
１１の出力を０とするように制御する。また、状態検出
／制御回路２１は第２の差動増幅器が線形動作状態にな
ければ、既に線形動作状態となっている第１の差動増幅
器１１の出力電流と状態検出／制御回路２１内に設けら
れた基準電流源の電流Ｉｃとの差電流を減算器２２で求
め、これを加算器２３で第２の差動増幅器１２の出力電
流に加算して利得制御電流ＩＣＮＴとして取り出すよう
に制御する。このような構成とすることにより、信号入
力回路の線形動作範囲をさらに拡大させることができ
る。
【００３９】次に、本実施形態のより具体的な態様を説
明する。図６に、図５の信号入力回路の第１の具体回路
例を示す。図３と相対応する部分に同一符号を付して説
明すると、図６ではトランジスタＱ６と電流源Ｉ１およ
びカレントミラー回路ＣＭによって構成される状態検出
／制御回路２１が新たに設けられている。図３に示した
信号入力回路では、第１の差動増幅器１１のトランジス
タＱ３のベース端子は第１の基準電圧Ｖｒｅｆ１を発生
する基準電圧源に接続されているが、図６では第２の差
動増幅器１２のトランジスタＱ４のエミッタ端子に接続
されている。
明する。図６に、図５の信号入力回路の第１の具体回路
例を示す。図３と相対応する部分に同一符号を付して説
明すると、図６ではトランジスタＱ６と電流源Ｉ１およ
びカレントミラー回路ＣＭによって構成される状態検出
／制御回路２１が新たに設けられている。図３に示した
信号入力回路では、第１の差動増幅器１１のトランジス
タＱ３のベース端子は第１の基準電圧Ｖｒｅｆ１を発生
する基準電圧源に接続されているが、図６では第２の差
動増幅器１２のトランジスタＱ４のエミッタ端子に接続
されている。
【００４０】次に、状態検出／制御回路２１について詳
細に述べる。トランジスタＱ６のエミッタ端子はトラン
ジスタＱ３のエミッタ端子に接続された電流源Ｉ２と同
じ電流を出力する電流源Ｉ５に接続され、ベース端子は
トランジスタ３のベース端子と同じくトランジスタＱ４
のエミッタ端子に接続され、コレクタ端子はカレントミ
ラー回路ＣＭの電流入力端子に接続される。
細に述べる。トランジスタＱ６のエミッタ端子はトラン
ジスタＱ３のエミッタ端子に接続された電流源Ｉ２と同
じ電流を出力する電流源Ｉ５に接続され、ベース端子は
トランジスタ３のベース端子と同じくトランジスタＱ４
のエミッタ端子に接続され、コレクタ端子はカレントミ
ラー回路ＣＭの電流入力端子に接続される。
【００４１】カレントミラー回路ＣＭの電流出力端子
は、第１の差動増幅器１１の出力端子であるトランジス
タＱ３のコレクタ端子と第２の差動増幅器１２の出力端
子であるトランジスタＱ５のコレクタ端子に共通に接続
され、トランジスタＱ３，Ｑ５の共通接続されたコレク
タ端子が信号入力回路の出力端子２０となる。カレント
ミラー回路ＣＭは、電流入力端子（トランジスタＱ６の
コレクタ端子）の電流と同じ電流を電流出力端子（トラ
ンジスタＱ３のコレクタ端子）に出力するので、トラン
ジスタＱ３，Ｑ６のコレクタ電流の差電流が検出され、
カレントミラー回路２１の電流出力端子と出力端子２０
との間を流れることになる。
は、第１の差動増幅器１１の出力端子であるトランジス
タＱ３のコレクタ端子と第２の差動増幅器１２の出力端
子であるトランジスタＱ５のコレクタ端子に共通に接続
され、トランジスタＱ３，Ｑ５の共通接続されたコレク
タ端子が信号入力回路の出力端子２０となる。カレント
ミラー回路ＣＭは、電流入力端子（トランジスタＱ６の
コレクタ端子）の電流と同じ電流を電流出力端子（トラ
ンジスタＱ３のコレクタ端子）に出力するので、トラン
ジスタＱ３，Ｑ６のコレクタ電流の差電流が検出され、
カレントミラー回路２１の電流出力端子と出力端子２０
との間を流れることになる。
【００４２】次に、図６の信号入力回路の動作を図７を
用いて説明する。図７は図６の信号入力回路の動作を示
す図であり、（ａ）は利得制御電圧ＶＣＮＴに対する第
２の差動増幅器１２の出力電流Ｉ１と、第１の差動増幅
器１１の出力電流と状態検出／制御回路２１の出力電流
との差電流Ｉ２（トランジスタＱ３のコレクタ電流とカ
レントミラー回路ＣＭの出力電流の差）の変化を示し、
また（ｂ）は利得制御電圧ＶＣＮＴに対する出力の利得
制御電流ＩＣＮＴ＝Ｉ１＋Ｉ２の変化を示している。
用いて説明する。図７は図６の信号入力回路の動作を示
す図であり、（ａ）は利得制御電圧ＶＣＮＴに対する第
２の差動増幅器１２の出力電流Ｉ１と、第１の差動増幅
器１１の出力電流と状態検出／制御回路２１の出力電流
との差電流Ｉ２（トランジスタＱ３のコレクタ電流とカ
レントミラー回路ＣＭの出力電流の差）の変化を示し、
また（ｂ）は利得制御電圧ＶＣＮＴに対する出力の利得
制御電流ＩＣＮＴ＝Ｉ１＋Ｉ２の変化を示している。
【００４３】図６の信号入力回路において、第２の差動
増幅器１２は図３に示した信号入力回路と同じ動作を行
うので、利得制御電圧ＶＣＮＴがＶＣＥｓａｔからＶｃ
ｃ−ＶＢＥ−ＶＣＥｓａｔまでの範囲では、利得制御電
圧ＶＣＮＴに比例した電流をトランジスタＱ５のコレク
タから出力する。
増幅器１２は図３に示した信号入力回路と同じ動作を行
うので、利得制御電圧ＶＣＮＴがＶＣＥｓａｔからＶｃ
ｃ−ＶＢＥ−ＶＣＥｓａｔまでの範囲では、利得制御電
圧ＶＣＮＴに比例した電流をトランジスタＱ５のコレク
タから出力する。
【００４４】一方、第１の差動増幅器１１はトランジス
タＱ３のベース端子がトランジスタＱ４のエミッタ端子
と接続されているので、利得制御電圧ＶＣＮＴがＶＣＥ
ｓａｔ以上、Ｖｃｃ−ＶＢＥ−ＶＣＥｓａｔの範囲にお
いて、Ｑ３のベース電圧はＶＣＮＴ＋ＶＢＥ−ＶＢＥ＝
ＶＣＮＴとなり、利得制御電圧ＶＣＮＴと同じ電圧とな
る。従って、トランジスタＱ２，Ｑ３，Ｑ６のベース電
圧は利得制御電圧ＶＣＮＴがＶＣＥｓａｔ以上、Ｖｃｃ
−ＶＢＥ−ＶＣＥｓａｔ以下では、ＶＣＮＴとなる。
タＱ３のベース端子がトランジスタＱ４のエミッタ端子
と接続されているので、利得制御電圧ＶＣＮＴがＶＣＥ
ｓａｔ以上、Ｖｃｃ−ＶＢＥ−ＶＣＥｓａｔの範囲にお
いて、Ｑ３のベース電圧はＶＣＮＴ＋ＶＢＥ−ＶＢＥ＝
ＶＣＮＴとなり、利得制御電圧ＶＣＮＴと同じ電圧とな
る。従って、トランジスタＱ２，Ｑ３，Ｑ６のベース電
圧は利得制御電圧ＶＣＮＴがＶＣＥｓａｔ以上、Ｖｃｃ
−ＶＢＥ−ＶＣＥｓａｔ以下では、ＶＣＮＴとなる。
【００４５】利得制御電圧ＶＣＮＴがＶＣＥｓａｔから
ＶＢＥ＋ＶＣＥｓａｔの範囲では、トランジスタＱ２，
Ｑ３，Ｑ６のエミッタ端子に接続された電流源Ｉ１，Ｉ
２，Ｉ５が正常に動作できない状態、つまり設定した電
流Ｉｏを出力できない状態であるが、トランジスタＱ
３，Ｑ６のバイアス点はほぼ同じであるため、これらの
トランジスタＱ３，Ｑ６のコレクタ電流は等しくなる。
前述したように、カレントミラー回路ＣＭではトランジ
スタＱ３，Ｑ６のコレクタ電流の差電流Ｉ２が検出され
るので、利得制御電圧ＶＣＮＴが上述したＶＣＥｓａｔ
からＶＢＥ＋ＶＣＥｓａｔまでの範囲では、この差電流
Ｉ２は０となる。
ＶＢＥ＋ＶＣＥｓａｔの範囲では、トランジスタＱ２，
Ｑ３，Ｑ６のエミッタ端子に接続された電流源Ｉ１，Ｉ
２，Ｉ５が正常に動作できない状態、つまり設定した電
流Ｉｏを出力できない状態であるが、トランジスタＱ
３，Ｑ６のバイアス点はほぼ同じであるため、これらの
トランジスタＱ３，Ｑ６のコレクタ電流は等しくなる。
前述したように、カレントミラー回路ＣＭではトランジ
スタＱ３，Ｑ６のコレクタ電流の差電流Ｉ２が検出され
るので、利得制御電圧ＶＣＮＴが上述したＶＣＥｓａｔ
からＶＢＥ＋ＶＣＥｓａｔまでの範囲では、この差電流
Ｉ２は０となる。
【００４６】一方、利得制御電圧ＶＣＮＴがＶＢＥ＋Ｖ
ＣＥｓａｔからＶｃｃ−ＶＢＥ−ＶＣＥｓａｔの範囲に
おいては、トランジスタＱ２，Ｑ３，Ｑ６のエミッタ端
子に接続される電流源Ｉ１，Ｉ２，Ｉ５は正常に動作す
るが、トランジスタＱ２，Ｑ３，Ｑ６のベース電圧は全
て利得制御電圧ＶＣＮＴと等しくなり、電流源Ｉ１，Ｉ
２，Ｉ５の電流ＩｏはトランジスタＱ２，Ｑ３，Ｑ６の
コレクタ端子にほとんど全て流れる。従って、利得制御
電圧ＶＣＮＴがＶＢＥ＋ＶＣＥｓａｔからＶｃｃ−ＶＢ
Ｅ−ＶＣＥｓａｔの範囲でも、差電流Ｉ２は０となる。
ＣＥｓａｔからＶｃｃ−ＶＢＥ−ＶＣＥｓａｔの範囲に
おいては、トランジスタＱ２，Ｑ３，Ｑ６のエミッタ端
子に接続される電流源Ｉ１，Ｉ２，Ｉ５は正常に動作す
るが、トランジスタＱ２，Ｑ３，Ｑ６のベース電圧は全
て利得制御電圧ＶＣＮＴと等しくなり、電流源Ｉ１，Ｉ
２，Ｉ５の電流ＩｏはトランジスタＱ２，Ｑ３，Ｑ６の
コレクタ端子にほとんど全て流れる。従って、利得制御
電圧ＶＣＮＴがＶＢＥ＋ＶＣＥｓａｔからＶｃｃ−ＶＢ
Ｅ−ＶＣＥｓａｔの範囲でも、差電流Ｉ２は０となる。
【００４７】次に、利得制御電圧ＶＣＮＴがＶｃｃ−Ｖ
ＢＥ−ＶＣＥｓａｔからＶｃｃまでの範囲にあるときの
第１、第２の差動増幅器１１，１２の動作を説明する。
レベルシフト回路１３のトランジスタＱ１のエミッタ電
圧は、Ｖｃｃ−ＶＣＥｓａｔに固定されているため、第
２の差動増幅器１２の出力電流は固定される。一方、第
１の差動増幅器のトランジスタＱ２のベース端子は利得
制御電圧ＶＣＮＴが入力されており、トランジスタＱ３
のベース電圧はＶｃｃ−ＶＣＥｓａｔ−ＶＢＥに固定さ
れているため、第１の差動増幅器１１の出力電流は利得
制御電圧ＶＣＮＴに比例して出力される。
ＢＥ−ＶＣＥｓａｔからＶｃｃまでの範囲にあるときの
第１、第２の差動増幅器１１，１２の動作を説明する。
レベルシフト回路１３のトランジスタＱ１のエミッタ電
圧は、Ｖｃｃ−ＶＣＥｓａｔに固定されているため、第
２の差動増幅器１２の出力電流は固定される。一方、第
１の差動増幅器のトランジスタＱ２のベース端子は利得
制御電圧ＶＣＮＴが入力されており、トランジスタＱ３
のベース電圧はＶｃｃ−ＶＣＥｓａｔ−ＶＢＥに固定さ
れているため、第１の差動増幅器１１の出力電流は利得
制御電圧ＶＣＮＴに比例して出力される。
【００４８】トランジスタＱ６のコレクタ端子に流れ、
かつカレントミラー回路ＣＭに入力される電流はＩｏと
一定であるので、カレントミラー回路ＣＭから出力され
る電流とトランジスタＱ３のコレクタ電流の差電流Ｉ２
は、制御電圧ＶＣＮＴに比例し、第２の差動増幅器１２
の電流利得と等しいものとなる。ただし、これは差動増
幅器１１，１２におけるエミッタ縮退抵抗Ｒ１，Ｒ２の
抵抗値が等しい場合である。この信号入力回路の出力電
流である利得制御電流ＩＣＮＴは、Ｉ１＋Ｉ２であるた
め、この範囲においても制御電圧ＶＣＮＴに比例した電
流が出力されることになる。
かつカレントミラー回路ＣＭに入力される電流はＩｏと
一定であるので、カレントミラー回路ＣＭから出力され
る電流とトランジスタＱ３のコレクタ電流の差電流Ｉ２
は、制御電圧ＶＣＮＴに比例し、第２の差動増幅器１２
の電流利得と等しいものとなる。ただし、これは差動増
幅器１１，１２におけるエミッタ縮退抵抗Ｒ１，Ｒ２の
抵抗値が等しい場合である。この信号入力回路の出力電
流である利得制御電流ＩＣＮＴは、Ｉ１＋Ｉ２であるた
め、この範囲においても制御電圧ＶＣＮＴに比例した電
流が出力されることになる。
【００４９】このように図６に示した信号処理回路によ
ると、入力信号である利得制御電圧ＶＣＮＴと出力信号
であるの利得制御電流ＩＣＮＴの関係は、ＶＣＮＴがＶ
ＣＥｓａｔからＶｃｃの間で線形となり、線形特性が得
られるＶＣＮＴの入力範囲が拡大される。
ると、入力信号である利得制御電圧ＶＣＮＴと出力信号
であるの利得制御電流ＩＣＮＴの関係は、ＶＣＮＴがＶ
ＣＥｓａｔからＶｃｃの間で線形となり、線形特性が得
られるＶＣＮＴの入力範囲が拡大される。
【００５０】図８は、図５の信号入力回路の第２の具体
回路例であり、図６を更に改良した構成となっている。
図６と異なるところは、基準電圧源Ｖｒｅｆ３とトラン
ジスタＱ７，Ｑ８，Ｑ９および抵抗Ｒ３，Ｒ４，Ｒ５か
らなる電流バイパス回路２４が新たに追加された点であ
る。
回路例であり、図６を更に改良した構成となっている。
図６と異なるところは、基準電圧源Ｖｒｅｆ３とトラン
ジスタＱ７，Ｑ８，Ｑ９および抵抗Ｒ３，Ｒ４，Ｒ５か
らなる電流バイパス回路２４が新たに追加された点であ
る。
【００５１】電流バイパス回路２４は、利得制御電圧Ｖ
ＣＮＴが所定の範囲のとき第１の差動増幅器１１のトラ
ンジスタＱ２，Ｑ３および状態検出／制御回路２１のト
ランジスタＱ６のコレクタ端子とエミッタ端子間の電流
をバイパスする回路である。すなわち、トランジスタＱ
７のベース端子は基準電圧源Ｖｒｅｆ３に接続され、コ
レクタ端子は電源Ｖｃｃ（トランジスタＱ２のコレクタ
端子）に接続され、エミッタ端子は抵抗Ｒ３を介してト
ランジスタＱ２のエミッタ端子に接続される。トランジ
スタＱ８のベース端子は基準電圧源Ｖｒｅｆ３に接続さ
れ、コレクタ端子はトランジスタＱ３のコレクタ端子に
接続され、エミッタ端子は抵抗Ｒ４を介してトランジス
タＱ３のエミッタ端子に接続される。トランジスタＱ９
のベース端子は基準電圧源Ｖｒｅｆ３に接続され、コレ
クタ端子はＱ６のコレクタ端子に接続され、エミッタ端
子は抵抗Ｒ５を介してトランジスタＱ６のエミッタ端子
に接続される。
ＣＮＴが所定の範囲のとき第１の差動増幅器１１のトラ
ンジスタＱ２，Ｑ３および状態検出／制御回路２１のト
ランジスタＱ６のコレクタ端子とエミッタ端子間の電流
をバイパスする回路である。すなわち、トランジスタＱ
７のベース端子は基準電圧源Ｖｒｅｆ３に接続され、コ
レクタ端子は電源Ｖｃｃ（トランジスタＱ２のコレクタ
端子）に接続され、エミッタ端子は抵抗Ｒ３を介してト
ランジスタＱ２のエミッタ端子に接続される。トランジ
スタＱ８のベース端子は基準電圧源Ｖｒｅｆ３に接続さ
れ、コレクタ端子はトランジスタＱ３のコレクタ端子に
接続され、エミッタ端子は抵抗Ｒ４を介してトランジス
タＱ３のエミッタ端子に接続される。トランジスタＱ９
のベース端子は基準電圧源Ｖｒｅｆ３に接続され、コレ
クタ端子はＱ６のコレクタ端子に接続され、エミッタ端
子は抵抗Ｒ５を介してトランジスタＱ６のエミッタ端子
に接続される。
【００５２】次に、図８の信号入力回路の動作を説明す
る。ただし、各部の電流源はエミッタ接地トランジスタ
を用いた一般的なものを仮定する。
る。ただし、各部の電流源はエミッタ接地トランジスタ
を用いた一般的なものを仮定する。
【００５３】図６に示した信号入力回路では、利得制御
電圧ＶＣＮＴがＶＣＥｓａｔからＶＢＥ＋ＶＣＥｓａｔ
までの間、トランジスタＱ２，Ｑ３，Ｑ６のエミッタに
接続された電流源Ｉ１，Ｉ２，Ｉ５が正常に動作しな
い。つまり、電流源を構成するトランジスタのＶＣＥが
ＶＣＥｓａｔ以下に設定されると、トランジスタは飽和
領域に入ってしまうため、電流源の出力電流となるコレ
クタ電流が小さくなり、トランジスタのベース端子から
大幅に電流が流れてしまう。これによって、電流源を構
成するトランジスタのベース端子に与えられる電流源駆
動用バイアス電圧が低下する可能性がある。ここで、第
２の差動増幅器１２の電流源Ｉ３，Ｉ４を構成するトラ
ンジスタのベース端子に、このように低下したバイアス
電圧を与えると、電流源Ｉ３，Ｉ４の電流Ｉｏが低下す
る。このため、差動増幅器１２の入出力関係は、電流Ｉ
ｏが低下していない場合に比べて非線形成分が増加し、
入出力間の線形性が劣化する。
電圧ＶＣＮＴがＶＣＥｓａｔからＶＢＥ＋ＶＣＥｓａｔ
までの間、トランジスタＱ２，Ｑ３，Ｑ６のエミッタに
接続された電流源Ｉ１，Ｉ２，Ｉ５が正常に動作しな
い。つまり、電流源を構成するトランジスタのＶＣＥが
ＶＣＥｓａｔ以下に設定されると、トランジスタは飽和
領域に入ってしまうため、電流源の出力電流となるコレ
クタ電流が小さくなり、トランジスタのベース端子から
大幅に電流が流れてしまう。これによって、電流源を構
成するトランジスタのベース端子に与えられる電流源駆
動用バイアス電圧が低下する可能性がある。ここで、第
２の差動増幅器１２の電流源Ｉ３，Ｉ４を構成するトラ
ンジスタのベース端子に、このように低下したバイアス
電圧を与えると、電流源Ｉ３，Ｉ４の電流Ｉｏが低下す
る。このため、差動増幅器１２の入出力関係は、電流Ｉ
ｏが低下していない場合に比べて非線形成分が増加し、
入出力間の線形性が劣化する。
【００５４】図８の信号入力回路は、この点を改良した
例であり、利得制御電圧ＶＣＮＴがＶＢＥ＋ＶＣＥｓａ
ｔ以下の場合は、電流源Ｉ１の電流Ｉｏは抵抗Ｒ３，Ｑ
７を介して電源Ｖｃｃに流れるようにする。そして、Ｖ
ＣＮＴがＶＢＥ＋ＶＣＥｓａｔからＶｃｃ−ＶＣＥｓａ
ｔ−ＶＢＥの間に電流源Ｉ１の電流ＩｏがＱ７からＱ２
に遷移して流れるように基準電圧源Ｖｒｅｆ３の電圧を
設定する。これによって、電流源Ｉ１を構成するトラン
ジスタの飽和を回避することができる。具体的には、基
準電圧源Ｖｒｅｆ３の電圧を以下のように設定する。 ＶＣＥｓａｔ＋Ｉｏ×Ｒ３＋ＶＢＥ＜Ｖｒｅｆ３＜Ｖｃ
ｃ−ＶＣＥｓａｔ−ＶＢＥ このように基準電圧源Ｖｒｅｆ３の電圧を設定すると、
利得制御電圧ＶＣＮＴがＶＢＥ＋ＶＣＥｓａｔ以下では
電流源Ｉ２の電流Ｉｏは抵抗Ｒ４，Ｑ８を介してＱ３の
コレクタ端子に流れ、ＶＣＮＴがＶＢＥ＋ＶＣＥｓａｔ
からＶｃｃ−ＶＣＥｓａｔ−ＶＢＥの間に電流源Ｉ２の
電流ＩｏはＱ８からＱ３のエミッタ端子に流れるように
電流経路が変化する。
例であり、利得制御電圧ＶＣＮＴがＶＢＥ＋ＶＣＥｓａ
ｔ以下の場合は、電流源Ｉ１の電流Ｉｏは抵抗Ｒ３，Ｑ
７を介して電源Ｖｃｃに流れるようにする。そして、Ｖ
ＣＮＴがＶＢＥ＋ＶＣＥｓａｔからＶｃｃ−ＶＣＥｓａ
ｔ−ＶＢＥの間に電流源Ｉ１の電流ＩｏがＱ７からＱ２
に遷移して流れるように基準電圧源Ｖｒｅｆ３の電圧を
設定する。これによって、電流源Ｉ１を構成するトラン
ジスタの飽和を回避することができる。具体的には、基
準電圧源Ｖｒｅｆ３の電圧を以下のように設定する。 ＶＣＥｓａｔ＋Ｉｏ×Ｒ３＋ＶＢＥ＜Ｖｒｅｆ３＜Ｖｃ
ｃ−ＶＣＥｓａｔ−ＶＢＥ このように基準電圧源Ｖｒｅｆ３の電圧を設定すると、
利得制御電圧ＶＣＮＴがＶＢＥ＋ＶＣＥｓａｔ以下では
電流源Ｉ２の電流Ｉｏは抵抗Ｒ４，Ｑ８を介してＱ３の
コレクタ端子に流れ、ＶＣＮＴがＶＢＥ＋ＶＣＥｓａｔ
からＶｃｃ−ＶＣＥｓａｔ−ＶＢＥの間に電流源Ｉ２の
電流ＩｏはＱ８からＱ３のエミッタ端子に流れるように
電流経路が変化する。
【００５５】同様に、利得制御電圧ＶＣＮＴがＶＢＥ＋
ＶＣＥｓａｔ以下では電流源Ｉ５の電流Ｉｏは抵抗Ｒ
５，Ｑ９を介してＱ６のコレクタ端子に流れ、ＶＣＮＴ
がＶＢＥ＋ＶＣＥｓａｔからＶｃｃ−ＶＣＥｓａｔ−Ｖ
ＢＥの間に電流源Ｉ５の電流ＩｏはＱ９からＱ６のエミ
ッタ端子に流れるように電流経路が変化する。
ＶＣＥｓａｔ以下では電流源Ｉ５の電流Ｉｏは抵抗Ｒ
５，Ｑ９を介してＱ６のコレクタ端子に流れ、ＶＣＮＴ
がＶＢＥ＋ＶＣＥｓａｔからＶｃｃ−ＶＣＥｓａｔ−Ｖ
ＢＥの間に電流源Ｉ５の電流ＩｏはＱ９からＱ６のエミ
ッタ端子に流れるように電流経路が変化する。
【００５６】すなわち、電流バイパス回路２４は第１の
差動増幅器１１が線形出力に寄与しないとき、この差動
増幅器１１のトランジスタＱ２，Ｑ３および状態検出／
制御回路２１のトランジスタＱ６のコレクタ端子とエミ
ッタ端子間に対する電流バイパスを形成することによ
り、利得制御電圧ＶＣＮＴがＶＣＥｓａｔからＶＢＥ＋
ＶＣＥｓａｔの範囲で安定に動作することを可能として
いる。
差動増幅器１１が線形出力に寄与しないとき、この差動
増幅器１１のトランジスタＱ２，Ｑ３および状態検出／
制御回路２１のトランジスタＱ６のコレクタ端子とエミ
ッタ端子間に対する電流バイパスを形成することによ
り、利得制御電圧ＶＣＮＴがＶＣＥｓａｔからＶＢＥ＋
ＶＣＥｓａｔの範囲で安定に動作することを可能として
いる。
【００５７】図９は、図５の信号入力回路の第３の具体
回路例であり、図８を更に改良した構成となっている。
図８との違いは、レベルシフト回路１３内にトランジス
タＱ１のエミッタ端子と電流源Ｉ１０との間に接続され
た抵抗Ｒ１０を追加している点である。図３の回路の説
明において既に説明したように、Ｉｏ×Ｒ１０≧ＶＣＥ
ｓａｔと設定することにより、利得制御電圧ＶＣＮＴの
入力範囲をＧＮＤからＶｃｃまでに拡大することができ
る。
回路例であり、図８を更に改良した構成となっている。
図８との違いは、レベルシフト回路１３内にトランジス
タＱ１のエミッタ端子と電流源Ｉ１０との間に接続され
た抵抗Ｒ１０を追加している点である。図３の回路の説
明において既に説明したように、Ｉｏ×Ｒ１０≧ＶＣＥ
ｓａｔと設定することにより、利得制御電圧ＶＣＮＴの
入力範囲をＧＮＤからＶｃｃまでに拡大することができ
る。
【００５８】なお、以上の実施形態では差動増幅器１
１，１２、状態検出／制御回路２１および電流バイパス
回路２４にｎｐｎトランジスタを用い、レベルシフト回
路１３にｐｎｐトランジスタを用いたが、逆に差動増幅
器１１，１２、状態検出／制御回路２１および電流バイ
パス回路２４にｐｎｐトランジスタを用い、レベルシフ
ト回路１３にｎｐｎトランジスタを用いても同様の効果
を得ることができる。
１，１２、状態検出／制御回路２１および電流バイパス
回路２４にｎｐｎトランジスタを用い、レベルシフト回
路１３にｐｎｐトランジスタを用いたが、逆に差動増幅
器１１，１２、状態検出／制御回路２１および電流バイ
パス回路２４にｐｎｐトランジスタを用い、レベルシフ
ト回路１３にｎｐｎトランジスタを用いても同様の効果
を得ることができる。
【００５９】さらに、以上の実施形態ではバイポーラト
ランジスタを用いて回路を構成した場合について説明し
たが、ＣＭＯＳトランジスタのような電界効果トランジ
スタ（ＦＥＴ）を用いても、同様に本発明の信号入力回
路を実現することができる。ＦＥＴを用いる場合は、バ
イポーラトランジスタのベース端子、コレクタ端子、エ
ミッタ端子をそれぞれＦＥＴのゲート端子、ドレイン端
子、ソース端子に置き換えて結線を行えばよい。
ランジスタを用いて回路を構成した場合について説明し
たが、ＣＭＯＳトランジスタのような電界効果トランジ
スタ（ＦＥＴ）を用いても、同様に本発明の信号入力回
路を実現することができる。ＦＥＴを用いる場合は、バ
イポーラトランジスタのベース端子、コレクタ端子、エ
ミッタ端子をそれぞれＦＥＴのゲート端子、ドレイン端
子、ソース端子に置き換えて結線を行えばよい。
【００６０】
【発明の効果】以上説明したように、本発明の信号入力
回路によると、入力信号電圧の入力範囲を大きくするこ
とができ、後段に接続される種々の回路の低電圧化およ
び低消費電力化が可能となる。
回路によると、入力信号電圧の入力範囲を大きくするこ
とができ、後段に接続される種々の回路の低電圧化およ
び低消費電力化が可能となる。
【００６１】本発明の信号入力回路は、例えば可変利得
増幅器における利得制御増幅器に利得制御信号を供給す
る利得制御回路、特にＷ−ＣＤＭＡシステムの携帯無線
機器で使用されるような広範囲の利得制御が要求される
可変利得増幅器のための利得制御回路として有用であ
り、利得制御電圧に対する利得感度の変動を回避して、
安定かつ高精度の利得制御を実現することができる。
増幅器における利得制御増幅器に利得制御信号を供給す
る利得制御回路、特にＷ−ＣＤＭＡシステムの携帯無線
機器で使用されるような広範囲の利得制御が要求される
可変利得増幅器のための利得制御回路として有用であ
り、利得制御電圧に対する利得感度の変動を回避して、
安定かつ高精度の利得制御を実現することができる。
【図１】 本発明が適用される可変利得増幅器の概略構
成を示すブロック図
成を示すブロック図
【図２】 本発明の第１の実施形態に係る信号入力回路
の概略構成を示すブロック図
の概略構成を示すブロック図
【図３】 第１の実施形態に係る信号入力回路の具体的
構成例を示す回路図
構成例を示す回路図
【図４】 図３の信号入力回路の入出力特性を示す図
【図５】 本発明の第２の実施形態に係る信号入力回路
の概略構成を示すブロック図
の概略構成を示すブロック図
【図６】 第２の実施形態に係る信号入力回路の第１の
具体的構成例を示す回路図
具体的構成例を示す回路図
【図７】 図６の信号入力回路の入出力特性を示す図
【図８】 第２の実施形態に係る信号入力回路の第２の
具体的構成例を示す回路図
具体的構成例を示す回路図
【図９】 第２の実施形態に係る信号入力回路の第３の
具体的構成例を示す回路図
具体的構成例を示す回路図
【図１０】 可変利得増幅器の利得制御電圧と利得の関
係を示す図
係を示す図
【図１１】 従来の信号入力回路とその入出力特性を示
す図
す図
【図１２】 従来の他の信号入力回路とその入出力特性
を示す図
を示す図
１…利得制御増幅器 ２…利得制御回路（信号入力回路） １０…利得制御電圧入力端子 １１…第１の差動増幅器 １２…第２の差動増幅器 １３…レベルシフト回路 １４…加算器 ２０…利得制御電流出力端子 ２１…状態検出／制御回路 ２２…減算器 ２３…加算器 ２４…電流バイパス回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 CA32 CA36 CA37 CA88 FA15 HA08 HA10 HA17 HA25 KA00 KA02 KA05 KA07 KA09 KA18 KA26 MA01 MA21 MD04 ND01 ND12 ND25 PD01 SA13 TA02 5J100 AA02 AA03 AA15 AA26 BA05 BB00 BB21 BC01 CA01 CA02 CA05 CA18 CA21 DA06 EA02
Claims (8)
- 【請求項１】入力信号電圧が一方の入力端子に与えら
れ、他方の入力端子に第１の基準電圧が与えられた第１
の差動増幅器と、 前記入力信号電圧の直流レベルを所定量シフトするレベ
ルシフト回路と、 前記レベルシフト回路の出力信号電圧が一方の入力端子
に与えられ、他方の入力端子に第２の基準電圧が与えら
れた第２の差動増幅器とを具備し、 前記第１の差動増幅器の出力電流と前記第２の差動増幅
器の出力電流とを加算した電流を出力信号電流として出
力することを特徴とする信号入力回路。 - 【請求項２】入力信号電圧が一方の入力端子に与えられ
た第１の差動増幅器と、 前記入力信号電圧の直流レベルを所定量シフトするレベ
ルシフト回路と、 前記レベルシフト回路の出力信号電圧が一方の入力端子
に与えられ、他方の入力端子に第２の基準電圧が与えら
れた第２の差動増幅器と、 前記第２の差動増幅器が前記レベルシフト回路の出力信
号電圧に対して線形動作状態にあるか否かを検出し、線
形動作状態にある場合には該第２の差動増幅器の出力電
流を出力信号電流とし、線形動作状態にない場合には前
記第１の差動増幅器の他方の入力端子に第１の基準電圧
を与えた状態で得られる該第１の差動増幅器の出力電流
と所定の制御電流との差電流および前記第２の差動増幅
器の出力電流を加算した電流を出力信号電流として出力
する制御を行う状態検出／制御回路とを具備することを
特徴とする信号入力回路。 - 【請求項３】前記レベルシフト回路は、ベース端子を入
力端子とし、コレクタ端子が接地または電源に接続さ
れ、エミッタ端子を出力端子とするトランジスタと、該
トランジスタのエミッタ端子に直接または抵抗を介して
接続された電流源とからなることを特徴とする請求項１
または２に記載の信号入力回路。 - 【請求項４】前記第１の差動増幅器は、ベース端子を一
方の入力端子とする第１のトランジスタと、ベース端子
を他方の入力端子としコレクタ端子を出力端子とする第
２のトランジスタとからなる差動トランジスタ対を有
し、 前記第２の差動増幅器は、ベース端子を一方の入力端子
とする第３のトランジスタと、ベース端子を他方の入力
端子としコレクタ端子を出力端子とすると共に前記第２
のトランジスタのコレクタ端子と共通に接続した第４の
トランジスタとからなる第２の差動トランジスタ対を有
し、 前記第２のトランジスタと第４のトランジスタの共通接
続されたコレクタ端子から前記出力信号電流を出力する
ことを特徴とする請求項１または２に記載の信号入力回
路。 - 【請求項５】前記第１の差動増幅器は、ベース端子を一
方の入力端子とする第１のトランジスタと、ベース端子
を他方の入力端子としコレクタ端子を出力端子とする第
２のトランジスタとからなる差動トランジスタ対を有
し、 前記第２の差動増幅器は、ベース端子を一方の入力端子
とする第３のトランジスタと、ベース端子を他方の入力
端子としコレクタ端子を出力端子とすると共に前記第２
のトランジスタのコレクタ端子と共通に接続した第４の
トランジスタとからなる第２の差動トランジスタ対を有
し、 前記状態検出／制御回路は、前記第３のトランジスタの
エミッタ端子にベース端子が接続された第５のトランジ
スタと、該第５のトランジスタのエミッタに接続された
電流源と、前記第５のトランジスタのコレクタ端子に入
力端子が接続され、出力端子が前記第２のトランジスタ
のコレクタ端子と前記第４のトランジスタのコレクタ端
子に接続されたカレントミラー回路とを有し、 前記第２のトランジスタと第４のトランジスタの共通接
続されたコレクタ端子から前記出力信号電流を出力する
ことを特徴とする請求項２に記載の信号入力回路。 - 【請求項６】前記入力信号電圧が所定の範囲のとき前記
第１のトランジスタ、第２のトランジスタおよび第５の
トランジスタのそれぞれのコレクタ端子とエミッタ端子
間の電流をバイパスする電流バイパス回路をさらに具備
することを特徴とする請求項５に記載の信号入力回路。 - 【請求項７】前記電流バイパス回路は、基準電圧源と、
該基準電圧源にそれぞれのベース端子が共通に接続さ
れ、それぞれのコレクタ端子が前記第１のトランジス
タ、第２のトランジスタおよび第５のトランジスタのそ
れぞれのコレクタ端子に接続された第６、第７および第
８のトランジスタと、該第６、第７および第８のトラン
ジスタのそれぞれのエミッタ端子と前記第１のトランジ
スタ、第２のトランジスタおよび第５のトランジスタの
それぞれのエミッタ端子との間に接続された第１、第２
および第３の抵抗とを有することを特徴とする請求項６
に記載の信号入力回路。 - 【請求項８】請求項１乃至７のいずれか１項に記載の信
号入力回路により構成され、入力信号電圧として利得制
御電圧が与えられることにより該利得制御電圧に対応し
た利得制御電流を出力信号電流とする利得制御回路と、 前記利得制御回路から前記利得制御電流が供給されるこ
とにより利得が制御される利得制御増幅器とを具備する
ことを特徴とする可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04352599A JP3532782B2 (ja) | 1999-02-22 | 1999-02-22 | 信号入力回路及びこれを用いた可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04352599A JP3532782B2 (ja) | 1999-02-22 | 1999-02-22 | 信号入力回路及びこれを用いた可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000244261A true JP2000244261A (ja) | 2000-09-08 |
| JP3532782B2 JP3532782B2 (ja) | 2004-05-31 |
Family
ID=12666172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04352599A Expired - Fee Related JP3532782B2 (ja) | 1999-02-22 | 1999-02-22 | 信号入力回路及びこれを用いた可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3532782B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518514A (ja) * | 2004-10-22 | 2008-05-29 | パーカーヴィジョン インコーポレイテッド | ベクトル電力増幅のためのシステムおよび方法 |
| US8233858B2 (en) | 2004-10-22 | 2012-07-31 | Parkervision, Inc. | RF power transmission, modulation, and amplification embodiments, including control circuitry for controlling power amplifier output stages |
| US8315336B2 (en) | 2007-05-18 | 2012-11-20 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment |
| US8334722B2 (en) | 2007-06-28 | 2012-12-18 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation and amplification |
| US8410849B2 (en) | 2007-06-19 | 2013-04-02 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments |
| US8461924B2 (en) | 2007-06-19 | 2013-06-11 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for controlling a transimpedance node |
| US8755454B2 (en) | 2011-06-02 | 2014-06-17 | Parkervision, Inc. | Antenna control |
| US9106500B2 (en) | 2006-04-24 | 2015-08-11 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for error correction |
| US9106316B2 (en) | 2005-10-24 | 2015-08-11 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification |
| US9608677B2 (en) | 2005-10-24 | 2017-03-28 | Parker Vision, Inc | Systems and methods of RF power transmission, modulation, and amplification |
| US10278131B2 (en) | 2013-09-17 | 2019-04-30 | Parkervision, Inc. | Method, apparatus and system for rendering an information bearing function of time |
-
1999
- 1999-02-22 JP JP04352599A patent/JP3532782B2/ja not_active Expired - Fee Related
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9166528B2 (en) | 2004-10-22 | 2015-10-20 | Parkervision, Inc. | RF power transmission, modulation, and amplification embodiments |
| US8233858B2 (en) | 2004-10-22 | 2012-07-31 | Parkervision, Inc. | RF power transmission, modulation, and amplification embodiments, including control circuitry for controlling power amplifier output stages |
| US8639196B2 (en) | 2004-10-22 | 2014-01-28 | Parkervision, Inc. | Control modules |
| US9768733B2 (en) | 2004-10-22 | 2017-09-19 | Parker Vision, Inc. | Multiple input single output device with vector signal and bias signal inputs |
| US9197163B2 (en) | 2004-10-22 | 2015-11-24 | Parkvision, Inc. | Systems, and methods of RF power transmission, modulation, and amplification, including embodiments for output stage protection |
| US8351870B2 (en) | 2004-10-22 | 2013-01-08 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including cartesian 4-branch embodiments |
| US8406711B2 (en) | 2004-10-22 | 2013-03-26 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including a Cartesian-Polar-Cartesian-Polar (CPCP) embodiment |
| US9197164B2 (en) | 2004-10-22 | 2015-11-24 | Parkervision, Inc. | RF power transmission, modulation, and amplification, including direct cartesian 2-branch embodiments |
| US8428527B2 (en) | 2004-10-22 | 2013-04-23 | Parkervision, Inc. | RF power transmission, modulation, and amplification, including direct cartesian 2-branch embodiments |
| US8433264B2 (en) | 2004-10-22 | 2013-04-30 | Parkervision, Inc. | Multiple input single output (MISO) amplifier having multiple transistors whose output voltages substantially equal the amplifier output voltage |
| US8447248B2 (en) | 2004-10-22 | 2013-05-21 | Parkervision, Inc. | RF power transmission, modulation, and amplification, including power control of multiple input single output (MISO) amplifiers |
| JP2008518514A (ja) * | 2004-10-22 | 2008-05-29 | パーカーヴィジョン インコーポレイテッド | ベクトル電力増幅のためのシステムおよび方法 |
| US9143088B2 (en) | 2004-10-22 | 2015-09-22 | Parkervision, Inc. | Control modules |
| US8913974B2 (en) | 2004-10-22 | 2014-12-16 | Parkervision, Inc. | RF power transmission, modulation, and amplification, including direct cartesian 2-branch embodiments |
| US8577313B2 (en) | 2004-10-22 | 2013-11-05 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including output stage protection circuitry |
| US8626093B2 (en) | 2004-10-22 | 2014-01-07 | Parkervision, Inc. | RF power transmission, modulation, and amplification embodiments |
| US8280321B2 (en) | 2004-10-22 | 2012-10-02 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including Cartesian-Polar-Cartesian-Polar (CPCP) embodiments |
| US8781418B2 (en) | 2004-10-22 | 2014-07-15 | Parkervision, Inc. | Power amplification based on phase angle controlled reference signal and amplitude control signal |
| US9106316B2 (en) | 2005-10-24 | 2015-08-11 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification |
| US9608677B2 (en) | 2005-10-24 | 2017-03-28 | Parker Vision, Inc | Systems and methods of RF power transmission, modulation, and amplification |
| US9705540B2 (en) | 2005-10-24 | 2017-07-11 | Parker Vision, Inc. | Control of MISO node |
| US9614484B2 (en) | 2005-10-24 | 2017-04-04 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including control functions to transition an output of a MISO device |
| US9419692B2 (en) | 2005-10-24 | 2016-08-16 | Parkervision, Inc. | Antenna control |
| US9094085B2 (en) | 2005-10-24 | 2015-07-28 | Parkervision, Inc. | Control of MISO node |
| US9106500B2 (en) | 2006-04-24 | 2015-08-11 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for error correction |
| US8913691B2 (en) | 2006-08-24 | 2014-12-16 | Parkervision, Inc. | Controlling output power of multiple-input single-output (MISO) device |
| US8548093B2 (en) | 2007-05-18 | 2013-10-01 | Parkervision, Inc. | Power amplification based on frequency control signal |
| US8315336B2 (en) | 2007-05-18 | 2012-11-20 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment |
| US8766717B2 (en) | 2007-06-19 | 2014-07-01 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including varying weights of control signals |
| US8502600B2 (en) | 2007-06-19 | 2013-08-06 | Parkervision, Inc. | Combiner-less multiple input single output (MISO) amplification with blended control |
| US8461924B2 (en) | 2007-06-19 | 2013-06-11 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for controlling a transimpedance node |
| US8410849B2 (en) | 2007-06-19 | 2013-04-02 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments |
| US8334722B2 (en) | 2007-06-28 | 2012-12-18 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation and amplification |
| US8884694B2 (en) | 2007-06-28 | 2014-11-11 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification |
| US8755454B2 (en) | 2011-06-02 | 2014-06-17 | Parkervision, Inc. | Antenna control |
| US10278131B2 (en) | 2013-09-17 | 2019-04-30 | Parkervision, Inc. | Method, apparatus and system for rendering an information bearing function of time |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3532782B2 (ja) | 2004-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0129473B1 (ko) | 차동 입력 회로 | |
| US4951003A (en) | Differential transconductance circuit | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US7501893B2 (en) | Variable gain amplifier circuit | |
| JP2000244261A (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US6236268B1 (en) | High-gain amplifier having a limited output dynamic range | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| KR970003778B1 (ko) | 개선된 직선성을 갖는 증폭회로 | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| KR100307834B1 (ko) | 전압전류변환회로 | |
| JPH0257372B2 (ja) | ||
| JPH08167819A (ja) | 送信回路 | |
| JPH08307172A (ja) | 可変利得増幅器 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3441356B2 (ja) | 増幅回路 | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JP4206553B2 (ja) | 電圧・電流変換回路 | |
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JPH0212049B2 (ja) | ||
| JP3051600B2 (ja) | 電流発生回路 | |
| JPH10303655A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |