JP3059893B2 - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JP3059893B2 JP3059893B2 JP6233464A JP23346494A JP3059893B2 JP 3059893 B2 JP3059893 B2 JP 3059893B2 JP 6233464 A JP6233464 A JP 6233464A JP 23346494 A JP23346494 A JP 23346494A JP 3059893 B2 JP3059893 B2 JP 3059893B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- switch circuit
- current mirror
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣに用いて好適なス
イッチ回路に関するもので、特にスイッチ回路がオフし
ているときの消費電流の低減を図ったスイッチ回路に関
する。
イッチ回路に関するもので、特にスイッチ回路がオフし
ているときの消費電流の低減を図ったスイッチ回路に関
する。
【０００２】
【従来の技術】図２は、１入力１出力型のスイッチ回路
を示すもので、入力端子（１）からの入力信号を出力端
子（２）に導通されるか否かを制御端子（３）に加える
「Ｈ」又は「Ｌ」の制御信号により定めるものである。
制御端子（３）に「Ｈ」の制御信号を加えると、トラン
ジスタ（４）及び（５）がオンする。トランジスタ
（４）及び（５）がオンすると、トランジスタ（６）及
び（７）のベースが接地されトランジスタ（６）及び
（７）がオフする。トランジスタ（６）及び（７）がオ
フすると、入力端子（１）からの入力信号は、トランジ
スタ（６）を通過できない。
を示すもので、入力端子（１）からの入力信号を出力端
子（２）に導通されるか否かを制御端子（３）に加える
「Ｈ」又は「Ｌ」の制御信号により定めるものである。
制御端子（３）に「Ｈ」の制御信号を加えると、トラン
ジスタ（４）及び（５）がオンする。トランジスタ
（４）及び（５）がオンすると、トランジスタ（６）及
び（７）のベースが接地されトランジスタ（６）及び
（７）がオフする。トランジスタ（６）及び（７）がオ
フすると、入力端子（１）からの入力信号は、トランジ
スタ（６）を通過できない。
【０００３】そのため、入力端子（１）からの入力信号
は出力端子（２）に導通されない。このオフ時、図２の
スイッチ回路には次の３つの電流が流れる。 １）トランジスタ（８）・・・（Ｅ１−ＶＢＥ）/Ｒ２ （但し、基準電源（９）の電圧をＥ１、トランジスタの
立ち上がり電圧をＶＢＥ、抵抗（１０）の抵抗値をＲ２
とする） ２）トランジスタ（４）・・・（Ｖ−ＶＢＥ）/Ｒ （但し、入力信号電圧をＶ、抵抗（１１）の抵抗値をＲ
とする） ３）トランジスタ（５）・・・Ｅ/Ｒ１ （但し、抵抗（１２）の抵抗値をＲ１とする） 次に、制御端子（３）に「Ｌ」の制御信号を加えると、
トランジスタ（４）及び（５）がオフする。トランジス
タ（４）及び（５）がオフすると、トランジスタ（６）
及び（７）のベースに電流が流れトランジスタ（６）及
び（７）がオンする。トランジスタ（６）及び（７）が
オフすると、入力端子（１）からの入力信号は、トラン
ジスタ（１３）及びトランジスタ（６）を介して出力端
子（２）に導通される そのため、入力端子（１）からの入力信号を出力端子
（２）に導通できる。
は出力端子（２）に導通されない。このオフ時、図２の
スイッチ回路には次の３つの電流が流れる。 １）トランジスタ（８）・・・（Ｅ１−ＶＢＥ）/Ｒ２ （但し、基準電源（９）の電圧をＥ１、トランジスタの
立ち上がり電圧をＶＢＥ、抵抗（１０）の抵抗値をＲ２
とする） ２）トランジスタ（４）・・・（Ｖ−ＶＢＥ）/Ｒ （但し、入力信号電圧をＶ、抵抗（１１）の抵抗値をＲ
とする） ３）トランジスタ（５）・・・Ｅ/Ｒ１ （但し、抵抗（１２）の抵抗値をＲ１とする） 次に、制御端子（３）に「Ｌ」の制御信号を加えると、
トランジスタ（４）及び（５）がオフする。トランジス
タ（４）及び（５）がオフすると、トランジスタ（６）
及び（７）のベースに電流が流れトランジスタ（６）及
び（７）がオンする。トランジスタ（６）及び（７）が
オフすると、入力端子（１）からの入力信号は、トラン
ジスタ（１３）及びトランジスタ（６）を介して出力端
子（２）に導通される そのため、入力端子（１）からの入力信号を出力端子
（２）に導通できる。
【０００４】従って、図２のスイッチ回路によれば、１
入力１出力型のスイッチ回路を構成できる。
入力１出力型のスイッチ回路を構成できる。
【０００５】
【発明が解決しようとする課題】しかしながら、図２の
スイッチ回路ではスイッチのオフ時にも上記３つの電流
が流れ消費電流が増大するという問題があった。また、
図２のスイッチ回路では信号路に抵抗（１１）が存在す
るのでトランジスタの寄生容量とともにこの抵抗がフィ
ルタを構成してしまい、入力信号に対する周波数特性に
制限がでてしまう問題があった。
スイッチ回路ではスイッチのオフ時にも上記３つの電流
が流れ消費電流が増大するという問題があった。また、
図２のスイッチ回路では信号路に抵抗（１１）が存在す
るのでトランジスタの寄生容量とともにこの抵抗がフィ
ルタを構成してしまい、入力信号に対する周波数特性に
制限がでてしまう問題があった。
【０００６】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、入力信号がベースに印加される第１
トランジスタと、入力が前記第１トランジスタのコレク
タに接続された電流ミラー回路と、コレクタが前記第１
トランジスタのエミッタに接続されベースにスイッチの
オンオフ用の制御信号が印加される第２トランジスタ
と、ベースが前記第１トランジスタのエミッタに接続さ
れエミッタが前記電流ミラー回路の出力に接続された第
３トランジスタとを有し、前記第３トランジスタのエミ
ッタと前記電流ミラー回路の出力との接続点から前記入
力信号を出力するようにしたことを特徴とする。
みなされたもので、入力信号がベースに印加される第１
トランジスタと、入力が前記第１トランジスタのコレク
タに接続された電流ミラー回路と、コレクタが前記第１
トランジスタのエミッタに接続されベースにスイッチの
オンオフ用の制御信号が印加される第２トランジスタ
と、ベースが前記第１トランジスタのエミッタに接続さ
れエミッタが前記電流ミラー回路の出力に接続された第
３トランジスタとを有し、前記第３トランジスタのエミ
ッタと前記電流ミラー回路の出力との接続点から前記入
力信号を出力するようにしたことを特徴とする。
【０００７】
【作用】本発明によれば、第１トランジスタのコレクタ
に電流ミラー回路を接続し電流ミラー回路の出力側を出
力端子とし、第１トランジスタに流れる動作電流を切り
替えることにより、信号の伝達遮断を行っているので、
オフ時に無駄な電流が流れるのを防止できる。
に電流ミラー回路を接続し電流ミラー回路の出力側を出
力端子とし、第１トランジスタに流れる動作電流を切り
替えることにより、信号の伝達遮断を行っているので、
オフ時に無駄な電流が流れるのを防止できる。
【０００８】
【実施例】図１は、本発明のスイッチ回路を示すもの
で、（１４）は入力信号がベースに印加される第１トラ
ンジスタ、（１５）は入力端子が前記第１トランジスタ
のコレクタに接続された電流ミラー回路、（１６）はコ
レクタが前記第１トランジスタ（１４）のエミッタに接
続されベースにスイッチのオンオフ用の制御信号が印加
される第２トランジスタ、（１７）はベースが前記第１
トランジスタ（１４）のエミッタに接続され、エミッタ
が前記電流ミラー回路（１５）の出力端子に接続された
第３トランジスタである。
で、（１４）は入力信号がベースに印加される第１トラ
ンジスタ、（１５）は入力端子が前記第１トランジスタ
のコレクタに接続された電流ミラー回路、（１６）はコ
レクタが前記第１トランジスタ（１４）のエミッタに接
続されベースにスイッチのオンオフ用の制御信号が印加
される第２トランジスタ、（１７）はベースが前記第１
トランジスタ（１４）のエミッタに接続され、エミッタ
が前記電流ミラー回路（１５）の出力端子に接続された
第３トランジスタである。
【０００９】図１は１入力１出力型のスイッチ回路を示
すもので、入力端子（１）からの入力信号を出力端子
（２）に導通されるか否かを制御端子（３）に加える
「Ｈ」又は「Ｌ」の制御信号により定めるものである。
制御端子（３）に「Ｈ」の制御信号を加えると、トラン
ジスタ（１８）がオンする。トランジスタ（１８）がオ
ンすると、トランジスタ（１６）のベースが接地されト
ランジスタ（１６）がオフする。トランジスタ（１６）
がオフすると、トランジスタ（１４）のエミッタ電流、
トランジスタ（１７）のベース電流が流れなくなり、ト
ランジスタ（１４）及びトランジスタ（１７）がオフす
る。すると、入力端子（１）からの入力信号は出力端子
（２）に導通されなくなる。
すもので、入力端子（１）からの入力信号を出力端子
（２）に導通されるか否かを制御端子（３）に加える
「Ｈ」又は「Ｌ」の制御信号により定めるものである。
制御端子（３）に「Ｈ」の制御信号を加えると、トラン
ジスタ（１８）がオンする。トランジスタ（１８）がオ
ンすると、トランジスタ（１６）のベースが接地されト
ランジスタ（１６）がオフする。トランジスタ（１６）
がオフすると、トランジスタ（１４）のエミッタ電流、
トランジスタ（１７）のベース電流が流れなくなり、ト
ランジスタ（１４）及びトランジスタ（１７）がオフす
る。すると、入力端子（１）からの入力信号は出力端子
（２）に導通されなくなる。
【００１０】この時、図１のスイッチ回路に流れる電流
は、抵抗（１９）及びトランジスタ（１８）に流れる電
流Ｉのみとなる。 Ｉ＝Ｅ２/Ｒ３ （但し、Ｅ２は電源（２０）の電圧、Ｒ３は抵抗（１
９）の抵抗値） このため、図１のスイッチ回路はオフ時にわずかな電流
で動作可能である。
は、抵抗（１９）及びトランジスタ（１８）に流れる電
流Ｉのみとなる。 Ｉ＝Ｅ２/Ｒ３ （但し、Ｅ２は電源（２０）の電圧、Ｒ３は抵抗（１
９）の抵抗値） このため、図１のスイッチ回路はオフ時にわずかな電流
で動作可能である。
【００１１】次に、制御端子（３）に「Ｌ」の制御信号
を加えると、トランジスタ（１８）がオフする。トラン
ジスタ（１８）がオフすると、トランジスタ（１６）の
ベースに電圧Ｅ２が印加されトランジスタ（１６）がオ
ンする。トランジスタ（１６）がオンすると、トランジ
スタ（１４）のエミッタ電流、トランジスタ（１７）の
ベース電流が流れ、トランジスタ（１４）及びトランジ
スタ（１７）がオンする。すると、入力端子（１）から
の入力信号は出力端子（２）に導通されることとなる。
この時、入力端子（１）からの入力信号は出力端子
（２）までの間で、抵抗を介することなく伝わるので周
波数特性を持つようなフィルタが構成される恐れがな
い。また、図１のように、トランジスタ（１４）及びト
ランジスタ（１７）の組み合わせであれば、入力端子
（１）と出力端子（２）の間で、直流電圧変動が生じな
い。
を加えると、トランジスタ（１８）がオフする。トラン
ジスタ（１８）がオフすると、トランジスタ（１６）の
ベースに電圧Ｅ２が印加されトランジスタ（１６）がオ
ンする。トランジスタ（１６）がオンすると、トランジ
スタ（１４）のエミッタ電流、トランジスタ（１７）の
ベース電流が流れ、トランジスタ（１４）及びトランジ
スタ（１７）がオンする。すると、入力端子（１）から
の入力信号は出力端子（２）に導通されることとなる。
この時、入力端子（１）からの入力信号は出力端子
（２）までの間で、抵抗を介することなく伝わるので周
波数特性を持つようなフィルタが構成される恐れがな
い。また、図１のように、トランジスタ（１４）及びト
ランジスタ（１７）の組み合わせであれば、入力端子
（１）と出力端子（２）の間で、直流電圧変動が生じな
い。
【００１２】従って、図１のスイッチ回路によれば、オ
フ時にわずかな電流で１入力１出力型のスイッチ回路を
構成できる。図１のスイッチ回路では、電流ミラー回路
（１５）からの電流がトランジスタ（１４）及びトラン
ジスタ（１７）に流れるので、トランジスタ（１４）及
びトランジスタ（１７）のＶＢＥがほぼ等しくなるが、
ＮＰＮとＰＮＰトランジスタであるため、完全に等しく
することはできない。そこで、温度特性も考慮したスイ
ッチ回路として、図３のスイッチ回路がある。
フ時にわずかな電流で１入力１出力型のスイッチ回路を
構成できる。図１のスイッチ回路では、電流ミラー回路
（１５）からの電流がトランジスタ（１４）及びトラン
ジスタ（１７）に流れるので、トランジスタ（１４）及
びトランジスタ（１７）のＶＢＥがほぼ等しくなるが、
ＮＰＮとＰＮＰトランジスタであるため、完全に等しく
することはできない。そこで、温度特性も考慮したスイ
ッチ回路として、図３のスイッチ回路がある。
【００１３】図３のトランジスタ（２１）は、トランジ
スタ（１４）の補償を行い、トランジスタ（２２）はト
ランジスタ（１７）の補償を行う。このため、図３のス
イッチ回路では、入力端子（１）と出力端子（２）の間
で、直流電圧変動が全く生じない。
スタ（１４）の補償を行い、トランジスタ（２２）はト
ランジスタ（１７）の補償を行う。このため、図３のス
イッチ回路では、入力端子（１）と出力端子（２）の間
で、直流電圧変動が全く生じない。
【００１４】
【発明の効果】以上述べた如く、本発明によれば、第１
トランジスタのコレクタに電流ミラー回路を接続し電流
ミラー回路の出力側を出力端子とし、第１トランジスタ
に流れる動作電流を切り替えることにより、信号の伝達
遮断を行っているので、オフ時に無駄な電流が流れるの
を防止できる。また、本発明によれば、入力端子からの
入力信号は出力端子までの間で、抵抗を介することなく
伝わるので周波数特性を持つようなフィルタが構成され
る恐れがない。また、本発明のようなトランジスタの組
み合わせであれば、入力端子と出力端子の間で、直流電
圧変動が生じない。
トランジスタのコレクタに電流ミラー回路を接続し電流
ミラー回路の出力側を出力端子とし、第１トランジスタ
に流れる動作電流を切り替えることにより、信号の伝達
遮断を行っているので、オフ時に無駄な電流が流れるの
を防止できる。また、本発明によれば、入力端子からの
入力信号は出力端子までの間で、抵抗を介することなく
伝わるので周波数特性を持つようなフィルタが構成され
る恐れがない。また、本発明のようなトランジスタの組
み合わせであれば、入力端子と出力端子の間で、直流電
圧変動が生じない。
【図１】本発明のスイッチ回路を示す回路図である。
【図２】従来のスイッチ回路を示す回路図である。
【図３】本発明の別の実施例のスイッチ回路を示す回路
図である。
図である。
（１４） 第１トランジスタ （１５） 電流ミラー回路 （１６） 第２トランジスタ （１７） 第３トランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70
Claims (3)
- 【請求項１】 入力信号がベースに印加される第１トラ
ンジスタと、 入力が前記第１トランジスタのコレクタに接続された電
流ミラー回路と、 前記第１トランジスタのエミッタに接続されオンオフ用
の制御信号に応じて電流が導通遮断される電流源と、 ベースが前記第１トランジスタのエミッタに接続されエ
ミッタが前記電流ミラー回路の出力に接続された第３ト
ランジスタと、を有し、前記第３トランジスタのエミッ
タと前記電流ミラー回路の出力との接続点から前記入力
信号を出力するようにしたことを特徴とするスイッチ回
路。 - 【請求項２】 入力信号がベースに印加される第１トラ
ンジスタと、 入力端子が前記第１トランジスタのコレクタに接続され
た電流ミラー回路と、 コレクタが前記第１トランジスタのエミッタに接続され
ベースにスイッチのオンオフ用の制御信号が印加される
第２トランジスタと、 ベースが前記第１トランジスタのエミッタに接続されエ
ミッタが前記電流ミラー回路の出力端子に接続された第
３トランジスタと、を有し、前記第３トランジスタのエ
ミッタと前記電流ミラー回路の出力端子との接続点から
前記入力信号を出力するようにしたことを特徴とするス
イッチ回路。 - 【請求項３】 エミッタが前記第１トランジスタのエミ
ッタに接続されコレクタが前記第２トランジスタのコレ
クタに接続されたダイオード接続型の第４トランジスタ
と、 エミッタが前記第３トランジスタのエミッタに接続され
コレクタが前記電流ミラー回路の出力端子に接続された
ダイオード接続型の第５トランジスタと、を有すること
を特徴とする請求項２記載のスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6233464A JP3059893B2 (ja) | 1994-09-28 | 1994-09-28 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6233464A JP3059893B2 (ja) | 1994-09-28 | 1994-09-28 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897696A JPH0897696A (ja) | 1996-04-12 |
| JP3059893B2 true JP3059893B2 (ja) | 2000-07-04 |
Family
ID=16955448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6233464A Expired - Fee Related JP3059893B2 (ja) | 1994-09-28 | 1994-09-28 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3059893B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI241865B (en) * | 2003-06-25 | 2005-10-11 | Rohm Co Ltd | Organic EL element drive circuit and organic EL display device using the same drive circuit |
-
1994
- 1994-09-28 JP JP6233464A patent/JP3059893B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897696A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3059893B2 (ja) | スイッチ回路 | |
| JPH03192921A (ja) | スタンバイ電力散逸を減少させたｅｃｌカットオフドライバ回路 | |
| JPH0230902Y2 (ja) | ||
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JP2776034B2 (ja) | 定電流回路 | |
| JP2664263B2 (ja) | Ｅｃｌ―ｔｔｌ変換回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH11202004A (ja) | コンパレータ回路 | |
| JP3552931B2 (ja) | 出力回路 | |
| JP2000174562A (ja) | 入力回路 | |
| JPH0671176B2 (ja) | 出力回路 | |
| JPS6393207A (ja) | プツシユプル出力段回路 | |
| JPH07245557A (ja) | パワーｍｏｓトランジスタの駆動回路 | |
| JPH01175402A (ja) | 電流制限型カレントミラー回路 | |
| JPH01241915A (ja) | 電流比較回路 | |
| JPH0583049A (ja) | 差動回路 | |
| JPS6339177B2 (ja) | ||
| JPH0244813A (ja) | スイッチング回路 | |
| JPS62108615A (ja) | 切換回路 | |
| JPH05315935A (ja) | 入力回路 | |
| JPH0817293B2 (ja) | ドライバー回路 | |
| JPS60106225A (ja) | スイツチング回路 | |
| JPH03249819A (ja) | 入力回路 | |
| JPH05327381A (ja) | 誘導負荷駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |