JPH05315935A - 入力回路 - Google Patents

Abstract

(57)【要約】 【目的】入力回路の論理しきい値を内部構成を変えずに
広範囲に可変設定させる。 【構成】入力端子と外部論理信号源との間で外付け抵抗
を直列に通して流れる電流を電圧に変換し、この変換電
圧でスイッチング素子をオン／オフ制御することにより
内部回路を論理駆動するとともに、その動作にヒステリ
シス特性をもたせる。 【効果】内部回路を論理駆動するのに必要な論理しきい
値を上記抵抗の値によって任意に可変設定することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】

【０００２】本発明は、入力回路、さらには半導体集積
回路装置において外部論理回路から入力される２値論理
信号を内部回路に伝達する論理入力回路に適用して有効
な技術に関するものであって、たとえば外部からの論理
信号によって制御されるパワー回路を内蔵したモノリシ
ック型の半導体集積回路装置に利用して有効な技術に関
するものである。

【０００３】

【従来の技術】たとえば、図３に示すように、内部回路
４としてモータドライバなどのパワー回路が形成された
半導体集積回路装置２では、上記内部回路４の動作を外
部から論理制御させるために、外部論理信号源１からの
２値論理信号を受ける入力端子Ｐｉｎとともに、この入
力端子Ｐｉｎに受けた２値論理信号を上記内部回路４へ
伝達する入力回路３も一緒に形成されることが多い。

【０００４】ここで、外部論理信号源１としてはマイク
ロ・コンピュータなどが使用される。入力回路３は、上
記論理信号源１が出力する論理信号のしきい値に合わせ
て構成される。たとえば、外部論理信号源１からの論理
信号がＥＣＬレベルの場合は、そのＥＣＬレベルに合致
する論理しきい値Ｖｔｈをもつように構成された論理入
力回路３が使用される（ＥＣＬについては、たとえば
「超高速バイポーラデバイス」永田 穣 編、培風館、
昭和６０年１１月発行を参照）。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。

【０００６】すなわち、従来のこの種の入力回路は特定
の論理信号に合わせて構成されている。たとえば、ＥＣ
Ｌレベルの論理信号に合わせて構成された入力回路は、
ＴＴＬあるいはＣＭＯＳ論理などの異種の回路からの論
理信号を正常に伝達することができない。たとえば、Ｔ
ＴＬからの論理信号を伝達するためには、そのＴＴＬの
論理しきい値に合致する論理しきい値をもつように構成
されなければならない。

【０００７】このため、図３に示した半導体集積回路装
置２の場合は、接続可能な論理信号源１の論理しきい値
を一種類だけに限定するか、あるいは論理しきい値の種
類に応じて複数種類の品種を用意しなければならなかっ
た。

【０００８】本発明の目的は、単一の回路構成および回
路の内外で行なえる簡単な抵抗値の変更だけでもって、
入力回路の論理しきい値を広範囲に可変設定させられる
ようにする、という技術を提供することにある。

【０００９】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１１】すなわち、外部の論理信号源と入力端子と
の間で抵抗を直列に通して流れる電流を電圧に変換し、
この変換電圧でスイッチング素子をオン／オフ制御する
ことにより、上記論理信号源からの入力論理信号を内部
回路へ伝達させるとともに、上記電圧変換回路の出力動
作にヒステリシス特性をもたせる、というものである。

【００１２】

【作用】上述した手段によれば、外部の論理信号源によ
って内部回路を論理駆動するのに必要な論理出力レベル
を、入力端子に直列に接続される抵抗の値によって任意
に可変設定することができる。

【００１３】これにより、単一の回路構成および回路の
内外で行なえる簡単な抵抗値の変更だけでもって、入力
回路の論理しきい値を広範囲に可変設定させられるよう
にする、という目的が達成される。

【００１４】

【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。

【００１５】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。

【００１６】図１は本発明の技術が適用された入力回路
の一実施例を示したものであって、まず、１はマイクロ
・コンピュータなどの論理信号源、２は上記論理信号源
１が接続される半導体集積回路装置である。

【００１７】半導体集積回路装置２内には、モータドラ
イブ回路などの内部回路４が形成されている。これとと
もに、上記内部回路４の動作を外部から論理制御させる
ために、外部の論理信号源１から入力端子Ｐｉｎを介し
て与えられる２値論理信号を上記内部回路４に伝達する
入力回路３も一緒に形成されている。

【００１８】入力回路３は、ｐｎｐバイポーラ・トラン
ジスタＱ１，Ｑ２，Ｑ３、ｎｐｎバイポーラ・トランジ
スタＱ４，Ｑ５、および抵抗Ｒ１〜Ｒ７によって構成さ
れている。

【００１９】ｐｎｐバイポーラ・トランジスタＱ１と抵
抗Ｒ１は電流供給回路３１を形成し、入力端子Ｐｉｎに
電源電位Ｖｃｃ側からの電流Ｉ１を供給する。入力端子
Ｐｉｎには、抵抗Ｒｘを直列に介して外部の論理信号源
１が接続される。抵抗Ｒｘは、図に示すように外付けで
もよい。

【００２０】ｐｎｐバイポーラ・トランジスタＱ２，Ｑ
３と抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５は、上記入力端子Ｐｉ
ｎから上記抵抗Ｒｘを通して外部へ流れる電流Ｉ１を電
圧Ｖ１に変換する電流電圧変換回路３２を形成する。こ
の場合、Ｑ２は、Ｑ１との間に形成されるカレントミラ
ーによって、入力端子Ｐｉｎから流れる電流Ｉ１をＱ３
に伝達する。伝達された電流Ｉ１は、Ｑ３のコレクタに
接続された抵抗Ｒ３，Ｒ４によって設定される変換比
で、電圧Ｖ１に変換される。

【００２１】ｎｐｎバイポーラ・トランジスタＱ４は、
上記変換電圧Ｖ１によってオン／オフ制御されるスイッ
チング素子として動作する。このＱ４のオン／オフ動作
によって上記内部回路４を論理駆動する。

【００２２】ｎｐｎバイポーラトランジスタＱ５は、上
記変換電圧Ｖ１によってオン／オフ制御されるスイッチ
ング素子として動作する。これにより、Ｑ５は上記電圧
変換回路３２の出力動作にヒステリシス特性をもたせる
ような直流正帰還路を形成する。

【００２３】次に、動作について説明する。

【００２４】図１において、外部論理信号源１での論理
出力Ｖｓがロウレベル（またはオン状態）のとき、入力
端子Ｐｉｎから抵抗Ｒｘを通して信号源１に電流Ｉ１が
流れ込むようになる。この入力端子Ｐｉｎから流れる電
流Ｉ１は、カレントミラー回路をなすトランジスタＱ
１，Ｑ２を介して抵抗Ｒ２，Ｒ５に供給される。これに
より、トランジスタＱ３は、そのベース電圧がハイレベ
ルになって、オフ状態となる。Ｑ３がオフ状態となれ
ば、トランジスタＱ４およびＱ５も共にオフ状態にな
る。したがって、内部回路４を操作する論理信号Ｖｃｎ
ｔはハイ（またはオフ）状態となる。

【００２５】一方、外部論理信号源１での論理出力Ｖｓ
がハイレベル（またはオフ状態）のとき、入力端子Ｐｉ
ｎから信号源１への電流Ｉ１は流れない。このとき、Ｑ
１，Ｑ２は共にオフ状態にある。これにより、Ｑ３は、
そのベース電圧がロウレベルになって、オン状態とな
る。このとき、オン状態となったＱ３から流される電流
が抵抗Ｒ４で電圧Ｖ１に変換され、この変換電圧Ｖ１は
抵抗Ｒ７を通してＱ４のベースに印加される。Ｑ４は、
そのベースに印加される電圧がベース・エミッタベース
電圧を越えることにより、オン状態になる。すなわち、
上記電流Ｉ１からの変換電圧Ｖ１をベース受けるＱ４
は、その変換電圧Ｖ１がベース・エミッタ間電圧に達す
ることによりオン状態となる。これにより、内部回路４
を操作する論理信号Ｖｃｎｔはロウレベル（またはオン
状態）となる。

【００２６】以上のようにして、外部論理信号源１から
の論理出力Ｖｓが入力回路３を介して内部回路４に伝達
される。

【００２７】ここで、上記内部回路４に与えられる論理
信号Ｖｃｎｔは、入力端子Ｐｉｎから流れる電流Ｉ１
が、Ｑ１〜Ｑ４のベース・エミッタ間電圧および抵抗Ｒ
２，Ｒ３，Ｒ４，Ｒ５の値などによって定められる一定
のしきい値電流Ｉｔｈを越えたときに、ハイからロウに
切り換えられる。したがって、論理信号源１の出力Ｖｓ
がロウになったときの上記電流Ｉ１が上記しきい値電流
Ｉｔｈを確実に越えるようにすれば、その論理信号源１
の出力Ｖｓによって内部回路４を論理駆動することがで
きる。出力Ｖｓがロウのときの上記電流Ｉ１は、入力端
子Ｐｉｎに直列に接続される抵抗Ｒｘの抵抗値によって
任意に可変設定することができる。

【００２８】すなわち、抵抗Ｒｘを高抵抗値にすると、
出力Ｖｓがロウのときの上記電流Ｉ１が小さくなる。こ
の場合、外部の論理信号源１における見掛け上の論理し
きい値Ｖｔｈは高くなる。反対に、外付け抵抗Ｒｘを低
抵抗値にすると、出力がロウのときの上記電流Ｉ１が小
さくなる。この場合、外部の論理信号源１における見掛
け上の論理しきい値Ｖｔｈは低くなる。

【００２９】次に、Ｑ４がオン状態にあるということ
は、当然、Ｑ５もオン状態にある。Ｑ５がオン状態にな
ると、そのコレクタ電圧は、Ｑ５のコレクタ・エミッタ
感の飽和電圧（ほぼ０Ｖ）になる。このため、Ｑ２の負
荷抵抗はＲ２だけとなる。つまり、Ｑ５のオン／オフに
よって、Ｑ２の負荷がＲ２／（Ｒ２＋Ｒ５）に変わるこ
とになる。このようにして、Ｑ５は、上記電圧変換回路
３２の出力動作にヒステリシス特性をもたせるような直
流正帰還を行なう。

【００３０】以上のようにして、入力端子Ｐｉｎに直列
に接続する抵抗Ｒｘの値を可変設定するだけでもって、
その抵抗Ｒｘを介して得られる見かけ上の論理しきい値
Ｖｔｈを広範囲に可変設定することができる。これによ
り、単一の回路構成および回路内または回路外にて行な
える簡単な変更だけでもって、入力回路３の論理しきい
値Ｖｔｈを広範囲に可変設定させることができる。した
がって、単一種類の入力回路でもって、論理しきい値が
異なる複数種類の論理出力にも多様に対応させることが
できる。これとともに、上記しきい値Ｖｔｈにヒステリ
シス特性を持たせることにより、外乱からの影響を受け
難くすることができる。

【００３１】さらに、入力端子Ｐｉｎに直列に接続する
抵抗Ｒｘは、外付けにすることにり、半導体集積回路装
置２をサージ等の過大入力から保護する機能も有する。

【００３２】図２は本発明の第２の実施例を示す。

【００３３】この第２の実施例に示す回路は、外部の論
理信号源１の出力Ｖｓがハイのときに入力端子Ｐｉｎか
ら電流Ｉ２を流して内部回路４の入力論理信号Ｖｃｎｔ
をハイにするようにしたものである。この実施例の場合
も、上述した実施例と同様、入力端子Ｐｉｎに直列に外
付けされる抵抗Ｒｘの値を可変設定するだけでもって、
その抵抗Ｒｘを介して得られる見かけ上の論理しきい値
Ｖｔｈを広範囲に可変設定することができるとともに、
図１の場合と同様に、上記しきい値Ｖｔｈにヒステリシ
ス特性を持たせて外乱からの影響を受け難くすることが
できる。

【００３４】また、図１および図２のいずれの回路にお
いても、動作電源電圧Ｖｃｃの下限は、ベース・エミッ
タ間電圧にコレクタ・エミッタ間の飽和電圧（ほぼ０）
を加えた電圧となるため、低い電圧での動作が可能であ
り、これにより広範な用途が可能になる。

【００３５】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。

【００３６】たとえば、入力回路３内にて電流電圧変換
などを行なうトランジタＱ１〜Ｑ５の一部または全部を
ＭＯＳトランジスタで置き換えることも可能である。

【００３７】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるモノ
リシック型半導体集積回路装置に適用した場合について
説明したが、それに限定されるものではなく、たとえば
基板回路にも適用できる。

【００３８】

【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。

【００３９】すなわち、単一の回路構成および回路外で
行なえる簡単な変更だけでもって、入力回路の論理しき
い値を広範囲に可変設定させることができる、という効
果が得られる。

【図面の簡単な説明】

【図１】本発明の技術が適用された入力回路の第１の実
施例を示す図

【図２】本発明の第２の実施例の要部を示す図

【図３】従来の入力回路の概要を示す図

【符号の説明】

１ 外部の論理信号源 ２ 半導体集積回路装置 ３ 入力回路 ３１ 電流供給回路 ３２ 電流電圧変換回路 ４ 内部回路 Ｐｉｎ 入力端子 Ｒｘ 抵抗 Ｑ１，Ｑ２，Ｑ３ ｐｎｐバイポーラ・トランジスタ Ｑ４ スイッチング素子としてのｎｐｎバイポーラ・ト
ランジスタ Ｑ５ ヒステリシス特性をもたせるためのバイポーラト
ランジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 外部の論理信号源と入力端子との間で抵
   抗を直列に通して流れる電流を電圧に変換する電流電圧
   変換回路と、その変換電圧によってオン／オフ制御され
   るスイッチング素子とを有し、このスイッチング素子の
   オン／オフ動作によって上記論理信号源からの入力論理
   信号を上記抵抗に依存する論理しきい値で内部回路へ伝
   達させるとともに、上記電圧変換回路の出力動作にヒス
   テリシス特性をもたせたことを特徴とする入力回路。