KR950008531Y1 - 아날로그 신호의 선택 스위칭회로 - Google Patents

아날로그 신호의 선택 스위칭회로 Download PDF

Info

Publication number
KR950008531Y1
KR950008531Y1 KR2019910007028U KR910007028U KR950008531Y1 KR 950008531 Y1 KR950008531 Y1 KR 950008531Y1 KR 2019910007028 U KR2019910007028 U KR 2019910007028U KR 910007028 U KR910007028 U KR 910007028U KR 950008531 Y1 KR950008531 Y1 KR 950008531Y1
Authority
KR
South Korea
Prior art keywords
switching
power supply
signal
terminal
transistor
Prior art date
Application number
KR2019910007028U
Other languages
English (en)
Other versions
KR920022193U (ko
Inventor
조성재
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019910007028U priority Critical patent/KR950008531Y1/ko
Publication of KR920022193U publication Critical patent/KR920022193U/ko
Application granted granted Critical
Publication of KR950008531Y1 publication Critical patent/KR950008531Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

아날로그 신호의 선택 스위칭회로
제1도는 본 고안에 따른 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 전원공급단자 2 : 제1신호입력단자
3 : 제2신호입력단자 4 : 제어신호입력단자
5 : 선택신호 출력단자
본 고안은 스위칭 선택 회로에 관한 것으로, 특히 둘 이상의 아날로그 신호중 소망하는 신호를 선택 출력하는 아날로그 신호의 선택 스위칭 회로에 관한 것이다.
일반적으로 아날로그 신호의 선택 스위칭 회로는 범용화된 집적회로, 예를들면, 주로 4051, 4052, 4053과 같은 아날로그 선택 전용 집적회로 소자를 사용하고 있다.
그런데 상기 4051, 4052, 4053 등은 2이상 다수의 신호를 외부로 부터 입력되는 선택신호에 의해 선택하도록 구성되어 있어 이의 내부 구성이 매우 복잡하였다.
또한 단지 단 2개의 신호중에서 한 신호를 선택하는 용도로 사용할때는 사용하지 않은 부분이 많이 남아있어 비 실용적이다.
따라서 본 고안의 목적은 2개의 아날로그 신호를 간단한 회로의 구성에 의해 선택할 수 있는 디스크리트한 회로를 제공함에 있다.
본 고안의 다른 목적은 2개의 아날로그 신호를 선택하고, 그 회로의 실현이 저가로 실현 가능한 회로를 제공함에 있다.
상기한 목적을 달성하기 위해 본 고안은, 상호 에미터가 공통 접속된 제1, 제2트랜지스터와, 상기 제1, 제2트랜지스터의 콜렉터간의 에미터와 콜렉터가 접속하도록 접속된 제3트랜지스터와, 상기 제1, 제2트랜지스터를 바이어싱 하도록 공급전원과 접지 사이에 각각 설치된 저항들과, 상기 제1, 제2트랜지스터의 베이스에 접속된 제1, 제2캐패시터와, 상기 제1, 제2트랜지스터의 에미터와 접지 사이에 접속된 출력저항과, 상기 제1, 제2트랜지스터의 에미터에 접속된 제3캐패시터로 구성함을 특징으로 한다.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 본 고안에 따른 아날로그 신호의 선택 스위칭회로도로서, 상호 에미터가 공통 접속된 두개의 트랜지스터(Q1, Q2)와, 상기 두 트랜지스터(Q1, Q2)의 콜렉터간에 에미터와 콜렉터가 접속하도록 접속된 트랜지스터(Q3)와, 상기 두 트랜지스터(Q1, Q2)를 바이어싱 하도록 공급전원과 접지 사이에 설치된 저항(R1-R4)과, 상기 두 트랜지스터(Q1, Q2)의 베이스에 접속된 두 캐패시터(C1, C2)와, 상기 두 트랜지스터(Q1, Q2)의 에미터와 접지 사이에 접속된 저항(R5)과, 상기 두 트랜지스터(Q1, Q2)의 에미터에 접속된 캐패시터(C3)로 구성되어 있다.
상기한 제1도의 구성중 트랜지스터(Q1)와 저항(R1, R2)및 캐패시터(C1)로 구성된 회로는 제1스위칭 버퍼수단에 대응하고, 트랜지스터(Q2)와 저항(R3, R4)및 캐패시터(C2)는 제1스위칭 버퍼수단에 대응하며, 저항(R5)및 캐패시터(C3)는 출력수단에 대응된다. 그리고, 트랜지스터(Q3)는 제1상태의 출력 제어신호에 응답하여 상기 제1, 제2스위칭 버퍼수단의 전원을 스위칭하기 위한 전원공급수단데 대응된다.
이하 상기한 구성에 의거 본 고안에 일실시예를 설명한다.
먼저 전원공급단자(1)을 통해 전원이 공급된 상태에서, 제어신호 입력단자(4)를 통해 선택신호가 하이로 입력될 때의 동작을 살펴본다. 이때 상가 선택신호 입력단자(4)에는 논리 "하이"와 "로우"의 제어신호가 입력되며, 이는 오푼 콜렉터단자를 가지는 마이컴등으로 부터 출력될 수 있는 신호이다.
상기 선택신호 입력단자(4)로 논리 "하이"의 신호가 입력되면, 본 고안은 제1신호 입력단자(2)를 통해 입력되는 신호를 선택 출력한다. 상기 제어신호 입력단자(4)로 "하이"신호가 유입되면, 이는 저항(R6)을 통해 트랜지스터(Q3)의 베이스에 인가된다. 이때 상기 트랜지스터(Q3)의 베이스에는 전류가 흐르지 않아 "오프"상태가 된다. 상기 트랜지스터(Q3)가 오프되면 트랜지스터(Q2)의 베이스에 전류가 공급되지 않아 트랜지스터(Q2)도 오프된다. 반면 트랜지스터(Q1)의 베이스에는 저항(R1, R2)에 의해 분압된 바이어스 전압이 가해져 트랜지스터(Q1)은 활성화 된다.
상기와 같은 동작에 의해 상기 제1신호입력단자(2)에 공급되는 신호는 캐패시터(C1)을 통해 상기 트랜지스터(Q1)의 베이스에 인가되어 버퍼링된뒤 상기 트랜지스터(Q1)의 에미터로 출력된다. 여기서 상기 트랜지스터(Q1)의 베이스 전위를 V1이라 하고 에미터 전위를 V3라 하면, V3=V1-0.7의 레벨로 되어 상기 트랜지스터(Q2)는 더욱 오프상태로 천이된다.
따라서 제어신호단자 (4)로 논리 "하이"의 신호가 입력되면, 제1신호입력단자(2)로 공급되는 신호가 선택되어 선택신호 출력단자(5)로 출력된다.
한편, 상기 제어신호 입력단자(4)로 공급되던 "하이"의 신호가 "로우"로 천이되면, 전술한 바와는 반대로 상기 트랜지스터(Q3)가 온 상태로 된다. 상기 트랜지스터(Q3)가 온 상태로 되면 트랜지스터(Q2)의 바이어스 저항(R3)와 (R4)에도 전압이 가해져 상기 트랜지스터(Q2)는 바이어스 된다. 이때 상기 트랜지스터(Q2)의 베이스 전위를 V2라고 할때 V2를 상기 트랜지스터(Q1)의 베이스 전위 V1보다 2V정도 크게하면, 상기 트랜지스터(Q1)및 상기 트랜지스터(Q2)의 에미터공통 접속점의 전위인 V3는 V2-0.7이 되고 V1=V2-2가 되어 상기 트랜지스터(Q1)의 베이스와 에미터 V3-V1=1.3V의 역전압이 걸리게 된다. 따라서 상기 트랜지스터(Q1)는 턴오프되게 되고 반대로 트랜지스터(Q2)는 활성화된다. 이렇게 되면 제2신호 입력단자(3)에 공급되는 신호는 상기 저항(R3, R4)의 바이어스전압에 중첩되어 결합 캐패시터(C2)를 통해 상기 트랜지스터(Q2)의 베이스에 공급된다. 따라서 상기 트랜지스터(Q2)의 베이스로 공급된 제2신호 입력단자(3)의 신호는 상기 트랜지스터(Q2)에 의해 버퍼링되어 에미터로 출력된다. 이때 상기 두 트랜지스터(Q1)와 (Q2)의 에미터 공통 접속점에는 캐패시터(C3)가 접속되어 있고, 이를 통해 상기 트랜지스터(Q1)와 (Q2)가 번갈아 턴온할 때 마다 상기 제1, 2신호 입력단자(2, 3)에 공급되는 신호가 번갈아 나타나게 된다.
따라서 본 고안은 상기 제어신호 입력단자(4)에 공급되는 신호의 상태에 따라 상기 제1, 2신호 입력단자(2, 3)에 공급되는 신호르 선택 출력하게 된다. 이상과 같은 본 고안은 2개의 신호만을 선택하되 값싼 디스크리트 소자를 이용함으로써 회로를 저가로 꾸밀 수 있는 이점이 있으며, 특히 종래와 같이 낭비되는 요소가 없으므로 훨씬 효율적인 이점이 있다.

Claims (4)

  1. 적어도 둘 이상의 아나로그 신호의 입력중 소망하는 아나로그신호를 선택하여 출력하는 스위칭 선택회로에 있어서, 전원전압의 입력에 응답하여 제1신호 입력단자로 입력되는 신호를 버퍼링출력하는 제1스위칭 버퍼수단과, 출력단자가 상기 제1스위칭 버퍼수단에 접촉되어 있으며, 스위칭 전원전압의 입력에 응답하여 상기 제1스위칭 버퍼수단을 출력을 차단함과 동시에 제2신호 입력단자로 입력되는 신호를 출력하는 제2스위칭 버퍼수단과, 상기 제1스위칭 버퍼수단에 공급되는 전원전압과 상기 제2스위칭 버퍼수단의 전원전압단자 사이에 접속되어 있으며, 스위칭 제어신호의 입력에 응답 스위칭하여 상기 제2스위칭 버퍼수단에 스위칭 전원전압을 공급하는 전원 공급수단으로 구성됨을 특징으로 하는 아날로그 신호의 선택 스위칭회로.
  2. 제2항에 있어서, 상기 제1스위칭 버퍼수단은, 전원전압과 접지사이에 접속되어 있으며, 소정 제1레벨의 바이어스 전압을 출력하는 제1바이어스 전압 공급수단과, 상기 전원단자와 접지사이에 접속되어 있으며, 상기 바이어스 전압의 입력에 응답하여 제1신호단자로 입력되는 신호를 버퍼링 출력하는 제1트랜지스터 및 출력수단으로 구성함을 특징으로 하는 아날로그 신호의 선택 스위칭회로.
  3. 제2항에 있어서, 상기 제2스위칭 버퍼수단은, 상기 전원공급 수단에 의해 공급되는 스위칭 전원전압을 소정 제2레벨의 바이어스 전압으로 분압하여 출력하는 제2바이어스 전압 공급수단과, 상기 스위칭 전원전압과 상기 제1트랜지스터의 출력단자의 사이에 접속되어 있으며, 상기 제2레벨의 바이어스 전압의 입력에 응답하여 제2신호단자로 입력되는 신호를 버퍼링 출력하는 제2트랜지스터로 구성함을 특징으로 하는 아날로그 신호의 선택 스위칭 회로.
  4. 제3항에 있어서, 상기 제2바이어스 전압 공급수단은, 상기 전원공급 수단의 출력단자와 접지사이에 저항(R3, R4)이 직력 접속되어 있으며, 상기 저항(R3, R4)에 의해 분압된 소정 제2레벨의 바이어스 전압은 상기 소정 제1레벨의 바이어스 전압보다 적어도 2배 이상의 레벨을 가짐을 특징으로하는 아날로그 신호의 선택 스위칭회로.
KR2019910007028U 1991-05-16 1991-05-16 아날로그 신호의 선택 스위칭회로 KR950008531Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910007028U KR950008531Y1 (ko) 1991-05-16 1991-05-16 아날로그 신호의 선택 스위칭회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910007028U KR950008531Y1 (ko) 1991-05-16 1991-05-16 아날로그 신호의 선택 스위칭회로

Publications (2)

Publication Number Publication Date
KR920022193U KR920022193U (ko) 1992-12-19
KR950008531Y1 true KR950008531Y1 (ko) 1995-10-11

Family

ID=19313946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910007028U KR950008531Y1 (ko) 1991-05-16 1991-05-16 아날로그 신호의 선택 스위칭회로

Country Status (1)

Country Link
KR (1) KR950008531Y1 (ko)

Also Published As

Publication number Publication date
KR920022193U (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
US5563534A (en) Hysteresis comparator circuit for operation with a low voltage power supply
US5883504A (en) Power supply unit
JP2669389B2 (ja) 電圧電流変換回路
KR900010031Y1 (ko) 전류 반사회로를 이용한 스위치 회로장치
US4645999A (en) Current mirror transient speed up circuit
KR950008531Y1 (ko) 아날로그 신호의 선택 스위칭회로
US5099139A (en) Voltage-current converting circuit having an output switching function
JPH06303117A (ja) スタートアップ回路
JPH0749541Y2 (ja) トランジスタスイッチ回路
KR920002672B1 (ko) 전류스위치회로
KR930005167Y1 (ko) 모드제어논리 스위치 회로
JP2885848B2 (ja) ヒステリシス回路
SU1443160A1 (ru) Коммутатор напр жени
JPH0521124Y2 (ko)
KR970063907A (ko) 가변 이득 증폭 회로
JPH0347775B2 (ko)
KR900011174Y1 (ko) 단일 입력 다단 전자 스위치
JP3042471B2 (ja) インタフェイス回路
JP3294909B2 (ja) 電子スイッチ回路
KR0122898Y1 (ko) 케이블 텔레비젼 입력단의 직류전압 출력회로
KR100461948B1 (ko) 공작기계의트랜지스터를이용한스위칭회로
JPH04257906A (ja) 定電流回路
JPH02116206A (ja) 電圧電流変換回路
JPH05102818A (ja) デジタル回路の出力段
JPH09116393A (ja) コンパレータ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee