JPS6339177B2 - - Google Patents
Info
- Publication number
- JPS6339177B2 JPS6339177B2 JP56159136A JP15913681A JPS6339177B2 JP S6339177 B2 JPS6339177 B2 JP S6339177B2 JP 56159136 A JP56159136 A JP 56159136A JP 15913681 A JP15913681 A JP 15913681A JP S6339177 B2 JPS6339177 B2 JP S6339177B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- circuit
- transistors
- type transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims description 9
- 238000005513 bias potential Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は電流インタフエース回路駆動用電源と
論理回路駆動用電源とを使用する２線式電流イン
タフエース回路に関する。
論理回路駆動用電源とを使用する２線式電流イン
タフエース回路に関する。
第１図は従来回路を示す回路図である。
図において、従来の２線式電流インタフエース
回路は、電流インタフエース回路部２０１と、制
御信号作成回路２０２とから構成される。
回路は、電流インタフエース回路部２０１と、制
御信号作成回路２０２とから構成される。
論理回路駆動用電源VLを端子ａおよびｂを介
して電流インタフエース回路部２０１と制御信号
作成回路２０２とに供給する。さらに、電流イン
タフエース回路部２０１を２線式電流インタフエ
ース回路を有する対局装置２０３に接続する。
して電流インタフエース回路部２０１と制御信号
作成回路２０２とに供給する。さらに、電流イン
タフエース回路部２０１を２線式電流インタフエ
ース回路を有する対局装置２０３に接続する。
電流インタフエース回路部２０１は、PNP形
トランジスタ１５および１８と、NPN形トラン
ジスタ１６および１７と、抵抗器１９，２０，２
１および２２と、ホトカプラ１１，１２，１３お
よび１４と、電流制限回路３１および３２と、電
流インタフエース回路駆動用電源（＋VC）およ
び（−VC）とから構成される。
トランジスタ１５および１８と、NPN形トラン
ジスタ１６および１７と、抵抗器１９，２０，２
１および２２と、ホトカプラ１１，１２，１３お
よび１４と、電流制限回路３１および３２と、電
流インタフエース回路駆動用電源（＋VC）およ
び（−VC）とから構成される。
制御信号作成回路２０２は、端子１に供給され
た信号を、電流インタフエース回路部２０１の出
力電流の流れる方向を制御する信号に変換し、端
子２および３に出力する。
た信号を、電流インタフエース回路部２０１の出
力電流の流れる方向を制御する信号に変換し、端
子２および３に出力する。
電流制限回路３１および３２は、電流インタフ
エース回路部２０１の出力電流の電流量を制限す
る。
エース回路部２０１の出力電流の電流量を制限す
る。
前記４個のトランジスタ１５〜１８が動作して
コレクタ電流が流れたときの電流インタフエース
回路部２０１の電流は、（＋VC）→（PNP形トラ
ンジスタ１５）→（電流制限回路３１）→
（NPN形トランジスタ１７）→（−VC）と流れ
るとともに、（＋VC）→（PNP形トランジスタ１
８）→（電流制限回路３２）→（NPN形トラン
ジスタ１６）→（−VC）という順序で流れ、電
流インタフエース回路部を流れる電流の電流量は
電流制限回路３１および３２により制限できる。
コレクタ電流が流れたときの電流インタフエース
回路部２０１の電流は、（＋VC）→（PNP形トラ
ンジスタ１５）→（電流制限回路３１）→
（NPN形トランジスタ１７）→（−VC）と流れ
るとともに、（＋VC）→（PNP形トランジスタ１
８）→（電流制限回路３２）→（NPN形トラン
ジスタ１６）→（−VC）という順序で流れ、電
流インタフエース回路部を流れる電流の電流量は
電流制限回路３１および３２により制限できる。
最初に、論理回路駆動用電源VLが印加されて
いるときの動作を説明する。
いるときの動作を説明する。
〔動作 １−１〕
端子１から入力された信号に応答して端子２か
ら制御信号が供給されると、ホトカプラ１１およ
び１２のダイオードに電流が流れ、ホトカプラ１
１および１２のトランジスタが飽和領域で動作
し、（＋VC）→（ホトカプラ１１のトランジスタ
のコレクタ）→（ホトカプラ１１のトランジスタ
のエミツタ）→（抵抗器１９）→（地気）および
（地気）→（抵抗器２０）→（ホトカプラ１２の
トランジスタのコレクタ）→（トランジスタ１２
のエミツタ）→（−VC）という順序でそれぞれ
電流が流れる。このため、トランジスタ１５およ
び１６のベースエミツタ間に、動作バイアス電位
が印加されず、トランジスタ１５および１６はカ
ツトオフ状態になる。
ら制御信号が供給されると、ホトカプラ１１およ
び１２のダイオードに電流が流れ、ホトカプラ１
１および１２のトランジスタが飽和領域で動作
し、（＋VC）→（ホトカプラ１１のトランジスタ
のコレクタ）→（ホトカプラ１１のトランジスタ
のエミツタ）→（抵抗器１９）→（地気）および
（地気）→（抵抗器２０）→（ホトカプラ１２の
トランジスタのコレクタ）→（トランジスタ１２
のエミツタ）→（−VC）という順序でそれぞれ
電流が流れる。このため、トランジスタ１５およ
び１６のベースエミツタ間に、動作バイアス電位
が印加されず、トランジスタ１５および１６はカ
ツトオフ状態になる。
同様に、端子１から入力された信号に応答して
端子３から制御信号が供給されると、ホトカプラ
１３および１４のダイオードに電流が流れ、ホト
カプラ１３および１４のトランジスタが飽和領域
で動作し、トランジスタ１７および１８はカツト
オフ状態になる。このとき、電流インタフエース
回路部２０１の出力電流は流れない。
端子３から制御信号が供給されると、ホトカプラ
１３および１４のダイオードに電流が流れ、ホト
カプラ１３および１４のトランジスタが飽和領域
で動作し、トランジスタ１７および１８はカツト
オフ状態になる。このとき、電流インタフエース
回路部２０１の出力電流は流れない。
〔動作 １−２〕
端子１から入力された信号に応答して端子２か
ら制御信号が供給されないと、ホトカプラ１１お
よび１２のダイオードに電流が流れず、ホトカプ
ラ１１および１２のトランジスタがカツトオフ状
態となり、トランジスタ１５および１６のベー
ス・エミツタ間に動作バイアス電位が印加される
ため、トランジスタ１５および１６は動作し、抵
抗器１９および２０にベース電流を供給すること
により各々のトランジスタ１５および１６のコレ
クタに電流が流れる。
ら制御信号が供給されないと、ホトカプラ１１お
よび１２のダイオードに電流が流れず、ホトカプ
ラ１１および１２のトランジスタがカツトオフ状
態となり、トランジスタ１５および１６のベー
ス・エミツタ間に動作バイアス電位が印加される
ため、トランジスタ１５および１６は動作し、抵
抗器１９および２０にベース電流を供給すること
により各々のトランジスタ１５および１６のコレ
クタに電流が流れる。
同様に、端子１から入力された信号に応答して
端子３から制御信号が供給されないと、ホトカプ
ラ１３および１４のダイオードに電流が流れず、
ホトカプラ１３および１４のトランジスタがカツ
トオフ状態となり、トランジスタ１７および１８
は動作し、抵抗器２１および２２にベース電流を
供給することにより各々のトランジスタ１７およ
び１８のコレクタに電流が流れる。
端子３から制御信号が供給されないと、ホトカプ
ラ１３および１４のダイオードに電流が流れず、
ホトカプラ１３および１４のトランジスタがカツ
トオフ状態となり、トランジスタ１７および１８
は動作し、抵抗器２１および２２にベース電流を
供給することにより各々のトランジスタ１７およ
び１８のコレクタに電流が流れる。
このとき、電流インタフエース回路部２０１の
出力電流は、トランジスタ１５〜１８のコレクタ
飽和電位（VCE-sat）がほぼ等しくかつ電流制限
回路３１および３２のインピーダンスがほぼ等し
いとすると端子４および５間の電位がほぼ等しく
なるので、（＋VC）→（PNP形トランジスタ１
５）→（電流制限回路３１）→（NPN形トラン
ジスタ１７）→（−VC）および（＋VC）→
（PNP形トランジスタ１８）→（電流制限回路３
２）→（NPN形トランジスタ１６）→（−VC）
という順序でそれぞれ流れ、対局装置２０３に流
れる電流はほぼ零となる。
出力電流は、トランジスタ１５〜１８のコレクタ
飽和電位（VCE-sat）がほぼ等しくかつ電流制限
回路３１および３２のインピーダンスがほぼ等し
いとすると端子４および５間の電位がほぼ等しく
なるので、（＋VC）→（PNP形トランジスタ１
５）→（電流制限回路３１）→（NPN形トラン
ジスタ１７）→（−VC）および（＋VC）→
（PNP形トランジスタ１８）→（電流制限回路３
２）→（NPN形トランジスタ１６）→（−VC）
という順序でそれぞれ流れ、対局装置２０３に流
れる電流はほぼ零となる。
〔動作 １−３〕
端子１から入力された信号に応答して端子２か
ら制御信号が供給されず端子３から制御信号が供
給されると、電流インタフエース回路部２０１の
出力電流は、（＋VC）→（PNP形トランジスタ１
５）→（電流制限回路３１）→（端子４）→（対
局装置２０３）→（端子５）→（NPN形トラン
ジスタ１６）→（−VC）という順序で流れる。
ら制御信号が供給されず端子３から制御信号が供
給されると、電流インタフエース回路部２０１の
出力電流は、（＋VC）→（PNP形トランジスタ１
５）→（電流制限回路３１）→（端子４）→（対
局装置２０３）→（端子５）→（NPN形トラン
ジスタ１６）→（−VC）という順序で流れる。
〔動作 １−４〕
端子１から入力された信号に応答して端子２か
ら制御信号が供給され端子３から制御信号が供給
されないと、電流インタフエース回路部２０１の
出力電流は、（＋VC）→（PNP形トランジスタ１
８）→（電流制限回路３２）→（端子５）→（対
局装置２０３）→（端子４）→（NPN形トラン
ジスタ１７）→（−VC）という順序で流れる。
ら制御信号が供給され端子３から制御信号が供給
されないと、電流インタフエース回路部２０１の
出力電流は、（＋VC）→（PNP形トランジスタ１
８）→（電流制限回路３２）→（端子５）→（対
局装置２０３）→（端子４）→（NPN形トラン
ジスタ１７）→（−VC）という順序で流れる。
次に、論理回路駆動用電源VLが印加されなく
なつたときの動作を説明する。
なつたときの動作を説明する。
論理回路駆動用電源VLが印加されなくなると、
制御信号作成回路２０２は動作しなくなり、端子
２および３には制御信号が出力されない。このた
め、ホトカプラ１１〜１４のダイオードに電流が
流れず、ホトカプラ１１〜１４のトランジスタが
カツトオフ状態になる。このとき、トランジスタ
１５〜１８のベース・エミツタ間には動作バイア
ス電位が加わるため、トランジスタ１５〜１８は
動作し、抵抗器１９〜２２にベース電流を供給し
ているため、各々のトランジスタ１５〜１９のコ
レクタに電流が流れる。
制御信号作成回路２０２は動作しなくなり、端子
２および３には制御信号が出力されない。このた
め、ホトカプラ１１〜１４のダイオードに電流が
流れず、ホトカプラ１１〜１４のトランジスタが
カツトオフ状態になる。このとき、トランジスタ
１５〜１８のベース・エミツタ間には動作バイア
ス電位が加わるため、トランジスタ１５〜１８は
動作し、抵抗器１９〜２２にベース電流を供給し
ているため、各々のトランジスタ１５〜１９のコ
レクタに電流が流れる。
このときの電流インタフエース回路部２０１の
出力電流は、トランジスタ１５〜１８のコレクタ
飽和電位（VCE-sat）がほぼ等しく、かつ電流制
限回路３１および３２のインピーダンスがほぼ等
しいとすると、端子４および５間の電位がほぼ等
しくなるので、（＋VC）→（PNP形トランジスタ
１５）→（電流制限回路３１）→（NPN形トラ
ンジスタ１７）→（−VC）および（＋VC）→
PNP形トランジスタ１８）→（電流制限回路３
２）→（NPN形トランジスタ１６）→（−VC）
という順序でそれぞれ流れ、対局装置２０３に流
れる電流はほぼ零となる。
出力電流は、トランジスタ１５〜１８のコレクタ
飽和電位（VCE-sat）がほぼ等しく、かつ電流制
限回路３１および３２のインピーダンスがほぼ等
しいとすると、端子４および５間の電位がほぼ等
しくなるので、（＋VC）→（PNP形トランジスタ
１５）→（電流制限回路３１）→（NPN形トラ
ンジスタ１７）→（−VC）および（＋VC）→
PNP形トランジスタ１８）→（電流制限回路３
２）→（NPN形トランジスタ１６）→（−VC）
という順序でそれぞれ流れ、対局装置２０３に流
れる電流はほぼ零となる。
以上説明したように、論理回路駆動用電源VL
が印加されている。ときには、端子２および３か
らの制御信号により電流インタフエース回路部２
０１の出力電流の流れる方向を制御し、論理回路
駆動用電源VLが印加されていないときには、対
局装置２０３に流れる電流インタフエース回路部
２０１の出力電流をほぼ零にする。
が印加されている。ときには、端子２および３か
らの制御信号により電流インタフエース回路部２
０１の出力電流の流れる方向を制御し、論理回路
駆動用電源VLが印加されていないときには、対
局装置２０３に流れる電流インタフエース回路部
２０１の出力電流をほぼ零にする。
しかしながら、このような回路構成では、論理
回路駆動用電源VLが印加されないときには、対
局装置２０３への出力電流を任意に制御できない
という欠点がある。
回路駆動用電源VLが印加されないときには、対
局装置２０３への出力電流を任意に制御できない
という欠点がある。
本発明の目的は、上述の欠点を除去した２線式
電流インタフエース回路を提供することにある。
電流インタフエース回路を提供することにある。
本発明の回路は、２線回線を流れる電流の方向
を利用してデータ信号を伝送する２線式電流イン
タフエース回路において、それぞれコレクタが前
記２線回線の一方の線と接続されたNPN形およ
びPNP形トランジスタと、それぞれコレクタが
前記２線回線の他方の線と接続されたNPN形お
よびPNP形トランジスタと、前記各トランジス
タのエミツタと接続されたインタフエース回路駆
動用電源と、前記各トランジスタのベースと接続
され前記各トランジスタの動作を制御するスイツ
チ回路と、該スイツチ回路を制御する信号を出力
する制御信号作成回路と、前記スイツチ回路およ
び前記制御信号作成回路を動作させるための論理
回路駆動用電源と、該電源の状態を監視し該電源
から電圧が供給されなくなつたときに前記各トラ
ンジスタのベース電流を制御する監視回路とを備
えている。
を利用してデータ信号を伝送する２線式電流イン
タフエース回路において、それぞれコレクタが前
記２線回線の一方の線と接続されたNPN形およ
びPNP形トランジスタと、それぞれコレクタが
前記２線回線の他方の線と接続されたNPN形お
よびPNP形トランジスタと、前記各トランジス
タのエミツタと接続されたインタフエース回路駆
動用電源と、前記各トランジスタのベースと接続
され前記各トランジスタの動作を制御するスイツ
チ回路と、該スイツチ回路を制御する信号を出力
する制御信号作成回路と、前記スイツチ回路およ
び前記制御信号作成回路を動作させるための論理
回路駆動用電源と、該電源の状態を監視し該電源
から電圧が供給されなくなつたときに前記各トラ
ンジスタのベース電流を制御する監視回路とを備
えている。
次に本発明について図面を参照して詳細に説明
する。
する。
第２図は、本発明の一実施例を示す構成図であ
る。
る。
本実施例は、制御信号作成回路２０２と、論理
回路駆動用電源の監視回路２０４と、電流インタ
フエース回路部２０５とから構成される。
回路駆動用電源の監視回路２０４と、電流インタ
フエース回路部２０５とから構成される。
論理回路駆動用電源VLが端子ｃ，ｄおよびｅ
を介して制御信号作成回路、監視回路２０４およ
び電流インタフエース回路部２０５に供給され
る。また、電流インタフエース回路部２０５と２
線式電流インタフエース回路を有する対局装置２
０３とを接続する。
を介して制御信号作成回路、監視回路２０４およ
び電流インタフエース回路部２０５に供給され
る。また、電流インタフエース回路部２０５と２
線式電流インタフエース回路を有する対局装置２
０３とを接続する。
制御信号作成回路２０２は端子１から供給され
た信号を電流インタフエース回路部２０５の出力
電流の流れる方向を制御する信号に変換し、端子
２および３に出力する。
た信号を電流インタフエース回路部２０５の出力
電流の流れる方向を制御する信号に変換し、端子
２および３に出力する。
監視回路２０４は、抵抗器２３〜２６に供給さ
れるトランジスタ１５〜１８のベース電流を制御
する。
れるトランジスタ１５〜１８のベース電流を制御
する。
電流インタフエース回路部２０５は、PNP形
トランジスタ１５および１８と、NPN形トラン
ジスタ１６および１７と、抵抗器２３〜２６と、
スイツチ回路２７〜３０と、電流制限回路３１お
よび３２と、電流インタフエース回路駆動用電源
（＋VC）および（−VC）とから構成される。
トランジスタ１５および１８と、NPN形トラン
ジスタ１６および１７と、抵抗器２３〜２６と、
スイツチ回路２７〜３０と、電流制限回路３１お
よび３２と、電流インタフエース回路駆動用電源
（＋VC）および（−VC）とから構成される。
スイツチ回路２７〜３０は、端子２および３か
ら供給される制御信号により内部のスイツチが開
放または短絡され、トランジスタ１５〜１８のベ
ース・エミツタ間の動作バイアス電位を制御す
る。このスイツチ回路はリレーやホトカプラ等を
用いて構成できる。
ら供給される制御信号により内部のスイツチが開
放または短絡され、トランジスタ１５〜１８のベ
ース・エミツタ間の動作バイアス電位を制御す
る。このスイツチ回路はリレーやホトカプラ等を
用いて構成できる。
電流制限回路３１および３２は電流インタフエ
ース回路部２０５の出力電流の電流量を制限す
る。
ース回路部２０５の出力電流の電流量を制限す
る。
また、前記４個のトランジスタ１５〜１８が動
作して、コレクタ電流が流れたときの電流インタ
フエース回路部２０５の電流は、（＋VC）→
（PNP形トランジスタ１５）→（電流制限回路３
１）→（NPN形トランジスタ１７）→（−VC）
および（＋VC）→（PNP形トランジスタ１８）
→（電流制限回路３２）→（NPN形トランジス
タ１６）→（−VC）という順序でそれぞれ流れ、
電流インタフエース回路部に流れる電流の電流量
を電流制限回路３１および３２で制限する。
作して、コレクタ電流が流れたときの電流インタ
フエース回路部２０５の電流は、（＋VC）→
（PNP形トランジスタ１５）→（電流制限回路３
１）→（NPN形トランジスタ１７）→（−VC）
および（＋VC）→（PNP形トランジスタ１８）
→（電流制限回路３２）→（NPN形トランジス
タ１６）→（−VC）という順序でそれぞれ流れ、
電流インタフエース回路部に流れる電流の電流量
を電流制限回路３１および３２で制限する。
最初に、論理回路駆動用電源VLが印加されて
いるときの動作を説明する。
いるときの動作を説明する。
論理回路駆動用電源VLが印加されているとき、
監視回路２０４は、抵抗器２３〜２６に供給され
るベース電流を端子６および７を介して流す。
監視回路２０４は、抵抗器２３〜２６に供給され
るベース電流を端子６および７を介して流す。
〔動作 ２−１〕
端子１から入力された信号に応答して端子２か
ら制御信号が供給されると、スイツチ回路２７お
よび２８のスイツチが短絡され、PNP形トラン
ジスタ１５のベース−エミツタ間とNPN形トラ
ンジスタ１６のベース−エミツタ間には動作バイ
アス電位が加わらず、トランジスタ１５および１
６はカツトオフ状態になる。
ら制御信号が供給されると、スイツチ回路２７お
よび２８のスイツチが短絡され、PNP形トラン
ジスタ１５のベース−エミツタ間とNPN形トラ
ンジスタ１６のベース−エミツタ間には動作バイ
アス電位が加わらず、トランジスタ１５および１
６はカツトオフ状態になる。
同様に、端子１から入力された信号に応答して
端子３から制御信号が供給されると、スイツチ回
路２９および３０のスイツチが短絡され、トラン
ジスタ１７および１８はカツトオフ状態になる。
このとき、電流インタフエース回路部２０５の出
力電流は流れない。
端子３から制御信号が供給されると、スイツチ回
路２９および３０のスイツチが短絡され、トラン
ジスタ１７および１８はカツトオフ状態になる。
このとき、電流インタフエース回路部２０５の出
力電流は流れない。
〔動作 ２−２〕
端子１から入力された信号に応答して端子２か
ら制御信号が供給されないと、スイツチ回路２７
および２８のスイツチが開放され、PNP形トラ
ンジスタ１５のベース・エミツタ間とNPN形ト
ランジスタ１６のベース・エミツタ間とに動作バ
イアス電位が加わると、トランジスタ１５および
１６は動作し、抵抗器２３および２４にベース電
流が供給されているので各々のトランジスタ１５
および１６のコレクタに電流が流れる。
ら制御信号が供給されないと、スイツチ回路２７
および２８のスイツチが開放され、PNP形トラ
ンジスタ１５のベース・エミツタ間とNPN形ト
ランジスタ１６のベース・エミツタ間とに動作バ
イアス電位が加わると、トランジスタ１５および
１６は動作し、抵抗器２３および２４にベース電
流が供給されているので各々のトランジスタ１５
および１６のコレクタに電流が流れる。
同様に、端子１から入力された信号に応答して
端子３から制御信号が供給されないと、スイツチ
回路２９および３０のスイツチが開放され、トラ
ンジスタ１７および１８は動作し、抵抗器２５お
よび２６にベース電流が供給されているので各々
のトランジスタ１７および１８のコレクタに電流
が流れる。
端子３から制御信号が供給されないと、スイツチ
回路２９および３０のスイツチが開放され、トラ
ンジスタ１７および１８は動作し、抵抗器２５お
よび２６にベース電流が供給されているので各々
のトランジスタ１７および１８のコレクタに電流
が流れる。
このとき、電流インタフエース回路部２０５の
出力電流は、トランジスタ１５〜１８のコレクタ
飽和電位（VCE-sat）がほぼ等しく、かつ電流制
限回路３１および３２のインピーダンスがほぼ等
しいとすると端子４および５間の電位がほぼ等し
くなるので、（＋VC）→（PNP形トランジスタ１
５）→（電流制限回路３１）→（NPN形トラン
ジスタ１７）→（−VC）および（＋VC）→
（PNP形トランジスタ１８）→（電流制限回路３
２）→（NPN形トランジスタ１６）→（−VC）
という順序でそれぞれ流れ、対局装置２０３に流
れる電流はほぼ零となる。
出力電流は、トランジスタ１５〜１８のコレクタ
飽和電位（VCE-sat）がほぼ等しく、かつ電流制
限回路３１および３２のインピーダンスがほぼ等
しいとすると端子４および５間の電位がほぼ等し
くなるので、（＋VC）→（PNP形トランジスタ１
５）→（電流制限回路３１）→（NPN形トラン
ジスタ１７）→（−VC）および（＋VC）→
（PNP形トランジスタ１８）→（電流制限回路３
２）→（NPN形トランジスタ１６）→（−VC）
という順序でそれぞれ流れ、対局装置２０３に流
れる電流はほぼ零となる。
〔動作 ２−３〕
端子１から入力された信号に応答して端子２か
ら制御信号が供給されず端子３から制御信号が供
給されると、電流インタフエース回路部２０５の
出力電流は、（＋VC）→（PNP形トランジスタ１
５）→（電流制限回路３１）→（端子４）→（対
局装置２０３）→（端子５）→（NPN形トラン
ジスタ１６）→（−VC）という順序で流れる。
ら制御信号が供給されず端子３から制御信号が供
給されると、電流インタフエース回路部２０５の
出力電流は、（＋VC）→（PNP形トランジスタ１
５）→（電流制限回路３１）→（端子４）→（対
局装置２０３）→（端子５）→（NPN形トラン
ジスタ１６）→（−VC）という順序で流れる。
〔動作 ２−４〕
端子１から入力された信号に応答して端子２か
ら制御信号が供給され端子３から制御信号が供給
されないと、電流インタフエース回路部２０５の
出力電流は、（＋VC）→（PNP形トランジスタ１
８）→（電流制限回路３２）→（端子５）→（対
局装置２０３）→（端子４）→（NPN形トラン
ジスタ１７）→（−VC）という順序で流れる。
ら制御信号が供給され端子３から制御信号が供給
されないと、電流インタフエース回路部２０５の
出力電流は、（＋VC）→（PNP形トランジスタ１
８）→（電流制限回路３２）→（端子５）→（対
局装置２０３）→（端子４）→（NPN形トラン
ジスタ１７）→（−VC）という順序で流れる。
次に、論理回路駆動用電源VLが印加されなく
なつたときの動作を説明する。
なつたときの動作を説明する。
論理回路駆動用電源VLが印加されないと、制
御信号作成回路２０２は動作せず、端子２および
３に制御信号が出力されない。また、スイツチ回
路２７〜３０は、端子２および３から制御信号が
供給されないので、スイツチが開放され、トラン
ジスタ１５〜１８のベース・エミツタ間に動作バ
イアス電位が加わる。このとき、論理回路駆動用
電源の監視回路２０４、以下の〔動作３−１〕〜
〔動作３−４〕のように制御することにより、電
流インタフエース回路部２０５の出力電流は〔動
作３−１〕〜〔動作３−４〕のように制御され
る。
御信号作成回路２０２は動作せず、端子２および
３に制御信号が出力されない。また、スイツチ回
路２７〜３０は、端子２および３から制御信号が
供給されないので、スイツチが開放され、トラン
ジスタ１５〜１８のベース・エミツタ間に動作バ
イアス電位が加わる。このとき、論理回路駆動用
電源の監視回路２０４、以下の〔動作３−１〕〜
〔動作３−４〕のように制御することにより、電
流インタフエース回路部２０５の出力電流は〔動
作３−１〕〜〔動作３−４〕のように制御され
る。
〔動作 ３−１〕
端子６を介して抵抗器２３および２４にベース
電流を供給せず、端子７を介して抵抗器２５およ
び２６にベース電流を供給しないと、電流インタ
フエース回路部２０５から出力電流は流れない。
電流を供給せず、端子７を介して抵抗器２５およ
び２６にベース電流を供給しないと、電流インタ
フエース回路部２０５から出力電流は流れない。
〔動作 ３−２〕
端子６を介して抵抗器２３および２４にベース
電流を供給し、端子７を介して抵抗器２５および
２６にベース電流を供給すると、電流インタフエ
ース回路部２０５の出力電流は、トランジスタ１
５〜１８のコレクタ飽和電位（VCE-sat）がほぼ
等しく、かつ、電流制限回路３１および３２のイ
ンピーダンスがほぼ等しいとすると、端子４およ
び５間の電位がほぼ等しくなるので、（＋VC）→
（PNP形トランジスタ１５）→（電流制限回路３
１）→（NPN形トランジスタ１７）→（−VC）
および（＋VC）→（PNP形トランジスタ１８）
→（電流制限回路３２）→（NPN形トランジス
タ１６）→（−VC）という順序でそれぞれ流れ、
対局装置２０３に流れる電流はほぼ零となる。
電流を供給し、端子７を介して抵抗器２５および
２６にベース電流を供給すると、電流インタフエ
ース回路部２０５の出力電流は、トランジスタ１
５〜１８のコレクタ飽和電位（VCE-sat）がほぼ
等しく、かつ、電流制限回路３１および３２のイ
ンピーダンスがほぼ等しいとすると、端子４およ
び５間の電位がほぼ等しくなるので、（＋VC）→
（PNP形トランジスタ１５）→（電流制限回路３
１）→（NPN形トランジスタ１７）→（−VC）
および（＋VC）→（PNP形トランジスタ１８）
→（電流制限回路３２）→（NPN形トランジス
タ１６）→（−VC）という順序でそれぞれ流れ、
対局装置２０３に流れる電流はほぼ零となる。
〔動作 ３−３〕
端子６を介して、抵抗器２３および２４にベー
ス電流を供給し、端子７を介して抵抗器２５およ
び２６にベース電流を供給しないと、電流インタ
フエース回路部２０５の出力電流は、（＋VC）→
（PNP形トランジスタ１５）→（電流制限回路３
１）→（端子４）→（対局装置２０３）→（端子
５）→（NPN形トランジスタ１６）→（−VC）
という順序で流れる。
ス電流を供給し、端子７を介して抵抗器２５およ
び２６にベース電流を供給しないと、電流インタ
フエース回路部２０５の出力電流は、（＋VC）→
（PNP形トランジスタ１５）→（電流制限回路３
１）→（端子４）→（対局装置２０３）→（端子
５）→（NPN形トランジスタ１６）→（−VC）
という順序で流れる。
〔動作 ３−４〕
端子６を介して、抵抗器２３および２４にベー
ス電流を供給せず、端子７を介して抵抗器２５お
よび２６にベース電流を供給すると、電流インタ
フエース回路部２０５の出力電流は、（＋VC）→
（PNP形トランジスタ１８）→（電流制限回路３
２）→（端子５）→（対局装置２０３）→（端子
４）→（NPN形トランジスタ１７）→（−VC）
という順序で流れる。
ス電流を供給せず、端子７を介して抵抗器２５お
よび２６にベース電流を供給すると、電流インタ
フエース回路部２０５の出力電流は、（＋VC）→
（PNP形トランジスタ１８）→（電流制限回路３
２）→（端子５）→（対局装置２０３）→（端子
４）→（NPN形トランジスタ１７）→（−VC）
という順序で流れる。
第３図〜第６図は監視回路の一例を示し、端子
８〜１３と、リレー回路１０１とから構成され
る。リレー回路１０１は２個の接点３３とコイル
３４により構成される。
８〜１３と、リレー回路１０１とから構成され
る。リレー回路１０１は２個の接点３３とコイル
３４により構成される。
端子９および端子１２は地気に接続する。端子
６−８間および端子７−１１間を接続する。
６−８間および端子７−１１間を接続する。
第３図において、端子８−１０間および端子１
１−１３間を接続する。まず、論理回路駆動用電
源VLが印加されているときは、コイル３４に電
流が流れ、２個の接点３３が実線のように閉じ短
絡される。このため端子６および７が地気にな
り、端子６および７を介してベース電流が流れ
る。
１−１３間を接続する。まず、論理回路駆動用電
源VLが印加されているときは、コイル３４に電
流が流れ、２個の接点３３が実線のように閉じ短
絡される。このため端子６および７が地気にな
り、端子６および７を介してベース電流が流れ
る。
次に、論理回路駆動用電源VLが印加されなく
なつたときコイル３４に電流が流れず、２個の接
点が点線のように開放される。このため、端子６
および７を介してベース電流は流れない。本動作
は上述の〔動作３−１〕のベース電流の制御に対
応する。
なつたときコイル３４に電流が流れず、２個の接
点が点線のように開放される。このため、端子６
および７を介してベース電流は流れない。本動作
は上述の〔動作３−１〕のベース電流の制御に対
応する。
第４図において、端子９−９間および端子１１
−１２間を接続したときは、端子６および７は地
気となる。すなわち、論理回路駆動用電源VLの
状態に関係なく、端子６および７は地気のままで
あり、リレー回路１０１の影響を受けずに、常に
ベース電流を供給できる。本動作は上述の〔動作
３−２〕のベース電流の制御に対応する。
−１２間を接続したときは、端子６および７は地
気となる。すなわち、論理回路駆動用電源VLの
状態に関係なく、端子６および７は地気のままで
あり、リレー回路１０１の影響を受けずに、常に
ベース電流を供給できる。本動作は上述の〔動作
３−２〕のベース電流の制御に対応する。
第５図において、端子８−９間および端子１１
−１３間を接続したときは、端子６が地気とな
る。
−１３間を接続したときは、端子６が地気とな
る。
まず、論理回路駆動用電源VLが印加されてい
るときは、端子６および７が地気になるため、端
子６および７を介してベース電流を流せる。次
に、論理回路駆動用電源VLが印加されなくなつ
たときは、端子６は地気のままであるが、端子７
は開放となるため、端子６にベース電流を流せる
が、端子７にはベース電流を流せない。本動作は
上述の〔動作３−３〕のベース電流の制御に対応
する。
るときは、端子６および７が地気になるため、端
子６および７を介してベース電流を流せる。次
に、論理回路駆動用電源VLが印加されなくなつ
たときは、端子６は地気のままであるが、端子７
は開放となるため、端子６にベース電流を流せる
が、端子７にはベース電流を流せない。本動作は
上述の〔動作３−３〕のベース電流の制御に対応
する。
第６図において、端子８−１０間および端子１
１−１２間を接続したときは、端子７が地気とな
る。
１−１２間を接続したときは、端子７が地気とな
る。
まず、論理回路駆動用電源VLが印加されてい
るときは、端子６および７が地気になるため、端
子６および７を介してベース電流を流せる。次
に、論理回路駆動用電源VLが印加されなくなつ
たときは、端子７は地気のままであり、端子６は
開放となるため、端子６にはベース電流を流せな
いが、端子７にはベース電流を流せる。
るときは、端子６および７が地気になるため、端
子６および７を介してベース電流を流せる。次
に、論理回路駆動用電源VLが印加されなくなつ
たときは、端子７は地気のままであり、端子６は
開放となるため、端子６にはベース電流を流せな
いが、端子７にはベース電流を流せる。
本動作は上述の〔動作３−４〕のベース電流制
御に対応する。
御に対応する。
以上、本発明には論理回路駆動用電源が印加さ
れないときにも電流インタフエース回路の出力電
流を任意に制御できるという効果がある。
れないときにも電流インタフエース回路の出力電
流を任意に制御できるという効果がある。
第１図は従来の２線式電流インタフエース回路
を示す構成図、第２図は本発明の一実施例を示す
構成図および第３図〜第６図は監視回路の一例を
示す図である。 図において、１……入力端子、２……制御信号
出力端子、３……制御信号出力端子、４……対局
装置端子、５……対局装置端子、６……ベース電
流供給端子、７……ベース電流供給端子、８，
９，１０……接続端子、１１，１２，１３……接
続端子、１１〜１４……ホトカプラ、１５，１８
……PNP形トランジスタ、１６，１７……NPN
形トランジスタ、１９〜２２……抵抗器、２３〜
２６……抵抗器、２７〜３０……スイツチ回路、
３１，３２……電流制限回路、３３……接点、３
４……コイル、１０１……リレー回路、２０１…
…電流インタフエース回路、２０２……制御信号
作成回路、２０３……対局装置、２０４……論理
回路駆動用電源の監視回路、２０５……電流イン
タフエース回路部。
を示す構成図、第２図は本発明の一実施例を示す
構成図および第３図〜第６図は監視回路の一例を
示す図である。 図において、１……入力端子、２……制御信号
出力端子、３……制御信号出力端子、４……対局
装置端子、５……対局装置端子、６……ベース電
流供給端子、７……ベース電流供給端子、８，
９，１０……接続端子、１１，１２，１３……接
続端子、１１〜１４……ホトカプラ、１５，１８
……PNP形トランジスタ、１６，１７……NPN
形トランジスタ、１９〜２２……抵抗器、２３〜
２６……抵抗器、２７〜３０……スイツチ回路、
３１，３２……電流制限回路、３３……接点、３
４……コイル、１０１……リレー回路、２０１…
…電流インタフエース回路、２０２……制御信号
作成回路、２０３……対局装置、２０４……論理
回路駆動用電源の監視回路、２０５……電流イン
タフエース回路部。
Claims (1)
- １ ２線回線を流れる電流の方向を利用してデー
タ信号を伝送する２線式電流インタフエース回路
において、それぞれコレクタが前記２線回線の一
方の線と接続された第１のNPN形および第１の
PNP形トランジスタと、それぞれコレクタが前
記２線回線の他方の線と接続された第２のNPN
形および第２のPNP形トランジスタと、前記各
トランジスタのエミツタと接続されたインタフエ
ース回路駆動用電源と、前記各トランジスタのベ
ースと接続され前記各トランジスタの動作を制御
するスイツチ回路と、該スイツチ回路を制御する
信号を出力する制御信号作成回路と、前記スイツ
チ回路および前記制御信号作成回路を動作させる
ための論理回路駆動用電源と、前記第１のNPN
型トランジスタのベースと、前記第２のPNP型
トランジスタのベースとの第１の接続点および前
記第１のPNP型トランジスタのベースと前記第
２のNPN型トランジスタの第２の接続点のそれ
ぞれに接続され、前記論理回路駆動用電源からの
電圧が供給されなくなつた場合、前記第１の接続
点および第２の接続点に接続された２組のベース
の一方を接地し他方を開放状態とし、前記２線回
線を流れる電流を任意の方向に流す監視回路を備
えたことを特徴とする２線式電流インタフエース
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15913681A JPS5860855A (ja) | 1981-10-06 | 1981-10-06 | ２線式電流インタフエ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15913681A JPS5860855A (ja) | 1981-10-06 | 1981-10-06 | ２線式電流インタフエ−ス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860855A JPS5860855A (ja) | 1983-04-11 |
| JPS6339177B2 true JPS6339177B2 (ja) | 1988-08-03 |
Family
ID=15687029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15913681A Granted JPS5860855A (ja) | 1981-10-06 | 1981-10-06 | ２線式電流インタフエ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860855A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128669A (ja) * | 1973-04-07 | 1974-12-10 | ||
| JPS5555646A (en) * | 1978-10-20 | 1980-04-23 | Toshiba Corp | Failure detection system for remote monitor system |
-
1981
- 1981-10-06 JP JP15913681A patent/JPS5860855A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128669A (ja) * | 1973-04-07 | 1974-12-10 | ||
| JPS5555646A (en) * | 1978-10-20 | 1980-04-23 | Toshiba Corp | Failure detection system for remote monitor system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5860855A (ja) | 1983-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| JPS6339177B2 (ja) | ||
| JPH0479171B2 (ja) | ||
| KR860000799B1 (ko) | 스위치 회로 | |
| JPH0230902Y2 (ja) | ||
| JPH0432571B2 (ja) | ||
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JP3059893B2 (ja) | スイッチ回路 | |
| JPH0145242B2 (ja) | ||
| JP2789746B2 (ja) | ３値論理回路 | |
| JPS6141295Y2 (ja) | ||
| JPH0522275B2 (ja) | ||
| JPS604357Y2 (ja) | 電源回路の開閉装置 | |
| JPH0683061B2 (ja) | 半導体論理回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH0342811B2 (ja) | ||
| JPH06204834A (ja) | スイッチ回路 | |
| JPH0434849B2 (ja) | ||
| JPS59161156A (ja) | 信号送信回路 | |
| JPS6354246B2 (ja) | ||
| JPS6316714A (ja) | 差動電流スイツチ回路 | |
| JPH0564486B2 (ja) | ||
| JPS59193633A (ja) | 有線伝送路における電流制御回路 | |
| JPS6153894B2 (ja) | ||
| JPH0543210B2 (ja) |