JPH0817293B2 - ドライバー回路 - Google Patents
ドライバー回路Info
- Publication number
- JPH0817293B2 JPH0817293B2 JP63290440A JP29044088A JPH0817293B2 JP H0817293 B2 JPH0817293 B2 JP H0817293B2 JP 63290440 A JP63290440 A JP 63290440A JP 29044088 A JP29044088 A JP 29044088A JP H0817293 B2 JPH0817293 B2 JP H0817293B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- stage transistor
- output
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明はダーリントン接続されたトランジスタからな
るドライバー回路に関し、更に詳しく言えば過電流に対
する保護機能を有するドライバー回路に関するものであ
る。
るドライバー回路に関し、更に詳しく言えば過電流に対
する保護機能を有するドライバー回路に関するものであ
る。
（ロ）従来の技術 ダーリントン接続のトランジスタからなるドライバー
回路の出力段トランジスタには、ドライバー本来の機能
として、ある程度の量の電流が流れることが予定されて
いる。従って所定の電流が流れる限り、トランジスタが
劣化、又は破壊されないように設計されている。
回路の出力段トランジスタには、ドライバー本来の機能
として、ある程度の量の電流が流れることが予定されて
いる。従って所定の電流が流れる限り、トランジスタが
劣化、又は破壊されないように設計されている。
しかし、実際には取扱いを誤って、出力が短絡されて
短絡電流が流れたり、あるいは外部から出力に大電流が
流れ込み、出力トランジスタが破壊されることがある。
通常のドライバー回路においては、出力トランジスタの
パターン面積を大きくすることにより（オーバーデザイ
ン）、かかる大電流が流れても十分に対処しうるように
している。しかし、オーバーデザインにより対処する方
法によれば、半導体装置の集積化、小型化が困難にな
る。
短絡電流が流れたり、あるいは外部から出力に大電流が
流れ込み、出力トランジスタが破壊されることがある。
通常のドライバー回路においては、出力トランジスタの
パターン面積を大きくすることにより（オーバーデザイ
ン）、かかる大電流が流れても十分に対処しうるように
している。しかし、オーバーデザインにより対処する方
法によれば、半導体装置の集積化、小型化が困難にな
る。
その為第２図に示す如く、オーバーデザインを不要と
した過電流保護回路付のドライバー回路も提案されてい
る。第２図において、（１）は出力段トランジスタ、
（２）はドライブ段トランジスタであり、ダーリントン
接続されている。（３）と（４）はこれらトランジスタ
のバイアス抵抗、（８）は入力抵抗である。そして、こ
の回路の過電流制限回路は、抵抗（５），（６）及びト
ランジスタ（７）により構成されている。なお、（９）
はドライバー回路の入力端子（VIN）、（10）はその出
力端子（V0、（11）は接地端子（GND）である。
した過電流保護回路付のドライバー回路も提案されてい
る。第２図において、（１）は出力段トランジスタ、
（２）はドライブ段トランジスタであり、ダーリントン
接続されている。（３）と（４）はこれらトランジスタ
のバイアス抵抗、（８）は入力抵抗である。そして、こ
の回路の過電流制限回路は、抵抗（５），（６）及びト
ランジスタ（７）により構成されている。なお、（９）
はドライバー回路の入力端子（VIN）、（10）はその出
力端子（V0、（11）は接地端子（GND）である。
次にこのドライバー回路の動作について概略説明す
る。いま入力端子（９）に所定の電圧（VIN）が入力す
ると、抵抗（３），（４），（６），（８）等によりト
ランジスタ（１），（２）の各ベースが所定の電圧にバ
イアスされる。これによりトランジスタ（１），（２）
がオンするので、出力端子（10）に所定の電圧を発生す
ることができる。
る。いま入力端子（９）に所定の電圧（VIN）が入力す
ると、抵抗（３），（４），（６），（８）等によりト
ランジスタ（１），（２）の各ベースが所定の電圧にバ
イアスされる。これによりトランジスタ（１），（２）
がオンするので、出力端子（10）に所定の電圧を発生す
ることができる。
次いでこのドライバー回路に過電流が流れたときの保
護機能について説明する。出力段トランジスタ（１）に
電流が流れると、抵抗（６）の両端に電圧降下が生じる
が、過電流が流れるとその電圧降下が大きくなって抵抗
（５）を介してトランジスタ（７）をオンさせるように
なる。これにより、トランジスタ（２）のベース電位を
下げることができるので、出力段トランジスタ（１）に
流れる過電流を抑えることが可能となる。なお、抵抗
（６）の抵抗値は、定常動作電流ではトランジスタ
（７）をオンさせないが、所定の電流量を越えたとき
（過電流）にはオンするように設定されている。
護機能について説明する。出力段トランジスタ（１）に
電流が流れると、抵抗（６）の両端に電圧降下が生じる
が、過電流が流れるとその電圧降下が大きくなって抵抗
（５）を介してトランジスタ（７）をオンさせるように
なる。これにより、トランジスタ（２）のベース電位を
下げることができるので、出力段トランジスタ（１）に
流れる過電流を抑えることが可能となる。なお、抵抗
（６）の抵抗値は、定常動作電流ではトランジスタ
（７）をオンさせないが、所定の電流量を越えたとき
（過電流）にはオンするように設定されている。
（ハ）発明が解決しようとする課題 しかし、この従来の過電流保護回路付ドライバー回路
によれば、通常動作状態でも抵抗（６）に電圧降下が生
じて出力段トランジスタ（１）のエミッタ電位が上昇す
るため、出力段トランジスタ（１）のドライブ電流が抑
えられ、電力損失を招くという問題がある。
によれば、通常動作状態でも抵抗（６）に電圧降下が生
じて出力段トランジスタ（１）のエミッタ電位が上昇す
るため、出力段トランジスタ（１）のドライブ電流が抑
えられ、電力損失を招くという問題がある。
また、入力端子（９）には、電源投入時に、高い電圧
ピークを有するラッシュ電圧が入力することがある。そ
の場合にも、出力段トランジスタ（１）に大電流が流
れ、該出力段トランジスタ（１）の劣化又は破壊を招く
ことがある。
ピークを有するラッシュ電圧が入力することがある。そ
の場合にも、出力段トランジスタ（１）に大電流が流
れ、該出力段トランジスタ（１）の劣化又は破壊を招く
ことがある。
本発明はかかる従来の問題点に鑑みて創作されたもの
であり、低電圧入力で十分なドライブ電流が得られ、か
つ過電流による劣化又は破壊を防止することを可能とす
るドライバー回路の提供を目的とする。
であり、低電圧入力で十分なドライブ電流が得られ、か
つ過電流による劣化又は破壊を防止することを可能とす
るドライバー回路の提供を目的とする。
（ニ）課題を解決するための手段 本発明の第１のドライバー回路は、初段トランジスタ
と、出力段トランジスタとをダーリントン接続して成る
ドライバー回路において、前記出力段トランジスタとベ
ース及びエミッタが共通接続され、前記出力段トランジ
スタのベース・エミッタ接合領域の面積よりも小なるベ
ース・エミッタ接合領域を有する検出トランジスタと、
該検出トランジスタに流れる出力電流に応じて、前記初
段トランジスタのベース入力を制御する制御回路とを備
えることを特徴とする。
と、出力段トランジスタとをダーリントン接続して成る
ドライバー回路において、前記出力段トランジスタとベ
ース及びエミッタが共通接続され、前記出力段トランジ
スタのベース・エミッタ接合領域の面積よりも小なるベ
ース・エミッタ接合領域を有する検出トランジスタと、
該検出トランジスタに流れる出力電流に応じて、前記初
段トランジスタのベース入力を制御する制御回路とを備
えることを特徴とする。
また本発明の第２のドライバー回路は、初段トランジ
スタと、出力段トランジスタとをダーリントン接続して
成るドライバー回路において、エミッタが抵抗を介して
初段トランジスタのベースに接続され、ベースが初段ト
ランジスタのエミッタに接続された保護トランジスタを
設け、該保護トランジスタのベース・エミッタ接合領域
の面積を前記初段トランジスタのそれよりも大きくした
ことを特徴とする。
スタと、出力段トランジスタとをダーリントン接続して
成るドライバー回路において、エミッタが抵抗を介して
初段トランジスタのベースに接続され、ベースが初段ト
ランジスタのエミッタに接続された保護トランジスタを
設け、該保護トランジスタのベース・エミッタ接合領域
の面積を前記初段トランジスタのそれよりも大きくした
ことを特徴とする。
（ホ）作用 本発明の第１のドライバー回路によれば、出力段トラ
ンジスタとベースを共通にする検出トランジスタが設け
られている。ところで検出トランジスタのベース・エミ
ッタ接合領域の面記は、出力段トランジスタのベース・
エミッタ接合領域の面積に比べて小さく形成されている
ので、検出トランジスタのベース・エミッタ接合の順方
向電圧は出力段トランジスタのベース・エミッタ接合の
順方向電圧よりも高くなっている。このため通常動作時
においては、出力段及び検出トランジスタの共通ベース
に電圧が印加されたとき、出力段トランジスタが先にオ
ンして所定のドライブ電流が流れる。
ンジスタとベースを共通にする検出トランジスタが設け
られている。ところで検出トランジスタのベース・エミ
ッタ接合領域の面記は、出力段トランジスタのベース・
エミッタ接合領域の面積に比べて小さく形成されている
ので、検出トランジスタのベース・エミッタ接合の順方
向電圧は出力段トランジスタのベース・エミッタ接合の
順方向電圧よりも高くなっている。このため通常動作時
においては、出力段及び検出トランジスタの共通ベース
に電圧が印加されたとき、出力段トランジスタが先にオ
ンして所定のドライブ電流が流れる。
いま出力負荷短絡やその他の原因により出力段トラン
ジスタに過大な出力電流が流れたとする。このとき出力
段トランジスタのベース電位は通常動作状態のベース電
位よりも上昇するが、この電位が検出トランジスタのベ
ース・エミッタ接合の順方向電圧を越えると、検出トラ
ンジスタもオンする。そして検出トランジスタに所定値
以上の電流が流れると、制御回路は入力段トランジスタ
のベース電位を下げ、出力段トランジスタに過大電流が
流れるのを抑制すべく機能する。
ジスタに過大な出力電流が流れたとする。このとき出力
段トランジスタのベース電位は通常動作状態のベース電
位よりも上昇するが、この電位が検出トランジスタのベ
ース・エミッタ接合の順方向電圧を越えると、検出トラ
ンジスタもオンする。そして検出トランジスタに所定値
以上の電流が流れると、制御回路は入力段トランジスタ
のベース電位を下げ、出力段トランジスタに過大電流が
流れるのを抑制すべく機能する。
本発明の第２のドライバー回路によれば、エミッタが
初段トランジスタのベースに接続され、ベースが該初段
トランジスタのエミッタに接続された保護トランジスタ
が設けられている。この保護トランジスタは入力段トラ
ンジスタとは相補関係を有している。そして、保護トラ
ンジスタのベース・エミッタ接合領域の面積は入力段ト
ランジスタのベース・エミッタ接合領域の面積よりも小
さく形成しているので、保護トランジスタのベース・エ
ミッタ接合の順方向電圧は入力段トランジスタのベース
・エミッタ接合の順方向電圧よりも高い。このため通常
動作時においては、入力段トランジスタのベースに入力
電圧が印加されたとき、同じ入力電圧が保護トランジス
タのエミッタにも印加されるが、順方向電圧の差により
入力段トランジスタが先にオンして所定の動作が行なわ
れる。
初段トランジスタのベースに接続され、ベースが該初段
トランジスタのエミッタに接続された保護トランジスタ
が設けられている。この保護トランジスタは入力段トラ
ンジスタとは相補関係を有している。そして、保護トラ
ンジスタのベース・エミッタ接合領域の面積は入力段ト
ランジスタのベース・エミッタ接合領域の面積よりも小
さく形成しているので、保護トランジスタのベース・エ
ミッタ接合の順方向電圧は入力段トランジスタのベース
・エミッタ接合の順方向電圧よりも高い。このため通常
動作時においては、入力段トランジスタのベースに入力
電圧が印加されたとき、同じ入力電圧が保護トランジス
タのエミッタにも印加されるが、順方向電圧の差により
入力段トランジスタが先にオンして所定の動作が行なわ
れる。
次に、入力段トランジスタのベースに通常の入力電圧
よりも高いビーク値を有するラッシュ電圧が入力したと
する。このラッシュ電圧により順方向電圧の低い入力段
トランジスタが先ずオンし、次いで保護トランジスタが
遅れてオンする。これにより保護トランジスタに電流が
流れると、入力段トランジスタのベース電位が下げられ
るから、入力段トランジスタのオン状態が浅くなる。こ
のため出力段トランジスタに過大電流が流れるのを抑え
ることができる。
よりも高いビーク値を有するラッシュ電圧が入力したと
する。このラッシュ電圧により順方向電圧の低い入力段
トランジスタが先ずオンし、次いで保護トランジスタが
遅れてオンする。これにより保護トランジスタに電流が
流れると、入力段トランジスタのベース電位が下げられ
るから、入力段トランジスタのオン状態が浅くなる。こ
のため出力段トランジスタに過大電流が流れるのを抑え
ることができる。
（ヘ）実施例 次に第１図を参照しながら本発明の実施例について説
明する。第１図は本発明の実施例に係る過電流保護回路
付ドライバー回路の構成図である。なお、本実施例回路
には、出力短絡や外部から出力を介して出力段トランジ
スタに大電流が流れるのを防止する過電流防止回路と入
力側からラッシュ電圧が入力したときに出力段トランジ
スタに大電流が流れるのを防止する過電流防止回路の双
方を設けている。
明する。第１図は本発明の実施例に係る過電流保護回路
付ドライバー回路の構成図である。なお、本実施例回路
には、出力短絡や外部から出力を介して出力段トランジ
スタに大電流が流れるのを防止する過電流防止回路と入
力側からラッシュ電圧が入力したときに出力段トランジ
スタに大電流が流れるのを防止する過電流防止回路の双
方を設けている。
まず回路構成について説明すると、（12）は出力段の
NPNトランジスタ、（13）は入力段のNPNトランジスタで
あり、ダーリントン接続されている。（14）と（15）は
これらトランジスタ（12），（13）のベース動作電圧を
設定するバイアス抵抗である。また（16）は入力抵抗で
ある。
NPNトランジスタ、（13）は入力段のNPNトランジスタで
あり、ダーリントン接続されている。（14）と（15）は
これらトランジスタ（12），（13）のベース動作電圧を
設定するバイアス抵抗である。また（16）は入力抵抗で
ある。
出力負荷短絡等によって出力段のNPNトランジスタ（1
2）に過電流が流れるのを防止する過電流防止回路は、
過電流検出用のNPNトランジスタ（17）、過電流検出伝
達用のPNPトランジスタ（18）、プルアップ抵抗（19）
及び制御用のNPNトランジスタ（20）、バイアス抵抗（2
1）、ノイズ制限抵抗（22）によって構成されている。
ここきでNPNトランジスタ（17）はベースを出力段のNPN
トランジスタ（12）のベースと共通接続されており、ま
たNPNトランジスタ（17）のベース・カミッタ接合領域
の面積は出力段のNPNトランジスタ（12）のそれよりも
小さく形成されている。例えば、面積比を1:35程度にす
る。これによりNPNトランジスタ（17）のベース・エミ
ッタ間の順方向電圧はNPNトランジスタ（12）のそれよ
りも高い。また、プルアップ抵抗（19）とPNPトランジ
スタ（18）、プルダウン抵抗（21）、NPNトランジスタ
（20）及びノイズ制御抵抗（22）は負帰還回路を構成
し、NPNトランジスタ（17）にある程度以上の電流が流
れるとき初段のNPNトランジスタ（13）のベース電位を
下げて出力段のNPNトランジスタ（12）に過電流が流れ
るのを防止する。
2）に過電流が流れるのを防止する過電流防止回路は、
過電流検出用のNPNトランジスタ（17）、過電流検出伝
達用のPNPトランジスタ（18）、プルアップ抵抗（19）
及び制御用のNPNトランジスタ（20）、バイアス抵抗（2
1）、ノイズ制限抵抗（22）によって構成されている。
ここきでNPNトランジスタ（17）はベースを出力段のNPN
トランジスタ（12）のベースと共通接続されており、ま
たNPNトランジスタ（17）のベース・カミッタ接合領域
の面積は出力段のNPNトランジスタ（12）のそれよりも
小さく形成されている。例えば、面積比を1:35程度にす
る。これによりNPNトランジスタ（17）のベース・エミ
ッタ間の順方向電圧はNPNトランジスタ（12）のそれよ
りも高い。また、プルアップ抵抗（19）とPNPトランジ
スタ（18）、プルダウン抵抗（21）、NPNトランジスタ
（20）及びノイズ制御抵抗（22）は負帰還回路を構成
し、NPNトランジスタ（17）にある程度以上の電流が流
れるとき初段のNPNトランジスタ（13）のベース電位を
下げて出力段のNPNトランジスタ（12）に過電流が流れ
るのを防止する。
入力側にラッシュ電圧が入力したときに出力段のNPN
トランジスタ（12）に過電流が流れるのを防止する過電
流防止回路は、エミッタが抵抗（24）を介してNPNトラ
ンジスタ（13）のベースに接続され、ベースがNPNトラ
ンジスタ（13）のエミッタに接続され、コレクタが接地
されているPNPトランジスタ（23）によって構成されて
いる。そしてPNPトランジスタ（23）のベース・エミッ
タ接合領域の面積はNPNトランジスタ（13）のそれより
も小さく形成されている。例えば面積比を1:9程度にす
る。これによりPNPトランジスタ（23）のベース・エミ
ッタ接合の順方向電圧はNPNトランジスタ（13）のそれ
よりも高くなる。なお、（25）は入力端子、（26）は出
力端子、（27）はVcc電源端子（28）は接地端子であ
る。
トランジスタ（12）に過電流が流れるのを防止する過電
流防止回路は、エミッタが抵抗（24）を介してNPNトラ
ンジスタ（13）のベースに接続され、ベースがNPNトラ
ンジスタ（13）のエミッタに接続され、コレクタが接地
されているPNPトランジスタ（23）によって構成されて
いる。そしてPNPトランジスタ（23）のベース・エミッ
タ接合領域の面積はNPNトランジスタ（13）のそれより
も小さく形成されている。例えば面積比を1:9程度にす
る。これによりPNPトランジスタ（23）のベース・エミ
ッタ接合の順方向電圧はNPNトランジスタ（13）のそれ
よりも高くなる。なお、（25）は入力端子、（26）は出
力端子、（27）はVcc電源端子（28）は接地端子であ
る。
次に本発明の動作について説明する。まず、通常動作
状態においては、入力端子（25）を介して所定の入力電
圧VINが印加される。これによりバイアス抵抗（14），
（15）を介して所定のベース電圧がダーリントン接続の
NPNトランジスタ（12），（13）の各ベースに印加され
るので、出力端子（26）に所定の出力電流を得ることが
できる。このとき過電流検出用のNPNトランジスタ（1
7）のベースにも出力段のNPNトランジスタ（12）と同一
のベース電圧が入力されるが、ベース・エミッタ間の順
方向電圧が高いので該NPNトランジスタ（17）はオンし
ないか、少なくともオンの程度は極めて浅い。このため
抵抗（19）による電圧降下は過電流検出伝達用のPNPト
ランジスタ（18）をオンさせるまでには至らない。同様
に、ラッシュ電圧検出用のPNPトランジスタ（23）のベ
ースにも入力段のNPNトランジスタ（13）の同一の電圧
が印加されるが、この場合もベース・エミッタ間の順方
向電圧が高いのでPNPトランジスタ（23）はオンしない
か、オンしても抵抗（24）によりオンの程度は極めて浅
く抑えられている。従って通常動作に影響はない。
状態においては、入力端子（25）を介して所定の入力電
圧VINが印加される。これによりバイアス抵抗（14），
（15）を介して所定のベース電圧がダーリントン接続の
NPNトランジスタ（12），（13）の各ベースに印加され
るので、出力端子（26）に所定の出力電流を得ることが
できる。このとき過電流検出用のNPNトランジスタ（1
7）のベースにも出力段のNPNトランジスタ（12）と同一
のベース電圧が入力されるが、ベース・エミッタ間の順
方向電圧が高いので該NPNトランジスタ（17）はオンし
ないか、少なくともオンの程度は極めて浅い。このため
抵抗（19）による電圧降下は過電流検出伝達用のPNPト
ランジスタ（18）をオンさせるまでには至らない。同様
に、ラッシュ電圧検出用のPNPトランジスタ（23）のベ
ースにも入力段のNPNトランジスタ（13）の同一の電圧
が印加されるが、この場合もベース・エミッタ間の順方
向電圧が高いのでPNPトランジスタ（23）はオンしない
か、オンしても抵抗（24）によりオンの程度は極めて浅
く抑えられている。従って通常動作に影響はない。
次に負荷短絡等により出力に過電流が流入した場合に
ついて考える。このときには過電流量に対応して出力段
のNPNトランジスタ（12）のベース電位も上昇すること
になるので、過電流検出用のNPNトランジスタ（17）が
オンする。このため抵抗（19）の電圧降下が大きくなっ
てPNPトランジスタ（18）がオンし、従って制御用のNPN
トランジスタ（20）もオンする。これにより初段のNPN
トランジスタ（13）のベースを低下させることができる
ので、出力段のNPNトランジスタ（12）に流れる過電流
を抑えることができる。なお、過電流量が大きいほど制
御量も大きくなるので、過電流量の抑制の降下は大き
い。
ついて考える。このときには過電流量に対応して出力段
のNPNトランジスタ（12）のベース電位も上昇すること
になるので、過電流検出用のNPNトランジスタ（17）が
オンする。このため抵抗（19）の電圧降下が大きくなっ
てPNPトランジスタ（18）がオンし、従って制御用のNPN
トランジスタ（20）もオンする。これにより初段のNPN
トランジスタ（13）のベースを低下させることができる
ので、出力段のNPNトランジスタ（12）に流れる過電流
を抑えることができる。なお、過電流量が大きいほど制
御量も大きくなるので、過電流量の抑制の降下は大き
い。
次いでラッシュ電圧が入力に印加した場合について考
える。このときには初段のNPNトランジスタ（13）のベ
ース電位が上昇するので、PNPトランジスタ（23）がオ
ンし、初段のNPNトランジスタ（13）のベース電位を下
げることができる。このときもラッシュ電圧が大きいと
それに応じてNPNトランジスタ（23）が深くオンして電
流を流すので、ベース電位低下の効果は大きい。
える。このときには初段のNPNトランジスタ（13）のベ
ース電位が上昇するので、PNPトランジスタ（23）がオ
ンし、初段のNPNトランジスタ（13）のベース電位を下
げることができる。このときもラッシュ電圧が大きいと
それに応じてNPNトランジスタ（23）が深くオンして電
流を流すので、ベース電位低下の効果は大きい。
（ト）発明の効果 以上説明したように、本発明の第１のドライバー回路
によれば、ドライバー回路の本来のドライバー機能を損
なうことなく、負荷短絡等による過電流を効果的に抑制
することが可能となる。これにより、素子の劣化や破壊
を防止することができる。
によれば、ドライバー回路の本来のドライバー機能を損
なうことなく、負荷短絡等による過電流を効果的に抑制
することが可能となる。これにより、素子の劣化や破壊
を防止することができる。
また本発明の第２のドライバー回路によれば、ドライ
バー回路の本来のドライバー機能を損なうことなく入力
からのラッシュ電圧による過電流を効果的に抑制するこ
とが可能となり、素子の劣化や破壊を防止することがで
きる。
バー回路の本来のドライバー機能を損なうことなく入力
からのラッシュ電圧による過電流を効果的に抑制するこ
とが可能となり、素子の劣化や破壊を防止することがで
きる。
第１図は、本発明の一実施例を示す回路図、及び第２図
は従来のドライバー回路を示す回路図である。 （12）……出力段トランジスタ、（13）……入力段トラ
ンジスタ、（17）……過電流検出トランジスタ、（20）
……制御用トランジスタ、（23）……PNPトランジス
タ。
は従来のドライバー回路を示す回路図である。 （12）……出力段トランジスタ、（13）……入力段トラ
ンジスタ、（17）……過電流検出トランジスタ、（20）
……制御用トランジスタ、（23）……PNPトランジス
タ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−259005（ＪＰ，Ａ) 特開 昭56−100509（ＪＰ，Ａ) 特開 昭61−52010（ＪＰ，Ａ) 特開 昭54−7258（ＪＰ，Ａ) 実開 昭55−51518（ＪＰ，Ｕ) 特公 昭52−29584（ＪＰ，Ｂ２) 実公 昭59−12843（ＪＰ，Ｙ２)
Claims (2)
- 【請求項１】バイアス回路によって適正バイアスされた
初段トランジスタと出力段トランジスタとをダーリント
ン接続して成るドライバー回路において、 エミッタが抵抗を介して前記初段トランジスタのベース
に、ベースが前記初段トランジスタのエミッタにそれぞ
れ接続されると共に、エミッタ−コレクタ路により初段
トランジスタのベースに印加される入力信号を接地方向
に側路する、前記初段トランジスタと逆極性の保護トラ
ンジスタを設け、該保護トランジスタのベース・エミッ
タ接合領域の面積を前記初段トランジスタのそれよりも
小としたことを特徴とするドライバー回路。 - 【請求項２】前記出力段トランジスタとベース及びエミ
ッタが共通接続され、前記出力段トランジスタのベース
・エミッタ接合領域の面積よりも小なるベース・エミッ
タ接合領域を有する検出トランジスタと、 入力端が前記検出トランジスタのコレクタに、出力端が
前記初段トランジスタのベースにそれぞれ接続され、前
記検出トランジスタに流れる電流に応じて、前記初段ト
ランジスタのベース電位を低下させる制御回路とを備え
ることを特徴とする請求項１記載のドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290440A JPH0817293B2 (ja) | 1988-11-16 | 1988-11-16 | ドライバー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290440A JPH0817293B2 (ja) | 1988-11-16 | 1988-11-16 | ドライバー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02135809A JPH02135809A (ja) | 1990-05-24 |
| JPH0817293B2 true JPH0817293B2 (ja) | 1996-02-21 |
Family
ID=17756060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63290440A Expired - Lifetime JPH0817293B2 (ja) | 1988-11-16 | 1988-11-16 | ドライバー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817293B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3904817B2 (ja) | 2000-08-31 | 2007-04-11 | 株式会社ルネサステクノロジ | 電力増幅器モジュール |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5229584A (en) * | 1975-08-29 | 1977-03-05 | Hitachi Ltd | Back up control system |
| JPS547258A (en) * | 1977-06-20 | 1979-01-19 | Toshiba Corp | Transistor protective circuit |
| JPS5551518U (ja) * | 1978-09-29 | 1980-04-04 | ||
| FR2468253A1 (fr) * | 1979-10-22 | 1981-04-30 | Radiotechnique Compelec | Amplificateur de type darlington protege contre les surcharges de courant et sa realisation en structure semiconductrice integree |
| JPS5912843U (ja) * | 1982-07-14 | 1984-01-26 | 新日本製鐵株式会社 | 弯曲棒状ピツチ |
| JPS60259005A (ja) * | 1984-06-05 | 1985-12-21 | Mitsubishi Electric Corp | 出力トランジスタの保護回路 |
| JPS6152010A (ja) * | 1984-08-22 | 1986-03-14 | New Japan Radio Co Ltd | 出力保護回路 |
-
1988
- 1988-11-16 JP JP63290440A patent/JPH0817293B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02135809A (ja) | 1990-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790496B2 (ja) | 増幅回路 | |
| US4291357A (en) | Short circuit protection circuit | |
| US4258406A (en) | Protecting circuit | |
| US4413300A (en) | Line driver circuit having a protective circuit against excess currents | |
| KR900007923B1 (ko) | 음성출력증폭기 | |
| JPH0817293B2 (ja) | ドライバー回路 | |
| JP2845065B2 (ja) | オペアンプ | |
| JP3059893B2 (ja) | スイッチ回路 | |
| JPS5926098B2 (ja) | 近接スイッチ | |
| JPS6352482B2 (ja) | ||
| JPH0359609B2 (ja) | ||
| JP2927997B2 (ja) | Ｔｔｌ回路のノイズ防止回路 | |
| US6259297B1 (en) | Protection circuit for power transistor | |
| US4189738A (en) | Semiconductor integrated circuit device | |
| JPH0670453A (ja) | 過電流防止回路 | |
| JPS6119537Y2 (ja) | ||
| JPH0630545B2 (ja) | 電力増幅回路 | |
| JPH05137233A (ja) | サージ保護回路 | |
| KR940007878B1 (ko) | 증폭기 차단회로 | |
| JPH0422571Y2 (ja) | ||
| JP2569861B2 (ja) | ＢｉＣＭＯＳ集積回路 | |
| JPH05235723A (ja) | 半導体集積回路 | |
| JPH0671176B2 (ja) | 出力回路 | |
| KR19990049048A (ko) | 과전류 보호회로 | |
| JPH0316644B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |