JP2927997B2 - Ｔｔｌ回路のノイズ防止回路 - Google Patents
Ｔｔｌ回路のノイズ防止回路Info
- Publication number
- JP2927997B2 JP2927997B2 JP3234004A JP23400491A JP2927997B2 JP 2927997 B2 JP2927997 B2 JP 2927997B2 JP 3234004 A JP3234004 A JP 3234004A JP 23400491 A JP23400491 A JP 23400491A JP 2927997 B2 JP2927997 B2 JP 2927997B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- potential
- ttl
- terminal
- noise prevention
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【技術分野】本発明はＴＴＬ（トランジスタトランジス
タロジック）回路のノイズ防止回路に関し、特にＴＴＬ
回路の出力における負ノイズの防止回路に関する。
タロジック）回路のノイズ防止回路に関し、特にＴＴＬ
回路の出力における負ノイズの防止回路に関する。
【０００２】
【従来技術】従来のこの種のノイズ防止回路は図２に示
すような構成となっている。すなわち、ＴＴＬ回路１の
出力５とグランド電位との間にクランプダイオード４を
図のように接続し、ＴＴＬ回路の出力５に重畳される負
のノイズをクランプダイオード４によりクランプするよ
うになっている。
すような構成となっている。すなわち、ＴＴＬ回路１の
出力５とグランド電位との間にクランプダイオード４を
図のように接続し、ＴＴＬ回路の出力５に重畳される負
のノイズをクランプダイオード４によりクランプするよ
うになっている。
【０００３】この様な回路では、−０．８ｖ以下の負の
ノイズに対してダイオード４がオンとなり、よってこの
ダイオードのオン電圧である−０．８ｖに回路出力５の
電位をクランプするものである。
ノイズに対してダイオード４がオンとなり、よってこの
ダイオードのオン電圧である−０．８ｖに回路出力５の
電位をクランプするものである。
【０００４】しかしながら、−０．８ｖよりも大きい例
えば、−０．７ｖ〜−０．１ｖ等の負のノイズに対して
は、ダイオード４はオンできないために、ノイズ防止が
不可能となるという欠点がある。
えば、−０．７ｖ〜−０．１ｖ等の負のノイズに対して
は、ダイオード４はオンできないために、ノイズ防止が
不可能となるという欠点がある。
【０００５】
【発明の目的】本発明の目的は、全ての負のノイズに対
して有効に動作するＴＴＬ回路のノイズ防止回路を提供
することである。
して有効に動作するＴＴＬ回路のノイズ防止回路を提供
することである。
【０００６】
【発明の構成】本発明によるＴＴＬ回路のノイズ防止回
路は、回路出力端子と、第１の電位に接続された第１の
端子と、この第１の電位よりも高い第２の電位に接続さ
れた第２の端子と、この第２の端子に接続された制御端
子を有し前記出力端子の電位が前記第１の端子の電位よ
りも低くなったときに前記第１の端子と前記回路出力端
子との間にオン電流経路を形成するトランジスタ素子と
を含むことを特徴とする。
路は、回路出力端子と、第１の電位に接続された第１の
端子と、この第１の電位よりも高い第２の電位に接続さ
れた第２の端子と、この第２の端子に接続された制御端
子を有し前記出力端子の電位が前記第１の端子の電位よ
りも低くなったときに前記第１の端子と前記回路出力端
子との間にオン電流経路を形成するトランジスタ素子と
を含むことを特徴とする。
【０００７】
【実施例】以下に、図面を参照しつつ本発明の実施例を
説明する。
説明する。
【０００８】図１は本発明の実施例の回路図であり、Ｔ
ＴＬ回路１の出力５にエミッタが接続され、コレクタが
グランド電位に接続されたＮＰＮトランジスタ素子２が
設けられている。そして、このトランジスタ２のベース
には、抵抗３を介してＴＴＬ回路１の正動作電源電圧Ｖ
ccが供給されている。
ＴＬ回路１の出力５にエミッタが接続され、コレクタが
グランド電位に接続されたＮＰＮトランジスタ素子２が
設けられている。そして、このトランジスタ２のベース
には、抵抗３を介してＴＴＬ回路１の正動作電源電圧Ｖ
ccが供給されている。
【０００９】かかる構成において、ＴＴＬ回路１の出力
部５に発生するノイズはトランジスタ２のエミッタの電
位に影響を及ぼす。例えば、ＴＴＬ回路出力部５に負ノ
イズが発生すると、この部分の電位は負になり、よっ
て，エミッタ電位＜コレクタ電位となり、トランジスタ
２はオン状態になる。従って、コレクタからエミッタに
対して電流が流れ、負ノイズによる電位を打消してその
電位を略グランド電位とするように動作する。
部５に発生するノイズはトランジスタ２のエミッタの電
位に影響を及ぼす。例えば、ＴＴＬ回路出力部５に負ノ
イズが発生すると、この部分の電位は負になり、よっ
て，エミッタ電位＜コレクタ電位となり、トランジスタ
２はオン状態になる。従って、コレクタからエミッタに
対して電流が流れ、負ノイズによる電位を打消してその
電位を略グランド電位とするように動作する。
【００１０】このとき、トランジスタ２のベースには抵
抗を介して正電圧がバイアスとして印加されているの
で、トランジスタ２は飽和動作してコレクタエミッタ間
は略０ｖになっており、ＴＴＬ回路の出力５はグランド
電位にクランプされる。
抗を介して正電圧がバイアスとして印加されているの
で、トランジスタ２は飽和動作してコレクタエミッタ間
は略０ｖになっており、ＴＴＬ回路の出力５はグランド
電位にクランプされる。
【００１１】ＴＴＬ回路の出力５が正電位になったとき
は、エミッタ電位＞コレクタ電位となり、トランジスタ
２はオフする。この状態では、トランジスタ２はＴＴＬ
回路出力部５に対して何等影響を及ぼさない。
は、エミッタ電位＞コレクタ電位となり、トランジスタ
２はオフする。この状態では、トランジスタ２はＴＴＬ
回路出力部５に対して何等影響を及ぼさない。
【００１２】尚、上記実施例では、回路電源として正の
Ｖccとグランド電位としているが、ＴＴＬ回路１の動作
電源電圧を用いれば良く、種々の変形が可能である。
Ｖccとグランド電位としているが、ＴＴＬ回路１の動作
電源電圧を用いれば良く、種々の変形が可能である。
【００１３】
【発明の効果】以上述べた如く、本発明によれば、トラ
ンジスタ素子を用いて負ノイズに対して飽和動作するよ
うに構成したので、この飽和動作トランジスタ素子によ
り全ての負ノイズが吸収されることになり、完全なノイ
ズ除去が可能となるという効果がある。
ンジスタ素子を用いて負ノイズに対して飽和動作するよ
うに構成したので、この飽和動作トランジスタ素子によ
り全ての負ノイズが吸収されることになり、完全なノイ
ズ除去が可能となるという効果がある。
【図１】本発明の実施例の回路図である。
【図２】従来のＴＴＬ回路の負ノイズ防止回路の例を示
す図である。
す図である。
１ ＴＴＬ回路 ２ トランジスタ素子 ３ 抵抗 ５ 出力部
Claims (1)
- 【請求項１】 回路出力端子と、 第１の電位に接続された第１の端子と、 この第１の電位よりも高い第２の電位に接続された第２
の端子と、 この第２の端子に接続された制御端子を有し、前記出力
端子の電位が前記第１の端子の電位よりも低くなったと
きに前記第１の端子と前記回路出力端子との間にオン電
流経路を形成するトランジスタ素子と、 を含むことを特徴とするノイズ防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234004A JP2927997B2 (ja) | 1991-08-21 | 1991-08-21 | Ｔｔｌ回路のノイズ防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234004A JP2927997B2 (ja) | 1991-08-21 | 1991-08-21 | Ｔｔｌ回路のノイズ防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555904A JPH0555904A (ja) | 1993-03-05 |
| JP2927997B2 true JP2927997B2 (ja) | 1999-07-28 |
Family
ID=16964051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234004A Expired - Fee Related JP2927997B2 (ja) | 1991-08-21 | 1991-08-21 | Ｔｔｌ回路のノイズ防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2927997B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183625A (ja) * | 1986-02-07 | 1987-08-12 | Fujitsu Ltd | Ｔｔｌ回路 |
-
1991
- 1991-08-21 JP JP3234004A patent/JP2927997B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555904A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06131068A (ja) | 定電圧回路 | |
| JP2927997B2 (ja) | Ｔｔｌ回路のノイズ防止回路 | |
| JP2685285B2 (ja) | トランジスタ回路 | |
| JP4221123B2 (ja) | レギュレータ回路 | |
| JP3250169B2 (ja) | バイポーラトランジスタとして構成される第１スイツチング素子を有するスイツチ | |
| JP2652910B2 (ja) | ファンモータドライバ回路およびモータ制御装置 | |
| JPS5926098B2 (ja) | 近接スイッチ | |
| JPS6310215A (ja) | 定電流回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS6349934Y2 (ja) | ||
| JPH0246112Y2 (ja) | ||
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JP2704035B2 (ja) | 電源回路 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JPS6240817A (ja) | 熱しや断回路 | |
| JPS5838987B2 (ja) | トランジスタカイロ | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPH0671176B2 (ja) | 出力回路 | |
| KR0116901Y1 (ko) | 카 로직 데크의 과전압 방지회로 | |
| JPS595747A (ja) | コイル駆動回路 | |
| JPH0611624Y2 (ja) | ミューティング回路 | |
| JPH0249563B2 (ja) | ||
| JPH0817293B2 (ja) | ドライバー回路 | |
| JPH025042B2 (ja) | ||
| JPH04289793A (ja) | モータドライバ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980825 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |