JPH0249563B2 - - Google Patents
Info
- Publication number
- JPH0249563B2 JPH0249563B2 JP58138519A JP13851983A JPH0249563B2 JP H0249563 B2 JPH0249563 B2 JP H0249563B2 JP 58138519 A JP58138519 A JP 58138519A JP 13851983 A JP13851983 A JP 13851983A JP H0249563 B2 JPH0249563 B2 JP H0249563B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015556 catabolic process Effects 0.000 claims description 10
- 230000002265 prevention Effects 0.000 claims description 5
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明はIC等の出力回路に関し、その出力
用トランジスタのブレークダウン防止を図つたも
のに関する。
用トランジスタのブレークダウン防止を図つたも
のに関する。
従来、この種の回路として第１図に示すものが
あつた。図において、Tr１，Tr３はエミツタが
共通接続され、出力回路を形成しているトランジ
スタで、そのコレクタは電源Vccに接続されてい
る。１はトランジスタTr３のベースに接続され
た入力端子、ReはトランジスタTr１，Tr３の共
通エミツタとアース間に接続された抵抗、Ｏはト
ランジスタTr１，Tr３の共通エミツタに接続さ
れた出力端子である。
あつた。図において、Tr１，Tr３はエミツタが
共通接続され、出力回路を形成しているトランジ
スタで、そのコレクタは電源Vccに接続されてい
る。１はトランジスタTr３のベースに接続され
た入力端子、ReはトランジスタTr１，Tr３の共
通エミツタとアース間に接続された抵抗、Ｏはト
ランジスタTr１，Tr３の共通エミツタに接続さ
れた出力端子である。
またIoはトランジスタTr１のベースとアース
間に設けられた電流源、Tr４はバイアス電源Vb
により駆動されるトランジスタで、そのコレクタ
は上記電源Vccに接続されている。またＲはトラ
ンジスタTr４のエミツタとトランジスタTr１の
ベース間に接続された抵抗である。
間に設けられた電流源、Tr４はバイアス電源Vb
により駆動されるトランジスタで、そのコレクタ
は上記電源Vccに接続されている。またＲはトラ
ンジスタTr４のエミツタとトランジスタTr１の
ベース間に接続された抵抗である。
次に動作について説明する。今トランジスタ
Tr３のベース電圧、即ち入力電圧がトランジス
タTr１のベース電圧より低い時、端子Ｏから取
り出される出力電圧はVb−Vbe4−RIo−Vbe1と
なる。但しVbe4，Vbe1はそれぞれトランジスタ
Tr４，Tr１のベース・エミツタ間電圧である。
Tr３のベース電圧、即ち入力電圧がトランジス
タTr１のベース電圧より低い時、端子Ｏから取
り出される出力電圧はVb−Vbe4−RIo−Vbe1と
なる。但しVbe4，Vbe1はそれぞれトランジスタ
Tr４，Tr１のベース・エミツタ間電圧である。
このようにトランジスタTr３のベース電圧が
トランジスタTr１のベース電圧より低い時には
トランジスタTr１のみが動作しトランジスタTr
３はカツトオフされているが、入力端子１に印加
されるトランジスタTr３のベース電圧がトラン
ジスタTr１のベース電圧より大きくなると、ト
ランジスタTr１はカツトオフ状態となり、トラ
ンジスタTr１のベース・エミツタ間は逆バイア
スされる。
トランジスタTr１のベース電圧より低い時には
トランジスタTr１のみが動作しトランジスタTr
３はカツトオフされているが、入力端子１に印加
されるトランジスタTr３のベース電圧がトラン
ジスタTr１のベース電圧より大きくなると、ト
ランジスタTr１はカツトオフ状態となり、トラ
ンジスタTr１のベース・エミツタ間は逆バイア
スされる。
従来の出力回路は以上のように構成されてお
り、トランジスタTr３に加わるベース電圧が非
常に大きくなるとトランジスタTr１のエミツ
タ・ベース間に加わる逆バイアス電圧も大きくな
つてゆき、これがブレークダウン電圧Veb以にな
るとトランジスタTr１はブレークダウンしてし
まい、該トランジスタTr１の劣化あるいはノイ
ズ等が発生するという欠点があつた。
り、トランジスタTr３に加わるベース電圧が非
常に大きくなるとトランジスタTr１のエミツ
タ・ベース間に加わる逆バイアス電圧も大きくな
つてゆき、これがブレークダウン電圧Veb以にな
るとトランジスタTr１はブレークダウンしてし
まい、該トランジスタTr１の劣化あるいはノイ
ズ等が発生するという欠点があつた。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、ベース、エミツタ
が出力用トランジスタのエミツタ・ベースにそれ
ぞれ接続されるブレークダウン防止用トランジス
タを設けることにより、出力用トランジスタのベ
ース・エミツタ間に加わる逆バイアス電圧が一定
以上に大きくなることを防ぎ、ブレークダウンの
発生を防止できる出力回路を提供することを目的
としている。
去するためになされたもので、ベース、エミツタ
が出力用トランジスタのエミツタ・ベースにそれ
ぞれ接続されるブレークダウン防止用トランジス
タを設けることにより、出力用トランジスタのベ
ース・エミツタ間に加わる逆バイアス電圧が一定
以上に大きくなることを防ぎ、ブレークダウンの
発生を防止できる出力回路を提供することを目的
としている。
以下、この発明の一実施例を図について説明す
る。
る。
第２図は本発明の一実施例による出力回路を示
し、図において、第１図と同一符号は同一のもの
を示す。Tr２はエミツタ、ベースがそれぞれ出
力用トランジスタTr１のベース、エミツタに接
続されたブレークダウン防止用トランジスタであ
る。
し、図において、第１図と同一符号は同一のもの
を示す。Tr２はエミツタ、ベースがそれぞれ出
力用トランジスタTr１のベース、エミツタに接
続されたブレークダウン防止用トランジスタであ
る。
次に動作について説明する。トランジスタTr
３のベース電圧が大きくなるとトランジスタTr
１はカツトオフされるが、このときトランジスタ
Tr２は導通しており、その結果、トランジスタ
Tr１のエミツタ・ベース間電圧はトランジスタ
Tr２のベース・エミツタ間順方向電圧Vbe2以上
大きくならなくなり、トランジスタTr１のブレ
ークダウンを防止できることになる。
３のベース電圧が大きくなるとトランジスタTr
１はカツトオフされるが、このときトランジスタ
Tr２は導通しており、その結果、トランジスタ
Tr１のエミツタ・ベース間電圧はトランジスタ
Tr２のベース・エミツタ間順方向電圧Vbe2以上
大きくならなくなり、トランジスタTr１のブレ
ークダウンを防止できることになる。
なお本発明は上記実施例のみに限定されるもの
ではなく、種々の出力回路に応用可能である。
ではなく、種々の出力回路に応用可能である。
以上のように、この発明によれば、ベース、エ
ミツタがそれぞれ出力用トランジスタのエミツ
タ、ベースに接続されるブレークダウン防止用ト
ランジスタを設け、出力用トランジスタのベー
ス・エミツタ間にかかる逆バイアス電圧が一定値
以上に大きくならないようにしたので、出力用ト
ランジスタのブレークダウンを防止でき、これに
伴うトランジスタの劣化あるいはノイズの発生等
を防止できる効果がある。
ミツタがそれぞれ出力用トランジスタのエミツ
タ、ベースに接続されるブレークダウン防止用ト
ランジスタを設け、出力用トランジスタのベー
ス・エミツタ間にかかる逆バイアス電圧が一定値
以上に大きくならないようにしたので、出力用ト
ランジスタのブレークダウンを防止でき、これに
伴うトランジスタの劣化あるいはノイズの発生等
を防止できる効果がある。
第１図は従来の出力回路を示す回路図、第２図
は本発明の一実施例による出力回路を示す回路図
である。 Tr１…出力用トランジスタ、Ｏ…出力端子、
Vcc…電源、Tr２…ブレークダウン防止用トラ
ンジスタ。なお図中、同一符号は同一又は相当部
分を示す。
は本発明の一実施例による出力回路を示す回路図
である。 Tr１…出力用トランジスタ、Ｏ…出力端子、
Vcc…電源、Tr２…ブレークダウン防止用トラ
ンジスタ。なお図中、同一符号は同一又は相当部
分を示す。
Claims (1)
- 【特許請求の範囲】 １ ベースに入力電圧が印加されコレクタが電源
に接続されエミツタから出力が取り出される入力
側の出力用トランジスタと、 この出力用トランジスタとエミツタ同士が共通
に接続されベースが電流源を介して接地されコレ
クタが上記電源に接続されたバイアス側の出力用
トランジスタと、 ベースにバイアス用電圧が印加されコレクタが
電源にエミツタが抵抗を介して上記バイアス側の
出力用トランジスタのベースに接続されたバイア
ス用トランジスタと、 コレクタが上記電源に接続されエミツタが上記
バイアス側の出力用トランジスタのベースに接続
されベースが上記共通エミツタに接続されたブレ
ークダウン防止用トランジスタとを備えたことを
特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138519A JPS6029007A (ja) | 1983-07-27 | 1983-07-27 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138519A JPS6029007A (ja) | 1983-07-27 | 1983-07-27 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6029007A JPS6029007A (ja) | 1985-02-14 |
| JPH0249563B2 true JPH0249563B2 (ja) | 1990-10-30 |
Family
ID=15224037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138519A Granted JPS6029007A (ja) | 1983-07-27 | 1983-07-27 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029007A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912626A (ja) * | 1982-07-13 | 1984-01-23 | Nec Corp | 電流切換回路 |
-
1983
- 1983-07-27 JP JP58138519A patent/JPS6029007A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912626A (ja) * | 1982-07-13 | 1984-01-23 | Nec Corp | 電流切換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6029007A (ja) | 1985-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4342926A (en) | Bias current reference circuit | |
| JPH06131068A (ja) | 定電圧回路 | |
| JPH0249563B2 (ja) | ||
| EP0379092B1 (en) | Voltage generating circuit | |
| US5132566A (en) | BiMOS semiconductor integrated circuit having short-circuit protection | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP2927997B2 (ja) | Ｔｔｌ回路のノイズ防止回路 | |
| JPS6042500Y2 (ja) | 出力トランジスタ保護回路 | |
| US4189738A (en) | Semiconductor integrated circuit device | |
| JP2723521B2 (ja) | ラッチ回路 | |
| JPS5827696B2 (ja) | デンシスイツチカイロ | |
| JPH0252883B2 (ja) | ||
| JPS5915331A (ja) | 論理ゲ−ト回路 | |
| US4472646A (en) | Semiconductor flip-flop consuming low power | |
| JP2908149B2 (ja) | 演算増幅器 | |
| JP3135363B2 (ja) | 半導体集積回路 | |
| JP2508535B2 (ja) | 電流源回路 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPH0261820B2 (ja) | ||
| JPH0611624Y2 (ja) | ミューティング回路 | |
| JPS6110333Y2 (ja) | ||
| JPH0441371B2 (ja) | ||
| JPS5896319A (ja) | 定電流回路 | |
| JPS6047747B2 (ja) | 誤動作防止回路 | |
| JPS595747A (ja) | コイル駆動回路 |