JPS6042500Y2 - 出力トランジスタ保護回路 - Google Patents
出力トランジスタ保護回路Info
- Publication number
- JPS6042500Y2 JPS6042500Y2 JP15106578U JP15106578U JPS6042500Y2 JP S6042500 Y2 JPS6042500 Y2 JP S6042500Y2 JP 15106578 U JP15106578 U JP 15106578U JP 15106578 U JP15106578 U JP 15106578U JP S6042500 Y2 JPS6042500 Y2 JP S6042500Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- terminal
- voltage
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は電力増幅器等の増幅器の出力トランジスタを保
護する回路に係り、特に増幅器の出力端子が誤って接地
された場合の出力トランジスタの保護回路に関する。
護する回路に係り、特に増幅器の出力端子が誤って接地
された場合の出力トランジスタの保護回路に関する。
増幅器の出力端子が低インピーダンスで接地された場合
、その増幅器の回路構成によっては出力トランジスタが
破壊される恐れがある。
、その増幅器の回路構成によっては出力トランジスタが
破壊される恐れがある。
例えば、第１図に示す如き構成の出力段を有する増幅器
において、出力トランジスタＴｒ□のベースに正の半波
の信号が印加されている場合に出力端子１０が接地され
ると、出力トランジスタＴｒ１のコレクタ・エミッタ間
にはコレクタ供給電圧Ｖｃｃがそのまま印加されてしま
う。
において、出力トランジスタＴｒ□のベースに正の半波
の信号が印加されている場合に出力端子１０が接地され
ると、出力トランジスタＴｒ１のコレクタ・エミッタ間
にはコレクタ供給電圧Ｖｃｃがそのまま印加されてしま
う。
この場合、トランジスタＴｒ１は飽和状態にあり、従っ
てコレクタには大電流が流れて破壊された際に、出力ト
ランジスタＴｒ１のバイアス電流１１をしゃ断腰このト
ランジスタのベースを開放状態にすれば、コレクタ・エ
ミッタ間の耐圧はＢＶｏｏ。
てコレクタには大電流が流れて破壊された際に、出力ト
ランジスタＴｒ１のバイアス電流１１をしゃ断腰このト
ランジスタのベースを開放状態にすれば、コレクタ・エ
ミッタ間の耐圧はＢＶｏｏ。
となり、ｖｏｏ＜ＢＶｏＥｏの範囲内で出力トランジス
タＴｒ１を保護することが可能となる。
タＴｒ１を保護することが可能となる。
なお、第１図において、１１は信号源、１２はバイアス
電流を供給する定電流源、１３は負荷をそれぞれ表わし
ている。
電流を供給する定電流源、１３は負荷をそれぞれ表わし
ている。
第２図には以上述べた如き、出力トランジスタの保護を
実際に行う従来の回路が示されている。
実際に行う従来の回路が示されている。
同図において、１４は出力端子１０の電圧レベルに応じ
て出力段のバイアス電流１１のしゃ断を制御する保護回
路、１５．１６は定電流源、１７は基準電圧ＶＲの入力
端子である。
て出力段のバイアス電流１１のしゃ断を制御する保護回
路、１５．１６は定電流源、１７は基準電圧ＶＲの入力
端子である。
保護回路１４内のＮＰＮ ）ランジスタＴｒ４．Ｔｒ５
．及びＴｒ６は互いに同一の特性となるように形成され
ており、定電流源１５．１６よりトランジスタＴｒ４．
Ｔｒ５のコレクタにそれぞれ印加される電流Ｉ２．Ｉ３
はＩ２ ＞Ｉ３の関係ヲ満足している。
．及びＴｒ６は互いに同一の特性となるように形成され
ており、定電流源１５．１６よりトランジスタＴｒ４．
Ｔｒ５のコレクタにそれぞれ印加される電流Ｉ２．Ｉ３
はＩ２ ＞Ｉ３の関係ヲ満足している。
トランジスタＴｒ、はコレクタ・ベース間が直結されて
おり、カソードが接地されたＰＮ接合ダイオードとして
用いられている。
おり、カソードが接地されたＰＮ接合ダイオードとして
用いられている。
トランジスタＴｒ５のエミッタは増幅器の出力端子１０
に接続されており、そのベースはトランジスタＴｒ４の
ベースに接続されている。
に接続されており、そのベースはトランジスタＴｒ４の
ベースに接続されている。
トランジスタＴｒ４及び定電流源１５はトランジスタＴ
ｒ、のベース（以下ａ点称する）に所定の規準電位を与
えるために用いられている。
ｒ、のベース（以下ａ点称する）に所定の規準電位を与
えるために用いられている。
増幅器が正常に作動せしめられている場合、出力端子１
０の電位Ｖ。
０の電位Ｖ。
はアース電位より高く従ってトランジスタＴｒ５はしゃ
断状態なっている。
断状態なっている。
従ってこの場合トランジスタＴｒ６は飽和して導通状態
となり、トランジスタＴｒ７のベース・エミッタ電圧を
ＶＢＥ７ ｔ トランジスタＴｒ６の飽和コレクタ電
圧をＶＣＥ（ｓａｔ）６ 、抵抗１８の値をＲとすると
、ｌ４＝ＶＲＶＢＥ７ ＶＣＥ ｓａ なる電流がトランジスタＴｒ７を流れ、トランジスタＴ
ｒ８及びＴｒ９により出力バイアス電流１１の供給が行
われる。
となり、トランジスタＴｒ７のベース・エミッタ電圧を
ＶＢＥ７ ｔ トランジスタＴｒ６の飽和コレクタ電
圧をＶＣＥ（ｓａｔ）６ 、抵抗１８の値をＲとすると
、ｌ４＝ＶＲＶＢＥ７ ＶＣＥ ｓａ なる電流がトランジスタＴｒ７を流れ、トランジスタＴ
ｒ８及びＴｒ９により出力バイアス電流１１の供給が行
われる。
増幅器の出力端子１０が接地せしめられると、トランジ
スタＴｒ５のエミッタ（以下す点と称する）はアース電
位となり、ａ点、ｂ点間の電圧Ｖ肋はトランジスタＴｒ
４のベース・エミッタ電圧ＶａＥ４に等しくなる。
スタＴｒ５のエミッタ（以下す点と称する）はアース電
位となり、ａ点、ｂ点間の電圧Ｖ肋はトランジスタＴｒ
４のベース・エミッタ電圧ＶａＥ４に等しくなる。
従ってトランジスタＴｒ、は導通状態となり、そのコレ
クタ（以下Ｃ点と称する）の電位がトランジスタＴｒ６
のエミッタ電位より低くなりこのトランジスタＴｒ６は
しゃ断状態となる。
クタ（以下Ｃ点と称する）の電位がトランジスタＴｒ６
のエミッタ電位より低くなりこのトランジスタＴｒ６は
しゃ断状態となる。
これは、電流１３が電流Ｉ２より小さいため、トランジ
スタＴｒ、のコレクタ電圧Ｖ。
スタＴｒ、のコレクタ電圧Ｖ。
ＥがＶＣＥ４（＝ＶＣ，５）より小さくなるためである
。
。
即ち、電流Ｉ３は、トランジスタＴｒ５が導通状態とな
ったときにトランジスタＴｒ５がしゃ断状態となるよう
に定められている。
ったときにトランジスタＴｒ５がしゃ断状態となるよう
に定められている。
トランジスタＴｒ６がしゃ断状態となると、トランジス
タＴｒ７．Ｔｒ８．Ｔｒ９が順次しゃ断状態となり、出
力バイアス電流Ｉ□がしゃ断され、出力トランジスタＴ
ｒ□はベースが開放状態となる。
タＴｒ７．Ｔｒ８．Ｔｒ９が順次しゃ断状態となり、出
力バイアス電流Ｉ□がしゃ断され、出力トランジスタＴ
ｒ□はベースが開放状態となる。
これにより前述の如く、出力トランジスタＴｒ、の保護
が計られるのである。
が計られるのである。
しかしながら、従来のこの種の保護回路によると、増幅
器の出力電圧をあまり大きくとれないという問題がある
。
器の出力電圧をあまり大きくとれないという問題がある
。
即ち、増幅器が正常動作している場合には、ｂ点、ａ点
間にＶ。
間にＶ。
−ＶＢＥ４の電圧が印加されるが、ｂ点、ａ点間の耐圧
はトランジスタＴｒ、のブレークダウン電圧ＢＶ０Ｂ。
はトランジスタＴｒ、のブレークダウン電圧ＢＶ０Ｂ。
で規定される。
従ってＶ。−ＶＢＥ４の値はＢＶや。。以下に制限され
、一般にこのブレークダウン電ＥＥＢＶＥＢＪは６〜７
Ｖであることから増幅器の出力電圧を大きくとることが
できないことになる。
、一般にこのブレークダウン電ＥＥＢＶＥＢＪは６〜７
Ｖであることから増幅器の出力電圧を大きくとることが
できないことになる。
本考案は従来技術の上述の問題点を解決するものであり
、本考案の目的は、出力端子が接地した時の出力トラン
ジスタの保護機能を有すると共に出力電圧が高い場合に
も充分耐えられる出力トランジスタ保護回路を提供する
ことにある。
、本考案の目的は、出力端子が接地した時の出力トラン
ジスタの保護機能を有すると共に出力電圧が高い場合に
も充分耐えられる出力トランジスタ保護回路を提供する
ことにある。
上述の目的を遠戚する本考案の特徴は、出力トランジス
タの非電源側の出力端子と定電流源との間にコレクタ端
子及びエミッタ端子を挿入接続した制御トランジスタと
、該制御トランジスタのベース端子に所定の規準電圧を
印加せしめる回路と、該制御トランジスタの前記定電流
源側端子の電圧レベルに応じて前記出力トランジスタの
ベースバイアス電流を制御する回路とを備えた出力トラ
ンジスタ保護回路において、前記制御トランジスタのコ
レクタ端子が前記出力トランジスタの前記非電源側出力
端子に接続される端子であり、該制御トランジスタのエ
ミッタ端子が前記定電流源に接続される端子であること
にある。
タの非電源側の出力端子と定電流源との間にコレクタ端
子及びエミッタ端子を挿入接続した制御トランジスタと
、該制御トランジスタのベース端子に所定の規準電圧を
印加せしめる回路と、該制御トランジスタの前記定電流
源側端子の電圧レベルに応じて前記出力トランジスタの
ベースバイアス電流を制御する回路とを備えた出力トラ
ンジスタ保護回路において、前記制御トランジスタのコ
レクタ端子が前記出力トランジスタの前記非電源側出力
端子に接続される端子であり、該制御トランジスタのエ
ミッタ端子が前記定電流源に接続される端子であること
にある。
第３図は本考案の保護回路の一例を示す図であり、この
保護回路２０は第２図の保護回路１４と置換して増幅器
及び定電流源等と全く同様に接続される。
保護回路２０は第２図の保護回路１４と置換して増幅器
及び定電流源等と全く同様に接続される。
本保護回路２０と第２図の従来の保護回路１４との相違
点はトランジスタＴｒ′５のエミッタ及びコレクタがト
ランジスタＴｒ、のそれと全く逆に接続されていること
にある。
点はトランジスタＴｒ′５のエミッタ及びコレクタがト
ランジスタＴｒ、のそれと全く逆に接続されていること
にある。
即ち、本回路２０においてトランジスタＴｒ’５のエミ
ッタは定電流源１６に接続され、コレクタが出力端子１
０に接続される。
ッタは定電流源１６に接続され、コレクタが出力端子１
０に接続される。
増幅器が正常動作状態にある場合、その出力端子１０が
接地された場合の本保護回路２０の作動は第２図の回路
と全く同様である。
接地された場合の本保護回路２０の作動は第２図の回路
と全く同様である。
以下、上記保護回路２０の動作を説明するが、該回路２
０は、従来回路１４の代りに設けたものであり、回路２
０以外の定電流源１５．１６等は上述したとおり全く第
２図と同様に接続されかつ各参照符号も同じものを使用
する。
０は、従来回路１４の代りに設けたものであり、回路２
０以外の定電流源１５．１６等は上述したとおり全く第
２図と同様に接続されかつ各参照符号も同じものを使用
する。
即ち、増幅器が正常に作動せしめられている場合、出力
端子１０の電圧Ｖ。
端子１０の電圧Ｖ。
はアース電位より高く従ってトランジスタＴｒ５′はし
ゃ断状態となっている。
ゃ断状態となっている。
従ってこの場合トランジスタＴｒ６は飽和して導通状態
となり、トランジスタＴｒ７のベース・エミッタ電圧を
■ＢＥ７、トランジスタＴｒ６の飽和コレクタ電圧を■
。
となり、トランジスタＴｒ７のベース・エミッタ電圧を
■ＢＥ７、トランジスタＴｒ６の飽和コレクタ電圧を■
。
Ｅ（ｓａｔ）６ 、抵抗１８の値をＲとすると、
Ｉ４：ＶＲ−■ＢＥ−■ＣＥＳａ
Ｒ
なる電流がトランジスタＴｒ７を流れ、トランジスタＴ
ｒ８及びＴｒ９により出力バイアス電流１１の供給が行
われる。
ｒ８及びＴｒ９により出力バイアス電流１１の供給が行
われる。
増幅器の出力端子１０が接地せしめられると、トランジ
スタＴｒ、′のコレクタ（以下ｂ′点と称する）はアー
ス電位となり、ａ′点、ｂ′点間の電圧■３′、′はト
ランジスタＴｒ４のベース・エミッタ電圧■肛４に等し
くなる。
スタＴｒ、′のコレクタ（以下ｂ′点と称する）はアー
ス電位となり、ａ′点、ｂ′点間の電圧■３′、′はト
ランジスタＴｒ４のベース・エミッタ電圧■肛４に等し
くなる。
従ってトランジスタＴｒ５′は導通状態となり、そのエ
ミッタの電位がトランジスタＴｒ６のエミッタ電位とほ
ぼ等しくなりこのトランジスタＴｒ６はしゃ断状態とな
る。
ミッタの電位がトランジスタＴｒ６のエミッタ電位とほ
ぼ等しくなりこのトランジスタＴｒ６はしゃ断状態とな
る。
このように、回路２０の動作は、第２図の回路１４の動
作と同じである。
作と同じである。
しかしながら、この保護回路２０におけるａ′点即ちト
ランジスタＴｒ５′のベースとｂ′点即ちトランジスタ
Ｔｒ５′のコレクタとの間の耐圧はブレークダウン電圧
ＢＶｏＢｏによて規定される。
ランジスタＴｒ５′のベースとｂ′点即ちトランジスタ
Ｔｒ５′のコレクタとの間の耐圧はブレークダウン電圧
ＢＶｏＢｏによて規定される。
このＢＶｏＢｏはＢＶＥＢＯに比してはるかに大きく、
通常のトランジスタ製造方法によっても４０Ｖ以上は容
易に得ることができる。
通常のトランジスタ製造方法によっても４０Ｖ以上は容
易に得ることができる。
従って本考案の如く構成にすれば保護回路の耐圧を十分
大きくとることができ、従って増幅器の出力電圧を大き
くとることができる。
大きくとることができ、従って増幅器の出力電圧を大き
くとることができる。
第４図は本考案のさらに他の実施例を示している。
本考案の保護回路は、本実施例の如くトランジスタＴｒ
１．Ｔｒ５′のエミッタ、コレクタに抵抗が挿入された
場合にも出力端子１０が接地された際にトランジスタＴ
ｒ６をしゃ断状態にすることができる範囲であれば全く
支障なくその効果を発揮することができる。
１．Ｔｒ５′のエミッタ、コレクタに抵抗が挿入された
場合にも出力端子１０が接地された際にトランジスタＴ
ｒ６をしゃ断状態にすることができる範囲であれば全く
支障なくその効果を発揮することができる。
以上説明したように本考案の出力トランジスタ保護回路
は、制御トランジスタのエミッタが定電流源側に、コレ
クタが増幅器の出力端子側に接続されているので、出力
端子に対する耐圧を大きくとることができ、従って増幅
器の出力電圧が高い場合にも充分耐えて出力トランジス
タの保護を行うことができる利点を有している。
は、制御トランジスタのエミッタが定電流源側に、コレ
クタが増幅器の出力端子側に接続されているので、出力
端子に対する耐圧を大きくとることができ、従って増幅
器の出力電圧が高い場合にも充分耐えて出力トランジス
タの保護を行うことができる利点を有している。
第１図は出力トランジスタの破壊及び保護を説明するた
めの回路図、第２図は従来の保護回路及び増幅器の出力
段の回路図、第３図、第４図はそれぞれ本考案の一実施
例の一部回路図である。 １０・・・・・・出力端子、１１・・・・・・信号源、
１２，１５．１６・・・・・・定電流源、１３・・・・
・・負荷、１４，２０・・・・・・保護回路、Ｔｒ５．
Ｔｒ２．Ｔｒ３．Ｔｒ４．Ｔｒ５゜Ｔｒ５′、Ｔｒ６．
Ｔｒ７．Ｔｒ８．Ｔｒ９・・・・・・トランジスタ。
めの回路図、第２図は従来の保護回路及び増幅器の出力
段の回路図、第３図、第４図はそれぞれ本考案の一実施
例の一部回路図である。 １０・・・・・・出力端子、１１・・・・・・信号源、
１２，１５．１６・・・・・・定電流源、１３・・・・
・・負荷、１４，２０・・・・・・保護回路、Ｔｒ５．
Ｔｒ２．Ｔｒ３．Ｔｒ４．Ｔｒ５゜Ｔｒ５′、Ｔｒ６．
Ｔｒ７．Ｔｒ８．Ｔｒ９・・・・・・トランジスタ。
Claims (1)
- 出力トランジスタの非電源側の出力端子と定電流源との
間にコレクタ端子及びエミッタ端子を挿入接続した制御
トランジスタと、該制御トランジスタのベース端子に所
定の規準電圧を印加せしめる回路と、該制御トランジス
タの前記定電流源側端子の電圧レベルに応じて前記出力
トランジスタのベースバイアス電流を制御する回路とを
備えた出力トランジスタ保護回路において、前記制御ト
ランジスタのコレクタ端子が前記出力トランジスタの前
記非電源側出力端子に接続される端子であり、該制御ト
ランジスタのエミッタ端子が前記定電流源に接続される
端子であることを特徴とする出力トランジスタ保護回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15106578U JPS6042500Y2 (ja) | 1978-11-04 | 1978-11-04 | 出力トランジスタ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15106578U JPS6042500Y2 (ja) | 1978-11-04 | 1978-11-04 | 出力トランジスタ保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5568814U JPS5568814U (ja) | 1980-05-12 |
| JPS6042500Y2 true JPS6042500Y2 (ja) | 1985-12-27 |
Family
ID=29135952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15106578U Expired JPS6042500Y2 (ja) | 1978-11-04 | 1978-11-04 | 出力トランジスタ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042500Y2 (ja) |
-
1978
- 1978-11-04 JP JP15106578U patent/JPS6042500Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5568814U (ja) | 1980-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6059807A (ja) | トランジスタ保護回路 | |
| JPH0546571B2 (ja) | ||
| JPS6042500Y2 (ja) | 出力トランジスタ保護回路 | |
| US4709171A (en) | Current limiter and method for limiting current | |
| JPH0480406B2 (ja) | ||
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPS6352482B2 (ja) | ||
| JPS6324652Y2 (ja) | ||
| JP2799529B2 (ja) | 安定化電源回路 | |
| JPS6119536Y2 (ja) | ||
| JPH027532B2 (ja) | ||
| JP2901284B2 (ja) | 過電流保護回路 | |
| JPS6046572B2 (ja) | 電源投入時誤動作防止回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPH0128464Y2 (ja) | ||
| JPS6119537Y2 (ja) | ||
| JPH0326679Y2 (ja) | ||
| US4189738A (en) | Semiconductor integrated circuit device | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP2538367Y2 (ja) | 保持回路 | |
| JPS6052608B2 (ja) | トランジスタ回路 | |
| JPH0249563B2 (ja) | ||
| JPH0342522B2 (ja) | ||
| JPH057887B2 (ja) | ||
| JPS6150403B2 (ja) |