JPS6052608B2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS6052608B2 JPS6052608B2 JP54007784A JP778479A JPS6052608B2 JP S6052608 B2 JPS6052608 B2 JP S6052608B2 JP 54007784 A JP54007784 A JP 54007784A JP 778479 A JP778479 A JP 778479A JP S6052608 B2 JPS6052608 B2 JP S6052608B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- value
- base
- supplied
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は直流電流増幅率を自由に制御することがで
きるトランジスタ回路に関する。
きるトランジスタ回路に関する。
トランジスタ個々はある固有の値の直流電流増幅率ｈ
ｐＥを持つているが、従来ではこのｈＦＥの値を自由に
制御することができなかつた。
ｐＥを持つているが、従来ではこのｈＦＥの値を自由に
制御することができなかつた。
この発明は上記のような事情を考慮してなされたもの
であり、その目的とするところは、直流電流増幅率を自
由に制御することができるトランジスタ回路を提供する
ことにある。
であり、その目的とするところは、直流電流増幅率を自
由に制御することができるトランジスタ回路を提供する
ことにある。
以下図面を参照してこの発明の一実施例を説明する。
第１図はこの発明に係るトランジスタ回路の一実施例を
示す構成図である。ＮＰＮ型のトランジスタ１のベース
には入力信号ＩＮが供給されるようになつていて、この
トランジスタ１のエミッタにはＮＰＮ型のトランジスタ
２のエミッタが共通接続される。また上記トランジスタ
２のベー スにはバイアス電流■が供給されるようにな
つている。
示す構成図である。ＮＰＮ型のトランジスタ１のベース
には入力信号ＩＮが供給されるようになつていて、この
トランジスタ１のエミッタにはＮＰＮ型のトランジスタ
２のエミッタが共通接続される。また上記トランジスタ
２のベー スにはバイアス電流■が供給されるようにな
つている。
さらに上記トランジスタ２のコレクタにはＮＰＮ型のト
ランジスタ３のエミッタが接続され、このトランジスタ
３のコレクタおよびベースは上記トランジスタ１のベー
スに並列接続される。すなわち、上記トランジスタ３は
ダイオード接続され、そのアノードはトランジスタ１の
ベース側に、そのカソードはトランジスタ２のコレクタ
側にそれぞれ位置することになる。そして上記トランジ
スタ１のコレクタ、エミッタ、ベースにはコレクタ端子
Ｃ）エミッタ端子Ｅ）ベース端子Ｂそれぞれが設けられ
ると共に、上記トランジスタ２のベースには制御端子Ｃ
ｏが設けられる。 次に上記のように構成された回路の
動作を説明する。先ず第１図に示す回路においてコレク
タ端子Ｃの電位がエミッタ端子Ｅの電位よりも十分に高
電位となるように電圧を供給すると共に、ベース端子Ｂ
に正の入力信号ＩＮを供給する。そしてこのとき制御端
子Ｃｏに供給するバイアス電流ＢＩ・の値を零とすると
トランジスタ２はカットオフ状態となる。このときトラ
ンジスタ２のコレクタ・エミッタ間の抵抗値が極めて高
いものとなるのでこのトランジスタ２にはエミッタ電流
が流れない。したがつてこの場合、２つのトランジスタ
・ ２、３はトラツジスタ１の動作とは全く無関係とな
るので、このときの等価回路は第２図に示すようにトラ
ンジスタ１そのものとなり、このときの直流電流増幅率
ＨＦＥはトランジスタ１の固有の直流電流増幅率ｈ邦，
になる。この結果ベース端子Ｂに供給された入力信号１
ＮはＨＦＯｌ倍されることになる。一方制御端子ＣＯに
供給するバイアス電流ＢＩの値を十分に大きくすると、
このときにはトランジスタ２は充分にオン状態となつて
、トランジスタ２のコレクタ・エミッタ間の抵抗値は低
くなる。
ランジスタ３のエミッタが接続され、このトランジスタ
３のコレクタおよびベースは上記トランジスタ１のベー
スに並列接続される。すなわち、上記トランジスタ３は
ダイオード接続され、そのアノードはトランジスタ１の
ベース側に、そのカソードはトランジスタ２のコレクタ
側にそれぞれ位置することになる。そして上記トランジ
スタ１のコレクタ、エミッタ、ベースにはコレクタ端子
Ｃ）エミッタ端子Ｅ）ベース端子Ｂそれぞれが設けられ
ると共に、上記トランジスタ２のベースには制御端子Ｃ
ｏが設けられる。 次に上記のように構成された回路の
動作を説明する。先ず第１図に示す回路においてコレク
タ端子Ｃの電位がエミッタ端子Ｅの電位よりも十分に高
電位となるように電圧を供給すると共に、ベース端子Ｂ
に正の入力信号ＩＮを供給する。そしてこのとき制御端
子Ｃｏに供給するバイアス電流ＢＩ・の値を零とすると
トランジスタ２はカットオフ状態となる。このときトラ
ンジスタ２のコレクタ・エミッタ間の抵抗値が極めて高
いものとなるのでこのトランジスタ２にはエミッタ電流
が流れない。したがつてこの場合、２つのトランジスタ
・ ２、３はトラツジスタ１の動作とは全く無関係とな
るので、このときの等価回路は第２図に示すようにトラ
ンジスタ１そのものとなり、このときの直流電流増幅率
ＨＦＥはトランジスタ１の固有の直流電流増幅率ｈ邦，
になる。この結果ベース端子Ｂに供給された入力信号１
ＮはＨＦＯｌ倍されることになる。一方制御端子ＣＯに
供給するバイアス電流ＢＩの値を十分に大きくすると、
このときにはトランジスタ２は充分にオン状態となつて
、トランジスタ２のコレクタ・エミッタ間の抵抗値は低
くなる。
したがつてこの場合の等価回路は第３図に示すようにト
ランジスタ１と、このトランジスタ１のベース●エミッ
タ間にダイオード接続されたトランジスタ３とで表わさ
れる。ここでいまトランジスタ１，３が同形状てあれば
、このときの直流電流増幅率ＨＦＥはほぼ１となる。ま
た制御端子ＣＯに供給するバイアス電流ＢＩの値が零と
トランジスタ２が充分にオン状態になるときの値の間の
値をとるときには、トランジスタ２はそのときのバイア
ス電流ＢＩの値に応じてオン状態となるので、このとき
の等価回路は第４図のように表わせる。
ランジスタ１と、このトランジスタ１のベース●エミッ
タ間にダイオード接続されたトランジスタ３とで表わさ
れる。ここでいまトランジスタ１，３が同形状てあれば
、このときの直流電流増幅率ＨＦＥはほぼ１となる。ま
た制御端子ＣＯに供給するバイアス電流ＢＩの値が零と
トランジスタ２が充分にオン状態になるときの値の間の
値をとるときには、トランジスタ２はそのときのバイア
ス電流ＢＩの値に応じてオン状態となるので、このとき
の等価回路は第４図のように表わせる。
すなわち、トランジスタ２はそのオン状態に応じて抵抗
値がそれぞれ異なる抵抗Ｒとして置き換えることができ
、そのときの抵抗値はトランジスタ２のコレクタ●コミ
ツタ間の微少電圧変化分をΔＶＣＥ、これに対するエミ
ッタ電流の微少変化分をΔＩＥとするとほぼΔＶｃＥ／
ΔＩＥで表わすことができる。したがつてこの場合の直
流電流増幅率ＨＦ［Ｅｌは１とＨＦＥｌの間の値となる
。そしてこの状態でバイアス電流ＢＩの値を順次高くし
ていけば、上記抵抗Ｒの抵抗値は減少してこの結果ＨＦ
Ｅの値は１に近ずき、逆にバイア．ス電流ＢＩの値を順
次低くしていけば、上記抵抗Ｒの抵抗値は増加してこの
結果ＨＦＥの値はＨＦＯｌに近ずく。また第５図は上記
バイアス電流ＢＩの変化に対する直流電流増幅率ＨＦＥ
の変化を表わしたものである。このように上記実施例で
は制御端子ＣＯに供給するバイアス電流ＢＩの値を変化
することによつて、回路全体の直流電流増幅率ＨＦＥを
トランジスタ１の固有の値ｈ［，０１から１の範囲で自
由に制御することができる。
値がそれぞれ異なる抵抗Ｒとして置き換えることができ
、そのときの抵抗値はトランジスタ２のコレクタ●コミ
ツタ間の微少電圧変化分をΔＶＣＥ、これに対するエミ
ッタ電流の微少変化分をΔＩＥとするとほぼΔＶｃＥ／
ΔＩＥで表わすことができる。したがつてこの場合の直
流電流増幅率ＨＦ［Ｅｌは１とＨＦＥｌの間の値となる
。そしてこの状態でバイアス電流ＢＩの値を順次高くし
ていけば、上記抵抗Ｒの抵抗値は減少してこの結果ＨＦ
Ｅの値は１に近ずき、逆にバイア．ス電流ＢＩの値を順
次低くしていけば、上記抵抗Ｒの抵抗値は増加してこの
結果ＨＦＥの値はＨＦＯｌに近ずく。また第５図は上記
バイアス電流ＢＩの変化に対する直流電流増幅率ＨＦＥ
の変化を表わしたものである。このように上記実施例で
は制御端子ＣＯに供給するバイアス電流ＢＩの値を変化
することによつて、回路全体の直流電流増幅率ＨＦＥを
トランジスタ１の固有の値ｈ［，０１から１の範囲で自
由に制御することができる。
なおこの発明は上記の一実施例に限定されるものではな
く、例えば上記実施例ではＮＰＮ型の卜ｊランジスタを
用いて回路を構成した場合について説明したが、これは
ＰＮＰ型のトランジスタを用いた場合にも適用すること
はもちろんである。
く、例えば上記実施例ではＮＰＮ型の卜ｊランジスタを
用いて回路を構成した場合について説明したが、これは
ＰＮＰ型のトランジスタを用いた場合にも適用すること
はもちろんである。
さらにダイオード接続されたトランジスタ３の代わりに
ダイオードを用いても良いことはもちろんである。以上
説明したようにこの発明によれば、ベースに入力信号が
供給される第１のトランジスタと、上記第１のトランジ
スタとエミッタが共通接続されると共にそのベースにバ
イアス電流が供給される第２のトランジスタと、上記第
１のトランジスタのベースと上記第２のトランジスタの
コレクタとの間に電流が流れる向きに挿入されるＰＮ接
合素子とを具備し、上記バイアス電流の値を変化して第
２のトランジスタのコレクタ●エミッタ間の抵抗値を変
えるようにしたことにより、直流電流増幅率を自由に制
御することができるトランジスタ回路を提供することが
できる。
ダイオードを用いても良いことはもちろんである。以上
説明したようにこの発明によれば、ベースに入力信号が
供給される第１のトランジスタと、上記第１のトランジ
スタとエミッタが共通接続されると共にそのベースにバ
イアス電流が供給される第２のトランジスタと、上記第
１のトランジスタのベースと上記第２のトランジスタの
コレクタとの間に電流が流れる向きに挿入されるＰＮ接
合素子とを具備し、上記バイアス電流の値を変化して第
２のトランジスタのコレクタ●エミッタ間の抵抗値を変
えるようにしたことにより、直流電流増幅率を自由に制
御することができるトランジスタ回路を提供することが
できる。
第１図はこの発明に係るトランジスタ回路の一実施例を
示す構成図、第２図ないし第４図はそれぞれ上記実施例
を説明するための等価回路図、第５図は上記実施例を説
明するための特性図である。 １，２，３・・・トランジスタ。
示す構成図、第２図ないし第４図はそれぞれ上記実施例
を説明するための等価回路図、第５図は上記実施例を説
明するための特性図である。 １，２，３・・・トランジスタ。
Claims (1)
- １ ベースに入力信号が供給される第１のトランジスタ
と、上記第１のトランジスタとエミッタが共通に接続さ
れるとともにベースに所望する直流電流増幅率に応じた
値のバイアス電流が供給される第２のトランジスタと、
上記第１のトランジスタのベースと上記第２のトランジ
スタのコレクタとの間に電流が流れる向きに挿入される
ＰＮ接合素子とを具備したことを特徴とするトランジス
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54007784A JPS6052608B2 (ja) | 1979-01-26 | 1979-01-26 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54007784A JPS6052608B2 (ja) | 1979-01-26 | 1979-01-26 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55100714A JPS55100714A (en) | 1980-07-31 |
| JPS6052608B2 true JPS6052608B2 (ja) | 1985-11-20 |
Family
ID=11675291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54007784A Expired JPS6052608B2 (ja) | 1979-01-26 | 1979-01-26 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052608B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258017U (ja) * | 1985-09-30 | 1987-04-10 |
-
1979
- 1979-01-26 JP JP54007784A patent/JPS6052608B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258017U (ja) * | 1985-09-30 | 1987-04-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55100714A (en) | 1980-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4406955A (en) | Comparator circuit having hysteresis | |
| JPH0322723B2 (ja) | ||
| JPH0473806B2 (ja) | ||
| GB1297867A (ja) | ||
| JPH01277019A (ja) | シュミット―トリガ回路 | |
| JPS6052608B2 (ja) | トランジスタ回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| US3624426A (en) | Current source for semiconductor circuits | |
| JPH0321927B2 (ja) | ||
| JPH0480406B2 (ja) | ||
| JPH06177731A (ja) | 電流切換回路 | |
| JPH0535613Y2 (ja) | ||
| JPH057887B2 (ja) | ||
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS645369Y2 (ja) | ||
| JPH0377687B2 (ja) | ||
| JPH0519844B2 (ja) | ||
| JPS6393207A (ja) | プツシユプル出力段回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH0472410B2 (ja) | ||
| JPS58198907A (ja) | ミユ−テイング増幅器の誤動作防止回路 |