JPH0377687B2 - - Google Patents
Info
- Publication number
- JPH0377687B2 JPH0377687B2 JP60249186A JP24918685A JPH0377687B2 JP H0377687 B2 JPH0377687 B2 JP H0377687B2 JP 60249186 A JP60249186 A JP 60249186A JP 24918685 A JP24918685 A JP 24918685A JP H0377687 B2 JPH0377687 B2 JP H0377687B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- circuit
- diode
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入力回路に係り、特にスイツチ電流容
量およびスイツチオン時の残り電圧が規定され、
開放（スイツチオフ）時における電圧にも規定が
ある入力回路に関するものである。
量およびスイツチオン時の残り電圧が規定され、
開放（スイツチオフ）時における電圧にも規定が
ある入力回路に関するものである。
従来の入力回路の一例を第２図に示し説明する
と、図において、１は入力信号が印加される入力
端子、２は出力信号が得られる出力端子、３ａ，
３ｂは電源供給端子である。
と、図において、１は入力信号が印加される入力
端子、２は出力信号が得られる出力端子、３ａ，
３ｂは電源供給端子である。
４は入力反転用トランジスタで、そのコレクタ
は定電流源８を介して電源供給端子３ｂに接続さ
れ、エミツタは接地され、ベースは抵抗６を介し
て入力端子１に接続されている。５はこの入力反
転用トランジスタ４のコレクタにベースを接続し
たスイツチ用トランジスタで、このトランジスタ
５のコレクタは出力端子２に接続され、エミツタ
は接地されている。７は入力端子１と抵抗６の接
続点と、電源供給端子３ａとの間に接続された定
電流源である。
は定電流源８を介して電源供給端子３ｂに接続さ
れ、エミツタは接地され、ベースは抵抗６を介し
て入力端子１に接続されている。５はこの入力反
転用トランジスタ４のコレクタにベースを接続し
たスイツチ用トランジスタで、このトランジスタ
５のコレクタは出力端子２に接続され、エミツタ
は接地されている。７は入力端子１と抵抗６の接
続点と、電源供給端子３ａとの間に接続された定
電流源である。
そして、入力反転用トランジスタ４、スイツチ
用トランジスタ５のエミツタを最低電位とし、こ
の入力反転用トランジスタ４のコレクタにベース
を接続したスイツチ用トランジスタ５のコレクタ
を出力とし、抵抗６と定電流源７の接続点を入力
端子１とするように構成されている。
用トランジスタ５のエミツタを最低電位とし、こ
の入力反転用トランジスタ４のコレクタにベース
を接続したスイツチ用トランジスタ５のコレクタ
を出力とし、抵抗６と定電流源７の接続点を入力
端子１とするように構成されている。
従来の入力回路は上記のように構成され、入力
端子１が最低電位と導通されることにより、定電
流源７の電流I1が入力端子１側へ流れ、入力反転
用トランジスタ４のベース電流は流れなくなる。
これにより、入力反転用トランジスタ４はオフ
（OFF）状態となり、スイツチ用トランジスタ５
が反転してオン（ON）状態になり、入力端子１
の導通・非導通を判断するようになつている。
端子１が最低電位と導通されることにより、定電
流源７の電流I1が入力端子１側へ流れ、入力反転
用トランジスタ４のベース電流は流れなくなる。
これにより、入力反転用トランジスタ４はオフ
（OFF）状態となり、スイツチ用トランジスタ５
が反転してオン（ON）状態になり、入力端子１
の導通・非導通を判断するようになつている。
なお、この第２図において、I2は定電流源８の
電流である。
電流である。
上記のような従来の入力回路では、入力部がト
ランジスタ構成となつているため、入力端子１の
残り電圧値によつては、入力反転用トランジスタ
４がON状態のままとなることがある。また、こ
の入力反転用トランジスタ４の電流増幅率、ベー
ス・エミツタ間電圧の“バラツキ”影響を受ける
ために、残り電圧を低くしなければならないとい
う問題点があつた。
ランジスタ構成となつているため、入力端子１の
残り電圧値によつては、入力反転用トランジスタ
４がON状態のままとなることがある。また、こ
の入力反転用トランジスタ４の電流増幅率、ベー
ス・エミツタ間電圧の“バラツキ”影響を受ける
ために、残り電圧を低くしなければならないとい
う問題点があつた。
本発明は以上の点に鑑み、このような問題点を
解決すると共にかかる欠点を除去すべくなされた
もので、前記のような入力端子の導通状態におけ
る残り電圧が比較的高くてもトランジスタの電流
増幅率、ベース・エミツタ間電圧の影響を受けに
くくする入力回路を得ることを目的とする。
解決すると共にかかる欠点を除去すべくなされた
もので、前記のような入力端子の導通状態におけ
る残り電圧が比較的高くてもトランジスタの電流
増幅率、ベース・エミツタ間電圧の影響を受けに
くくする入力回路を得ることを目的とする。
本発明による入力回路は、従来のトランジスタ
入力構成を抵抗およびダイオード２段とそのダイ
オードの下段とミラー回路を構成するトランジス
タにより構成したものである。
入力構成を抵抗およびダイオード２段とそのダイ
オードの下段とミラー回路を構成するトランジス
タにより構成したものである。
本発明においては、ダイオード接続のトランジ
スタ（ミラー接続回路でのダイオード）を流れる
電流がミラー接続のトランジスタの負荷電流より
も少なくならない限りスイツチ用トランジスタは
反転せず、また、反面、上記ダイオード接続のト
ランジスタに電流が流れていても、上記ミラー接
続のトランジスタの負荷電流より少なくなると上
記スイツチ用トランジスタは反転する。
スタ（ミラー接続回路でのダイオード）を流れる
電流がミラー接続のトランジスタの負荷電流より
も少なくならない限りスイツチ用トランジスタは
反転せず、また、反面、上記ダイオード接続のト
ランジスタに電流が流れていても、上記ミラー接
続のトランジスタの負荷電流より少なくなると上
記スイツチ用トランジスタは反転する。
第１図は本発明による入力回路の一実施例を示
す回路図である。
す回路図である。
この第１図において第２図と同一符号のものは
相当部分を示し、９は抵抗６の一端に接続された
ダイオード接続の入力用トランジスタ、１０はこ
の入力用トランジスタ９と直列に接続され、入力
反転用トランジスタ４と共にミラー回路を構成す
るダイオード接続の入力用トランジスタで、この
入力用トランジスタ１０はミラー接続回路でのダ
イオードを構成している。
相当部分を示し、９は抵抗６の一端に接続された
ダイオード接続の入力用トランジスタ、１０はこ
の入力用トランジスタ９と直列に接続され、入力
反転用トランジスタ４と共にミラー回路を構成す
るダイオード接続の入力用トランジスタで、この
入力用トランジスタ１０はミラー接続回路でのダ
イオードを構成している。
そして、このミラー接続回路でのダイオードの
アノード側へ直列にダイオード接続の入力用トラ
ンジスタ９と抵抗６を接続し、この入力用トラン
ジスタ９と抵抗６の直列回路と直列に定電流源７
を接続し、かつ上記ダイオード（ダイオード接続
の入力用トランジスタ１０）とミラー接続の入力
反転用トランジスタ４のコレクタに定電流源８を
接続すると共にスイツチ用トランジスタ５のベー
スを接続し、上記定電流源７と上記直列回路の接
続点を入力端子１とし、上記ダイオード１０のカ
ソードと、上記ミラー接続の入力反転用トランジ
スタ４およびスイツチ用トランジスタ５の各エミ
ツタを同電位とするように構成されている。
アノード側へ直列にダイオード接続の入力用トラ
ンジスタ９と抵抗６を接続し、この入力用トラン
ジスタ９と抵抗６の直列回路と直列に定電流源７
を接続し、かつ上記ダイオード（ダイオード接続
の入力用トランジスタ１０）とミラー接続の入力
反転用トランジスタ４のコレクタに定電流源８を
接続すると共にスイツチ用トランジスタ５のベー
スを接続し、上記定電流源７と上記直列回路の接
続点を入力端子１とし、上記ダイオード１０のカ
ソードと、上記ミラー接続の入力反転用トランジ
スタ４およびスイツチ用トランジスタ５の各エミ
ツタを同電位とするように構成されている。
また、電源供給端子３ａと、抵抗６と入力端子
１の接続点との間に接続された定電流源７は入力
反転用トランジスタ４，９，１０に電流を供給す
るように構成され、電源供給端子３ｂと入力反転
用トランジスタ４のコレクタとの間に接続された
定電流源８は入力反転用トランジスタ４とスイツ
チ用トランジスタ５に電流を供給するように構成
され、これらの各定電流源７，８の電流I1，I2の
値はI1＞I2になるように設定されている。
１の接続点との間に接続された定電流源７は入力
反転用トランジスタ４，９，１０に電流を供給す
るように構成され、電源供給端子３ｂと入力反転
用トランジスタ４のコレクタとの間に接続された
定電流源８は入力反転用トランジスタ４とスイツ
チ用トランジスタ５に電流を供給するように構成
され、これらの各定電流源７，８の電流I1，I2の
値はI1＞I2になるように設定されている。
そして、ダイオード接続の入力用トランジスタ
１０（ダイオード）と入力反転用トランジスタ４
およびスイツチ用トランジスタ５の各エミツタは
最低電位となるように構成されている。
１０（ダイオード）と入力反転用トランジスタ４
およびスイツチ用トランジスタ５の各エミツタは
最低電位となるように構成されている。
つぎにこの第１図に示す実施例の動作を説明す
る。
る。
上記のように構成された入力回路においては、
まず、入力端子１が最低電位と導通されることに
より、定電流源７の電流I1は入力端子１と抵抗
６、入力用トランジスタ９，１０とに分流する。
このとき、入力用トランジスタ１０を流れるエミ
ツタ電流が、入力反転用トランジスタ４の負荷電
流（定電流源８の電流I2）より大きい間はスイツ
チ用トランジスタ５はOFF状態をつづけ、入力
用トランジスタ１０を流れるエミツタ電流が入力
反転用トランジスタ４の負荷電流より小さくなる
と、スイツチ用トランジスタ５はON状態とな
り、入力端子１の導通・非導通を判断することが
できる。
まず、入力端子１が最低電位と導通されることに
より、定電流源７の電流I1は入力端子１と抵抗
６、入力用トランジスタ９，１０とに分流する。
このとき、入力用トランジスタ１０を流れるエミ
ツタ電流が、入力反転用トランジスタ４の負荷電
流（定電流源８の電流I2）より大きい間はスイツ
チ用トランジスタ５はOFF状態をつづけ、入力
用トランジスタ１０を流れるエミツタ電流が入力
反転用トランジスタ４の負荷電流より小さくなる
と、スイツチ用トランジスタ５はON状態とな
り、入力端子１の導通・非導通を判断することが
できる。
そして、本発明は、第２図に示す従来回路に比
して、入力部がミラー回路構成となつているため
に、入力反転用トランジスタ４の電流増幅率バラ
ツキ、ベースエミツタ間電圧の影響も受けにく
い。また、入力用トランジスタ９，１０のダイオ
ード２段と抵抗の直列接続により、入力端子１の
導通電圧が、従来に比べ高くても、導通・非導通
を判別することができ、入力端子１の導通時にお
ける電位が従来に比べ高く設定でき、外乱に対す
るマージンも向上することが可能となる。
して、入力部がミラー回路構成となつているため
に、入力反転用トランジスタ４の電流増幅率バラ
ツキ、ベースエミツタ間電圧の影響も受けにく
い。また、入力用トランジスタ９，１０のダイオ
ード２段と抵抗の直列接続により、入力端子１の
導通電圧が、従来に比べ高くても、導通・非導通
を判別することができ、入力端子１の導通時にお
ける電位が従来に比べ高く設定でき、外乱に対す
るマージンも向上することが可能となる。
なお、上記実施例では、ダイオード接続の入力
用トランジスタ９，１０に直列に接続した上部、
すなわち、入力端子１側に抵抗６を配置したもの
を示したが、入力用トランジスタ９と１０の間に
抵抗６を配置してもよい。また、ダイオード接続
の入力用トランジスタ１０、入力反転用トランジ
スタ４のエミツタ側に低抵抗値の抵抗を配置して
も同等の機能を有することができる。
用トランジスタ９，１０に直列に接続した上部、
すなわち、入力端子１側に抵抗６を配置したもの
を示したが、入力用トランジスタ９と１０の間に
抵抗６を配置してもよい。また、ダイオード接続
の入力用トランジスタ１０、入力反転用トランジ
スタ４のエミツタ側に低抵抗値の抵抗を配置して
も同等の機能を有することができる。
以上説明したように、本発明によれば、入力部
にダイオード接続のトランジスタ２段とその下段
トランジスタとミラー回路を構成するトランジス
タにより構成したことにより、従来回路に比して
外乱の影響を受けにくく、入力端子の残り電位が
高くても精度のよい入力回路を実現することがで
きるので、実用上の効果は極めて大である。
にダイオード接続のトランジスタ２段とその下段
トランジスタとミラー回路を構成するトランジス
タにより構成したことにより、従来回路に比して
外乱の影響を受けにくく、入力端子の残り電位が
高くても精度のよい入力回路を実現することがで
きるので、実用上の効果は極めて大である。
第１図は本発明による入力回路の一実施例を示
す回路図、第２図は従来の入力回路の一例を示す
回路図である。 １……入力端子、４……入力反転用トランジス
タ、５……スイツチ用トランジスタ、６……抵
抗、７，８……定電流源、９，１０……入力用ト
ランジスタ。
す回路図、第２図は従来の入力回路の一例を示す
回路図である。 １……入力端子、４……入力反転用トランジス
タ、５……スイツチ用トランジスタ、６……抵
抗、７，８……定電流源、９，１０……入力用ト
ランジスタ。
Claims (1)
- １ ミラー接続回路でのダイオードのアノード側
へ直列にダイオード接続の第１トランジスタと抵
抗を接続し、この第１トランジスタと抵抗の直列
回路と直列に第１の定電流源を接続し、かつ前記
ダイオードとミラー接続の第２トランジスタのコ
レクタに第２の定電流源を接続するとともに第３
トランジスタのベースを接続し、前記第１の定電
流源と前記直列回路の接続点を入力端子とし、前
記ダイオードのカソードと前記ミラー接続の第２
トランジスタおよび前記第３トランジスタの各エ
ミツタを同電位となし得るようにしたことを特徴
とする入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249186A JPS62109408A (ja) | 1985-11-07 | 1985-11-07 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249186A JPS62109408A (ja) | 1985-11-07 | 1985-11-07 | 入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62109408A JPS62109408A (ja) | 1987-05-20 |
| JPH0377687B2 true JPH0377687B2 (ja) | 1991-12-11 |
Family
ID=17189177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60249186A Granted JPS62109408A (ja) | 1985-11-07 | 1985-11-07 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62109408A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2940868B1 (en) * | 2012-12-28 | 2020-12-30 | Honda Motor Co., Ltd. | Power supply circuit and sensing circuit |
-
1985
- 1985-11-07 JP JP60249186A patent/JPS62109408A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62109408A (ja) | 1987-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US5057792A (en) | Current mirror | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JPH0546571B2 (ja) | ||
| US4779059A (en) | Current mirror circuit | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| JPH0339426B2 (ja) | ||
| JPH0377687B2 (ja) | ||
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPS6382119A (ja) | コンパレ−タ | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH0317471Y2 (ja) | ||
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPH0347775B2 (ja) | ||
| JP2687160B2 (ja) | スイッチ回路 | |
| JP2885848B2 (ja) | ヒステリシス回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0445199Y2 (ja) | ||
| KR900000376Y1 (ko) | 윈도우 컴퍼레이터 회로 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPS6118457Y2 (ja) | ||
| JPH0230786Y2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPH0528951Y2 (ja) | ||
| JPH0233385Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |