KR900000376Y1 - 윈도우 컴퍼레이터 회로 - Google Patents

Abstract

내용 없음.

Description

윈도우 컴퍼레이터 회로

제1도는 종래의 회로도.

제2도는 본 고안에 따른 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 제1비교부 2 : 제2비교부

3 : 전류 미러 회로 4 : 바이어스 전류 미러 회로

Q1∼Q9 : 트랜지스터 R₁∼R₆: 저항

VR₁: 가변 저항 D₁, D₂: 다이오우드

+V_CC, -V_EE: 전원

본 고안은 비데오 디스크 플레이어의 서보 회로에 있어 윈도우 컴퍼레이터(Window Comparator)회로에 관한 것으로 특히 윈도우 컴퍼레이터의 비교 레벨 설정이 용이하도록 하여 단일 전원 및 양 전원에 적당하도록한 윈도우 컴퍼레이터 회로에 관한 것이다.

종래 윈도우 컴퍼레이터 회로의 구성은 제1도에서 보는 바와 같이 트랜지스터(Q₁)(Q₂)의 각 에미터가 공통접속되어 전류원(I₀)에 접속된 제1비교부(1)의 트랜지스터(Q₁)베이스에 다이오우드(D₁)를 연결시켜 접지 접속시키며 동시에 저항(R₁)을 연결시켜 전원(+Vcc)에 접속시키고, 트랜지스터(Q₁)의 콜렉터는 전원(+Vcc)에 접속되어 트랜지스더(Q₂)의 클렉터는 전류 미러 회로(3)의 트랜지스터(Q₅) 콜렉터와 트랜지스터(Q₅)(Q₆)의 공통베이스에 접속되고, 트랜지스터(Q₂)의 베이스는 트랜지스터(Q₃)(Q₄)의 각 에미터가 공통 접속되어 전류원(I₀)에 접속된 제2비교부(2)의 트랜지스터(Q₃)베이스에 접속되어 신호 입력단(Vin)에 접속되고, 트랜지스터(Q₃)의 콜렉터는 전원(+Vcc)에 그리고 트랜지스터(Q₄)의 콜렉터는 전류미러 회로(3)의 트랜지스터(Q₅) 콜렉터와 트랜지스터(Q₅)(Q₆)의 공통 베이스에 각각 접속되고 트랜지스터(Q₄)의 베이스에는 저항(R₂)을 연결시켜 전원(-V_EE)에 접속시키고, 동시에 다이오우드(D₂)를 연결시켜 접지 접속시키고 전류미러회로(3)의 트랜지스터(Q₆) 콜렉터는 신호 출력단(V₀)에 접속되어 저항(R₃)을 거쳐 전원(-V_EE)에 접속되는 구성으로, 그의 동작상태를 제1도의 회로도에 따라 설명하면 마음과 같다.

제1비교부(1)의 트랜지스터(Q₁)베이스에는 다이오우드(D₁)와 저항(R₁)에 의해 바이어스되어 0.7[V]의 전압이 인가되고 제2비교부(2)의 트랜지스터(Q₄)의 베이스에는 다이오우드(D₂)와 저항(R₂)에 의해 바이어스 되어 -0.7[V]의 전압이 인가되게 된다.

그러므르 상기에 따라 신호 입력단(Vin)의 전압이 0.7[V]보다 크게 되면 제1비교부으 트랜지스터(Q₂)와 제2비교부(2)의 트랜지스터(Q₃)는 각각 도통되어 트랜지스터(Q₂)의 콜렉터 전위가 로우 상태가 되므로 그 로우상태의 전위는 전류 미러 회로(3)에 인가되어 트랜지스터(Q₅)(Q₆)를 도통시켜 전원(+Vcc)이 트랜지스터(Q₆)를 통해 신호 출력단(V₀)으로 출력되게 된다.

그리고 신호 입력단(Vin)의 전압이 -0.7[V]보다 작게 되면 제1비교부(1)의 트랜지스터(Q₁)와 제2비교부(2)의 트랜지스터(Q₄)는 각각 도통되어 트랜지스터(Q₄)의 콜랙터 전위가 로우 상태가 되므로 그 로우 상태의 전위는 전류 미러회로(3)에 인가되어 전술한 바와같이 트랜지스터(Q₅)(Q₆)를 각각 도통시켜 전원(+Vcc)이 트랜지스터(Q₆)를 거쳐 신호 출력단(V₀)으르 출력되게 되고, 신호 입력단(Vin)의 전압이 0.7[V]와 -0.7[V]사이 일때에는 제1비교부(1)와 제2비교부(2)의 트랜지스터(Q₁)(Q₃)가 도통되어 전류미러 회로(3)는 동작하지 않게 되므로 신호 출력단(V₀)으로 전원(-V_EE)이 출력되게 된다.

그러므로 상기 윈도우 컴퍼레이터 회로는 동작 설명에서 알수 있는 바와 같이 다이오우드(D₁)(D₂)의 사용으로 제1비교부(1)의 트랜지스터(Q₁)베이스에 0.7[V]의 전압이 고정되어 있으며 제2비교부(2)와 트랜지스터(Q₂) 베이스에는 0.7[V]의 전압이 고정되어 있어 비교 레벨 설정이 이려웠을 뿐만아니라 양전원(+Vcc, -V_EE)사용시에만 윈도우 컴페레이터 회로의 사용이 가능하게 되는 문제점이 있었다.

이에 본 고안은 상기한 문제점을 개선시키기 위해 안출한 것으로 제1비교부와 제2비교부의 각 베이스단에 저항과 별도의 전류미러 회로를 연결 구성시켜 저항의 비율에 따라 윈도우 컴퍼레이터 회로의 윈도우 레벨을 용이하게 설정 가능하게 한 것으로, 이하 그 구성을 제2도에 따라 설명하면 다음과 같다.

신호입력단(Vin)은 제1비교부(1)와 제2비교부(2)의 연결점에 접속되고 제1비교부(1)의 트랜지스터(Q₂) 콜렉터와 제2비교부(2)의 트랜지스터(Q₄)콜렉터는 공통 접속되어 전류미러 회로(3)의 트랜지스터(Q₅)콜렉터를 거쳐 트랜지스터(Q₅)(Q₆)의 공동 베이스에 접속되고, 상기 제1비교부(1)의 트랜지스터(Q₁)의 베이스는 저항(R₄)을 거쳐 전원(-V_EE)에 접속되며 동시에 트랜지스터(Q₇)(Q₈)(Q₉)의 베이스가 공통 접속된 바이어스 전류 미러회로(4)의 트랜지스터(Q₈) 콜렉터에 접속되고 트랜지스터(Q₉)의 베이스와 콜렉터는 공통 접속되어 가변저항(VR₁)을 거쳐 전원(-V_EE)에 접속되고, 제2비교부(2)의 트랜지스터(Q₄)베이스는 저항(R₅)을 거쳐 전원(-V_EE)에 접속되며 이와 동시에 바이어스 전류 미러 회로(4)의 트랜지스터(Q₇)콜렉터에 접속되는 구성으로, 그의 동작 상태 및 작용효과를 제2도의 회로도에 따라 설명하면 다음과 같다.

먼저 바이어스 전류 미러 회로(4)의 트랜지스터(Q₉)에 흐르는 전류(I)를 구해보면, 전류(I)는 I=이 되므로 이때 제1비교부(1)와 제2비교부(2)의 바이어스 전압이 되는 A점과 B점위 전위(V_A)(V_B)는 각각이 된다.

그러므로 윈도우 컴퍼레이터 회로의 비교 레벨(V_A)(V_B)은의 비율에 의해 결정 가능하게 되므로, 즉 가변저항(VR₁)과 저항(R₅)의 비율에 의해 제1비교부(1)와 제2비교부(2)의 비교레벨(V_A)(V_B)이 정해져 (단 R₄> R₅)신호 입력단(Vin)의 전압이 V_A보다 높게 되면 제1비교부(1)의 트랜지스터(Q₂)는 도통되어 그의 콜렉터 전위가 로우 상태로 되므로 전류 미러 회로(3)의 트랜지스터(Q₅)(Q₆)는 각각 도통되어 전원(+Vcc)이 트랜지스터(Q₆)를 거쳐 신호 출력단(V₀)으로 출력되게 되고 신호입력단(Vin)의 전압이 V_B보다 작게 되면 제2비교부(2)의 트랜지스터(Q4)는 도통되어 그의 콜랙터 전위가 로우 상태로 되므로 상기와 마찬가지로 전류미러 회로(2)의 트랜지스터(Q₅)(Q₆)를 도통시켜 전원(+Vcc)이 신호출력단(V₀)으로 출력되게 된다.

그리고 전원(-V_EE)을 접지상태로 한 단일 전원의 상태에서도 상기 윈도우 컴퍼레이터 회로는 동일하게 동작하게 된다.

따라서 본 고안의 윈도우 컴퍼레이터 회로는 이상의 설명에서와 같이 저항값의 비율에 따라 비교 레벨의 설정이 용이하게 되어 회로의 적용 범위를 넓히게 되며 단일 전원 및 양전원에서도 동시 사용이 가능하게 되는 효과를 갖게 된다.

Claims (1)

1. 신호 입력단(Vin)의 전압에 따라 제1비교부(1)와 제2비교부(2)가 동작하여 전류 미러 회로(3)의 신호출력단(V₀)을 제어하는 윈도우 컴퍼레이터 회로에 있어서, 제1비교부(1)의 트랜지스터(Q₁)베이스에 저항(R₄)과 가변저항(VR₁)을 연결시키고 제2비교부(2)의 트랜지스터(Q₄)베이스에는 저항(R₅)을 연결시켜 바이어스 전류 미러 회로(4)의 트랜지스터(Q₇)(Q₈)(Q₉)콜렉터에 각각 접속시켜 구성한 것을 특징으로 하는 윈도우 컴퍼레이터 회로.