JPH0753310Y2 - 差動型アナログスイッチ - Google Patents
差動型アナログスイッチInfo
- Publication number
- JPH0753310Y2 JPH0753310Y2 JP1988171655U JP17165588U JPH0753310Y2 JP H0753310 Y2 JPH0753310 Y2 JP H0753310Y2 JP 1988171655 U JP1988171655 U JP 1988171655U JP 17165588 U JP17165588 U JP 17165588U JP H0753310 Y2 JPH0753310 Y2 JP H0753310Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- voltage
- collector
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 (a)考案の技術分野 この考案は、アナログスイッチをオフにしたときのリー
ク電流を少なくする、差動型ダイオードブリッジを使用
する差動型アナログスイッチについてのものである。
ク電流を少なくする、差動型ダイオードブリッジを使用
する差動型アナログスイッチについてのものである。
(b)従来技術と問題点 次に、第3図を参照して従来技術の構成を説明する。
第3図の1〜4はトランジスタ(以下、TRという。)、
5はダイオードブリッジ(以下、DBという。)、6と7
は抵抗、11は信号入力端子、12は信号出力端子、13A・1
3BはDB5のオンオフ用電源供給端子、14A・14Bは電源端
子、15A・15Bは定電流供給端子、16A〜16Dはツェナダイ
オードである。
5はダイオードブリッジ(以下、DBという。)、6と7
は抵抗、11は信号入力端子、12は信号出力端子、13A・1
3BはDB5のオンオフ用電源供給端子、14A・14Bは電源端
子、15A・15Bは定電流供給端子、16A〜16Dはツェナダイ
オードである。
DB5は、電流端子15Aから電流端子15Bへ電流が流れる向
きにダイオード5A〜5Dをブリッジ状に配列したものであ
る。
きにダイオード5A〜5Dをブリッジ状に配列したものであ
る。
すなわち、DB5は、TR1とTR3をオフ、TR2とTR4をオンに
するとオンになり、TR2とTR4オフ、TR1とTR3をオンにす
るとオフになる。
するとオンになり、TR2とTR4オフ、TR1とTR3をオンにす
るとオフになる。
次に、第3図の電圧分布状態の一例を説明する。
条件として、次の電圧を加えるものとする。
端子14A=+15V、 端子14B=−15V、 端子15A=+30mA、 端子15B=−30mA、 信号入力端子11の電圧VIN=+1V 第3図のDB5をオンするためには、次の電圧を加える。
端子13A=−0.8V、 端子13B=−1.8V なお、ツェナダイオード16Aと16Bの電圧は11V、16Cと16
Dの電圧は8.2Vとする。
Dの電圧は8.2Vとする。
このとき、各部の電圧分布は次のようになる。
TR1のエミッタ電圧V1E=10.0V、 TR1のベース電圧V1B=10.2V、 TR2のベース電圧V2B=9.2V、 TR3のベース電圧3B=−10.0V、 TR4のベース電圧4B=−9.0V、 TR4のエミッタ電圧V4E=−9.8V すなわち、TR2・4はオン、TR1・3はオフである。
この状態では、電流端子15AからDB5を通って電流端子15
Bに30mAの電流が流れ、DB5はオン状態となり、信号入力
端子11の電圧が信号出力端子12へ供給される。
Bに30mAの電流が流れ、DB5はオン状態となり、信号入力
端子11の電圧が信号出力端子12へ供給される。
第3図のDB5をオフにするためには、次の電圧を加え
る。
る。
端子13A=−1.8V、 端子13B=−0.8V すなわち、DB5をオンするときの電圧と逆の電圧を端子1
3A・13Bに加える。
3A・13Bに加える。
このとき、各部の電圧分布は次のようになる。
TR1のエミッタ電圧V1E=10.0V、 TR1のベース電圧V1B=9.2V、 TR2のベース電圧V2B=10.2V、 TR3のベース電圧V3B=−9.0V、 TR4のベース電圧V4B=−10.0V、 TR4のエミッタ電圧V4E=−9.8V すなわち、TR1・3はオン、TR2・4はオフである。
この状態では、TR2・4がオフなので、DB5は非導通とな
り、信号入力端子11の電圧は信号出力端子12へは供給さ
れない。
り、信号入力端子11の電圧は信号出力端子12へは供給さ
れない。
しかし、TR1〜4が高速トランジスタの場合は、遮断電
流が大きいので、DB5を通って出力端子12からリーク電
流が流れるという問題がある。
流が大きいので、DB5を通って出力端子12からリーク電
流が流れるという問題がある。
この関係を第4図で説明する。
第4図は、第3図のDB5をオフにしたときのDB5に関係す
る部分だけを示したものである。
る部分だけを示したものである。
第4図ではTR1・3がオン、TR2・4がオフ、DB5はオフ
である。
である。
TR2・4にリーク電流があると、第4図の点線のように
リーク電流が流れることになる。
リーク電流が流れることになる。
リーク電流が流れると、DB5のダイオード5B・5Dを介し
てリーク電流が信号出力端子12に出ていくことになる。
てリーク電流が信号出力端子12に出ていくことになる。
(c)考案の目的 この考案は、第3図のTR2・4がオフのとき、TR2・4の
リーク電流を反対側のTR1・3に吸収させ、さらにTR1・
3の負荷抵抗6・7の電圧効果により、DB5に逆バイア
スがかかるようにし、アナログスイッチの出力リーク電
流が少なくなるようにすることを目的とする。
リーク電流を反対側のTR1・3に吸収させ、さらにTR1・
3の負荷抵抗6・7の電圧効果により、DB5に逆バイア
スがかかるようにし、アナログスイッチの出力リーク電
流が少なくなるようにすることを目的とする。
(d)考案の実施例 次に、この考案による実施例の構成図を第1図に示す。
第1図の8と9はダイオードであり、他は第3図と同じ
である。
である。
すなわち、第1図は第3図にダイオード8・9を追加し
たものである。
たものである。
ダイオード8はTR2からTR3に流れる方向の極性で、TR2
のコレクタとTR3のコレクタ間に接続されている。
のコレクタとTR3のコレクタ間に接続されている。
また、ダイオード9はTR1からTR4に流れる方向の極性
で、TR1のコレクタとTR4のコレクタ間に接続されてい
る。
で、TR1のコレクタとTR4のコレクタ間に接続されてい
る。
次に、第1図の電圧分布状態の一例を説明する。
第3図と同じ条件で第1図のDB5をオンにすると、各部
の電圧分布は次のようになる。
の電圧分布は次のようになる。
TR1のエミッタ電圧V1E=10.0V、 TR1のベース電圧V1B=10.2V、 TR2のベース電圧V2B=9.2V、 TR3のベース電圧V3B=−10.0V、 TR4のベース電圧V4B=−9.0V、 TR4のエミッタ電圧V4E=−9.8V すなわち、TR2・4はオン、TR1・3はオフである。
この状態では、電流端子15AからDB5を通って電流端子15
Bに30mAの電流が流れ、DB5はオン状態となり、信号入力
端子11の電圧が信号出力端子12へ供給される。
Bに30mAの電流が流れ、DB5はオン状態となり、信号入力
端子11の電圧が信号出力端子12へ供給される。
第3図と同じ条件で第1図のDB5をオンにすると、各部
の電圧分布は次のようになる。
の電圧分布は次のようになる。
TR1のエミッタ電圧V1E=10.0V、 TR1のベース電圧V1B=9.2V、 TR1のコレクタ電圧V1C=4.0V、 TR2のベース電圧V2B=10.2V、 TR2のコレクタ電圧V2C=−1.5V、 TR3のコレクタ電圧V3C=−2.0V、 TR3のベース電圧V3B=−9.0V、 TR4のコレクタ電圧V4C=3.5V TR4のベース電圧V4B=−10.0V、 TR4のエミッタ電圧V4E=−9.8V すなわち、TR1・3はオン、TR2・4はオフである。
DB5にはV2C=−1.5VとV4C=3.5Vの逆バイアスがかかる
ので、DB5は完全にオフになる。
ので、DB5は完全にオフになる。
次に、第1図のDB5をオフにしたときのDB5に関係する部
分だけを第2図に示す。
分だけを第2図に示す。
第2図ではTR1・3がオン、TR2・4がオフである。
TR2・4にリーク電流があると、第2図の点線のように
リーク電流が流れ、DB5にはリーク電流が流れなくな
る。
リーク電流が流れ、DB5にはリーク電流が流れなくな
る。
次に、第1図と第3図の場合の実験データを示す。
信号入力端子11の電圧をVIN(V)、第1図の信号出力
端子12に現れるリーク電流をI1(nA)、第3図の信号出
力端子12に現れるリーク電流をI3(nA)とする。
端子12に現れるリーク電流をI1(nA)、第3図の信号出
力端子12に現れるリーク電流をI3(nA)とする。
VIN I1 I3 −3.0 20.9 135.1 −1.0 8.0 119.5 0.0 2.0 30.5 1.0 −4.0 −55.6 3.0 −16.7 −72.8 このデータから第1図の場合は、リーク電流が大幅に改
善されていることが分かる。
善されていることが分かる。
(e)考案の効果 この考案によれば、DB5をコレクタ負荷とするTR1〜TR4
をオンオフさせ差動作型アナログスイッチにおいて、TR
2とTR3のコレクタ間にダイオード8を接続し、TR1とTR4
のコレクタ間にダイオード9を接続しているので、TR2
及びTR4の遮断電流をTR1とTR3に吸収させ、さらにその
抵抗6・7の電圧効果により、R2及びTR4の遮断電流をT
R1とTR3に吸収させ、さらにその抵抗6・7の電圧効果
により、DB5に逆バイアスを与え、DB5によるリーク電流
を減らすことができる。
をオンオフさせ差動作型アナログスイッチにおいて、TR
2とTR3のコレクタ間にダイオード8を接続し、TR1とTR4
のコレクタ間にダイオード9を接続しているので、TR2
及びTR4の遮断電流をTR1とTR3に吸収させ、さらにその
抵抗6・7の電圧効果により、R2及びTR4の遮断電流をT
R1とTR3に吸収させ、さらにその抵抗6・7の電圧効果
により、DB5に逆バイアスを与え、DB5によるリーク電流
を減らすことができる。
第1図はこの考案による実施例の構成図、第2図は第1
図のDB5をオフにしたときのDB5に関係する部分の説明
図、第3図は従来技術による構成図、第4図は第3図の
DB5をオフにしたときのDB5に関係する部分の説明図であ
る。 1〜4……トランジスタ(TR)、5……ダイオードブリ
ッジ(DB)、6・7……抵抗、8・9……ダイオード、
11……信号入力端子、12……信号出力端子。
図のDB5をオフにしたときのDB5に関係する部分の説明
図、第3図は従来技術による構成図、第4図は第3図の
DB5をオフにしたときのDB5に関係する部分の説明図であ
る。 1〜4……トランジスタ(TR)、5……ダイオードブリ
ッジ(DB)、6・7……抵抗、8・9……ダイオード、
11……信号入力端子、12……信号出力端子。
Claims (1)
- 【請求項1】第1〜第4のダイオード(5A〜5D)により
構成され、第1のダイオード(5A)のカソードと第3の
ダイオード(5C)のアノード接続点に信号入力端子(1
1)を有し、第2のダイオード(5B)のカソードと第4
のダイオード(5D)のアノードの接続点に信号出力端子
(12)を有して、第1のダイオード(5A)のアノードと
第2のダイオード(5B)のアノードを接続するととも
に、第3のダイオード(5C)のカソードと第4のダイオ
ード(5D)のカソードを接続するダイオードブリッジ
(5)と、第1〜第4のトランジスタ(1〜4)を備
え、第2のトランジスタ(2)をダイオードブリッジ
(5)のアノードコモン側にコレクタ負荷として接続す
るとともに、第4のトランジスタ(4)をダイオードブ
リッジ(5)のカソードコモン側にコレクタ負荷として
接続し、第1のトランジスタ(1)と第2のトランジス
タ(2)を差動接続し、第3のトランジスタ(3)と第
4のトランジスタ(4)を差動接続し、第1のトランジ
スタ(1)および第3のトランジスタ(3)をオン・オ
フするとともに第2のトランジスタ(2)および第4の
トランジスタ(4)をオフ・オンしてダイオードブリッ
ジ(5)オフ・オンするアナログスイッチにおいて、 第1のトランジスタ(1)のコレクタとダイオードブリ
ッジ(5)の信号入力端子(11)間に接続する第1の抵
抗(6)と、 第3のトランジスタ(3)のコレクタとダイオードブリ
ッジ(5)の信号入力端子(11)間に接続する第2の抵
抗(7)と、 第2のトランジスタ(2)のコレクタにアノードを接続
し、第3のトランジスタ(3)のコレクタにカソードを
接続する第5のダイオード(8)と、 第1のトランジスタ(1)のコレクタにアノードを接続
し、第4のトランジスタ(4)のコレクタにカソードを
接続する第6のダイオード(9)を備え、 ダイオードブリッジ(5)が非導通時に発生するリーク
電流を第1のトランジスタ(1)と第3のトランジスタ
(3)で吸収することを特徴とする差動型アナログスイ
ッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988171655U JPH0753310Y2 (ja) | 1988-12-28 | 1988-12-28 | 差動型アナログスイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988171655U JPH0753310Y2 (ja) | 1988-12-28 | 1988-12-28 | 差動型アナログスイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0290539U JPH0290539U (ja) | 1990-07-18 |
JPH0753310Y2 true JPH0753310Y2 (ja) | 1995-12-06 |
Family
ID=31463669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1988171655U Expired - Lifetime JPH0753310Y2 (ja) | 1988-12-28 | 1988-12-28 | 差動型アナログスイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0753310Y2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51136274A (en) * | 1975-05-21 | 1976-11-25 | Toshiba Corp | Gate circuit |
-
1988
- 1988-12-28 JP JP1988171655U patent/JPH0753310Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0290539U (ja) | 1990-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61230411A (ja) | 電気回路 | |
JPH0753310Y2 (ja) | 差動型アナログスイッチ | |
JP2518393B2 (ja) | 出力切り換え機能を有する電圧・電流変換回路 | |
US6157221A (en) | Three input comparator | |
US5473529A (en) | Circuit arrangement for rectifying an AC voltage signal with a plurality of differential amplifier stages | |
JP2586601B2 (ja) | カレントミラー回路 | |
JPH0834415B2 (ja) | コンパレ−タ回路 | |
JPH0445199Y2 (ja) | ||
JPH0317471Y2 (ja) | ||
KR900000376Y1 (ko) | 윈도우 컴퍼레이터 회로 | |
KR930006138Y1 (ko) | 3진 논리 회로 | |
JPH0513066Y2 (ja) | ||
JPH0413696Y2 (ja) | ||
JP2697879B2 (ja) | 電流ミラー回路および該回路を具えるビデオ出力増幅回路 | |
JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
JPH0521125Y2 (ja) | ||
JPH0687537B2 (ja) | レベルシフト回路 | |
JPH0158757B2 (ja) | ||
JPH056640Y2 (ja) | ||
JPS5954330A (ja) | 電流切換え論理回路 | |
JPH01137707A (ja) | 電流オン・オフ機能付ハイインピーダンス回路 | |
JPS5936039Y2 (ja) | スイッチング回路 | |
JP2797694B2 (ja) | 電子スイッチ回路 | |
JPH0377687B2 (ja) | ||
JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 |