JPH01137707A - 電流オン・オフ機能付ハイインピーダンス回路 - Google Patents
電流オン・オフ機能付ハイインピーダンス回路Info
- Publication number
- JPH01137707A JPH01137707A JP62297059A JP29705987A JPH01137707A JP H01137707 A JPH01137707 A JP H01137707A JP 62297059 A JP62297059 A JP 62297059A JP 29705987 A JP29705987 A JP 29705987A JP H01137707 A JPH01137707 A JP H01137707A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電話機の終端あるいは増幅器の負荷などに接続
して使用されるハイインピーダンス回路に関する。
して使用されるハイインピーダンス回路に関する。
従来、この種のハイインピーダンス回路の一例は第2図
に示すように、第1のトランジスタ1と、ダイオード接
続の第2のトランジスタ2と、定電流ダイオード3と、
抵抗器4と、大電流端子5および6で構成されていた。
に示すように、第1のトランジスタ1と、ダイオード接
続の第2のトランジスタ2と、定電流ダイオード3と、
抵抗器4と、大電流端子5および6で構成されていた。
そして端子5および6間に正の電圧を印加すると、定電
流ダイオード3を通じて第2のトランジスタ2と抵抗器
4とに一定の電流が流れ、第1のトランジスタ10ベー
スエミッタ間電圧が一定となるため、その第1のトラン
ジスタ1のコレクタ電流も一定となるものであった。
流ダイオード3を通じて第2のトランジスタ2と抵抗器
4とに一定の電流が流れ、第1のトランジスタ10ベー
スエミッタ間電圧が一定となるため、その第1のトラン
ジスタ1のコレクタ電流も一定となるものであった。
しかしなか、このハイインピーダンス回路は一定電流を
流すことはできるが、この電流をオフしたい場合の手段
を有しないという欠点があった。
流すことはできるが、この電流をオフしたい場合の手段
を有しないという欠点があった。
本発明の目的は上述の欠点を除去した電流オン・オフ機
能付ハイインピーダンス回路を提供することにある。
能付ハイインピーダンス回路を提供することにある。
本発明は上述の問題点を解決するために、第1の入出力
端子と、これにコレクタを接続する第1のトランジスタ
と、同じく第1の入出力端子にアノードを接続し、カソ
ードを第1のトランジスタのベースに接続する定電流ダ
イオードと、この定電流ダイオードのカソードにコレク
タおよびベースを共通にして接続する第2のトランジス
タと、この第2のトランジスタのエミッタに一端を接続
する抵抗器と、この抵抗器の他端と第1のトランジスタ
のエミッタとを共通にして接続する第2の入出力端子と
、第1のトランジスタのベースとエミッタとに夫々コレ
クタとエミッタとを接続し、ベースに制御端子を有する
第3のトランジスタとからなる構成を採用するものであ
る。
端子と、これにコレクタを接続する第1のトランジスタ
と、同じく第1の入出力端子にアノードを接続し、カソ
ードを第1のトランジスタのベースに接続する定電流ダ
イオードと、この定電流ダイオードのカソードにコレク
タおよびベースを共通にして接続する第2のトランジス
タと、この第2のトランジスタのエミッタに一端を接続
する抵抗器と、この抵抗器の他端と第1のトランジスタ
のエミッタとを共通にして接続する第2の入出力端子と
、第1のトランジスタのベースとエミッタとに夫々コレ
クタとエミッタとを接続し、ベースに制御端子を有する
第3のトランジスタとからなる構成を採用するものであ
る。
〔作用〕
本発明は上述のように構成したので、第3図のトランジ
スタの制御端子に電圧を印加しない場合は第3のトラン
ジスタは働かず、従来同様に入出力端子間に一定の電流
が流れる。次に制御端子に第3のトランジスタが動作す
るに必要な電圧を印加すると第3のトランジスタがオン
し、第1のトランジスタのベースとエミッタとの間の電
圧がOvとなり、第1のトランジスタはオフ状態となる
。したがって入出力端子間の電流は定電流ダイオードの
小電流のみとなりほぼオフ状態となる。
スタの制御端子に電圧を印加しない場合は第3のトラン
ジスタは働かず、従来同様に入出力端子間に一定の電流
が流れる。次に制御端子に第3のトランジスタが動作す
るに必要な電圧を印加すると第3のトランジスタがオン
し、第1のトランジスタのベースとエミッタとの間の電
圧がOvとなり、第1のトランジスタはオフ状態となる
。したがって入出力端子間の電流は定電流ダイオードの
小電流のみとなりほぼオフ状態となる。
次に、本発明の実施例について図面を参照して説明する
。
。
本発明の一実施例を回路図で示す第1図を参照すると、
本発明の電流オン・オフ機能付ハイインピーダンス回路
は第1のトランジスタ1と、第2イアス用抵抗器4と、
入出力端子5および6と、第3のショート用トランジス
タと、制御端子8とからなっている。
本発明の電流オン・オフ機能付ハイインピーダンス回路
は第1のトランジスタ1と、第2イアス用抵抗器4と、
入出力端子5および6と、第3のショート用トランジス
タと、制御端子8とからなっている。
次に本実施例の動作について第1図を用いて説明する。
まず、制御端子8に電圧を印加しない場合には、従来回
路と等価となり入出力端子5,6間に正の電圧を加える
と一定の電流が流れる。
路と等価となり入出力端子5,6間に正の電圧を加える
と一定の電流が流れる。
次に制御端子8に例えば0.8v以上の電圧を印加する
と第3のトランジスタ7がオンし第1のトランジスタ1
のベースエミッタ間の電圧はOvになるため第1のトラ
ンジスタ1はオフ状態になり、入出力端子5および6間
の電流は定電流ダイオード3の微小な電流のみとなりほ
ぼオフとなる。したがって、このハイインピーダンス回
路は一定電流を流す機能と、この一定電流をオン・オフ
する機能とを有する利点がある。
と第3のトランジスタ7がオンし第1のトランジスタ1
のベースエミッタ間の電圧はOvになるため第1のトラ
ンジスタ1はオフ状態になり、入出力端子5および6間
の電流は定電流ダイオード3の微小な電流のみとなりほ
ぼオフとなる。したがって、このハイインピーダンス回
路は一定電流を流す機能と、この一定電流をオン・オフ
する機能とを有する利点がある。
ノ
とエミッタとを接続し、ベースに制御端子を有する第3
のトランジスタを設けることにより、この制御端子への
印加電圧によって第1のトランジスタの電流のオン・オ
フが可能となり、一定電流を流すことと、この電流を簡
単にほぼオフ状態にすることが可能になるという効果が
ある。
のトランジスタを設けることにより、この制御端子への
印加電圧によって第1のトランジスタの電流のオン・オ
フが可能となり、一定電流を流すことと、この電流を簡
単にほぼオフ状態にすることが可能になるという効果が
ある。
第1図は本発明の一実施例の回路図、第2図は従来の一
例の回路図である。 1・・・・・・第1のトランジスタ、2・・・・・・ダ
イオード接続の第2のトランジスタ、3・・・・・・定
電流ダイオード、4・・・・・・バイアス抵抗器、5,
6・・・・・・入出力端子、7・・・・・・第3のトラ
ンジスタ、8・・・・・・制御端子。 代理人 弁理士 内 原 8
例の回路図である。 1・・・・・・第1のトランジスタ、2・・・・・・ダ
イオード接続の第2のトランジスタ、3・・・・・・定
電流ダイオード、4・・・・・・バイアス抵抗器、5,
6・・・・・・入出力端子、7・・・・・・第3のトラ
ンジスタ、8・・・・・・制御端子。 代理人 弁理士 内 原 8
Claims (1)
- 第1の入出力端子と、この第1の入出力端子にコレクタ
を接続する第1のトランジスタと、同じく第1の入出力
端子にアノードを接続し、カソードを前記第1のトラン
ジスタのベースに接続する定電流ダイオードと、この定
電流ダイオードのカソードにコレクタおよびベースを共
通にして接続する第2のトランジスタと、この第2のト
ランジスタのエミッタに一端を接続する抵抗器と、この
抵抗器の他端と前記第1のトランジスタのエミッタとを
共通にして接続する第2の入出力端子とを有するハイイ
ンピーダンス回路において、前記第1のトランジスタの
ベースとエミッタとに夫々コレクタとエミッタとを接続
し、ベースにオン・オフ制御端子を有する第3のトラン
ジスタを設けることを特徴とする電流オン・オフ機能付
ハイインピーダンス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62297059A JPH01137707A (ja) | 1987-11-24 | 1987-11-24 | 電流オン・オフ機能付ハイインピーダンス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62297059A JPH01137707A (ja) | 1987-11-24 | 1987-11-24 | 電流オン・オフ機能付ハイインピーダンス回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01137707A true JPH01137707A (ja) | 1989-05-30 |
Family
ID=17841681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62297059A Pending JPH01137707A (ja) | 1987-11-24 | 1987-11-24 | 電流オン・オフ機能付ハイインピーダンス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01137707A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02216903A (ja) * | 1988-11-21 | 1990-08-29 | Nec Corp | カレント・ミラー回路 |
-
1987
- 1987-11-24 JP JP62297059A patent/JPH01137707A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02216903A (ja) * | 1988-11-21 | 1990-08-29 | Nec Corp | カレント・ミラー回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61230411A (ja) | 電気回路 | |
US4194166A (en) | Differential amplifier with a current mirror circuit | |
JPS6313509A (ja) | カレントミラ−回路 | |
JPH01137707A (ja) | 電流オン・オフ機能付ハイインピーダンス回路 | |
JPH0554072B2 (ja) | ||
US3624426A (en) | Current source for semiconductor circuits | |
US4970416A (en) | Emitter coupled logic circuit having rapid output voltage | |
JP2896029B2 (ja) | 電圧電流変換回路 | |
US5260672A (en) | Voltage follower circuit | |
JPH0834415B2 (ja) | コンパレ−タ回路 | |
JP2678669B2 (ja) | 基準電圧入力回路 | |
JP2522084B2 (ja) | サンプルホ―ルド回路 | |
JPH0753310Y2 (ja) | 差動型アナログスイッチ | |
JP2706813B2 (ja) | トラックホールドアンプ | |
KR930006086Y1 (ko) | 3진논리 변환회로 | |
JPH0513064Y2 (ja) | ||
JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
JPH0632237B2 (ja) | サンプルホ−ルド回路 | |
KR950008531Y1 (ko) | 아날로그 신호의 선택 스위칭회로 | |
JPS62104311A (ja) | スイツチ回路 | |
JPS63292812A (ja) | ハイインピ−ダンス回路 | |
JPH037409A (ja) | バッファ回路 | |
JPH0113228B2 (ja) | ||
JPH0584599B2 (ja) | ||
JPH0193923A (ja) | 半導体集積回路装置 |