JPS63292812A - ハイインピ−ダンス回路 - Google Patents
ハイインピ−ダンス回路Info
- Publication number
- JPS63292812A JPS63292812A JP12895787A JP12895787A JPS63292812A JP S63292812 A JPS63292812 A JP S63292812A JP 12895787 A JP12895787 A JP 12895787A JP 12895787 A JP12895787 A JP 12895787A JP S63292812 A JPS63292812 A JP S63292812A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- collector
- current
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電流０Ｎ−ＯＦＦ機能機能付ハイインピース２
２回路する。
２回路する。
［従来の技術］
従来のハイインピーダンス回路を第２図に示す。
第２図において、９は定電流ダイオード、１０はダイオ
ード接続のトランジスタ、１１は出力トランジスタ、１
２はＯＮ −ＯＦＦ制御用トランジスタ、１３はバイア
ス用抵抗、１４．１５は入出力端子、１６はＯＮ −Ｏ
ＦＦ制御端子である。
ード接続のトランジスタ、１１は出力トランジスタ、１
２はＯＮ −ＯＦＦ制御用トランジスタ、１３はバイア
ス用抵抗、１４．１５は入出力端子、１６はＯＮ −Ｏ
ＦＦ制御端子である。
ＯＮ −ＯＦＦ制御端子１６にプラスの電圧を印加しな
いときには、トランジスタ１２はＯＦＦの１大態となる
。
いときには、トランジスタ１２はＯＦＦの１大態となる
。
ここで入出力端子１４．１５にプラスの電圧を印加する
と、定電流ダイオード９を通じてダイオード接続のトラ
ンジスタ１Ｇ及びバイアス用抵抗１３に一定電流が流れ
るためにトランジスタ１１のベース電位は一定となり、
トランジスタ１１のコレクタ電流も一定となる。従って
、端子１４から端子１５に流れる電流は二定になりハイ
インピーダンス回路となる。
と、定電流ダイオード９を通じてダイオード接続のトラ
ンジスタ１Ｇ及びバイアス用抵抗１３に一定電流が流れ
るためにトランジスタ１１のベース電位は一定となり、
トランジスタ１１のコレクタ電流も一定となる。従って
、端子１４から端子１５に流れる電流は二定になりハイ
インピーダンス回路となる。
次に０Ｎ−ＯＦＦ制御端子１６にプラスの電圧（０，８
ｖ以上）を印加すると、トランジスタ１２はＯＮ状態と
なり、トランジスタ１１はＯＦＦする。従って端子１４
から端子１５へは定電流ダイオード９の電流だけ流れる
。
ｖ以上）を印加すると、トランジスタ１２はＯＮ状態と
なり、トランジスタ１１はＯＦＦする。従って端子１４
から端子１５へは定電流ダイオード９の電流だけ流れる
。
［発明が解決しようとする問題点］
上述した従来の０Ｎ−ＯＦＦｌｆｉ能付ハイインピーダ
ンス回路は、０Ｎ−ＯＦＦ制御端子１６にプラスの電圧
＜ Ｏ，ａＶ以上）を印加して、トランジスタ１２をＯ
Ｎさせトランジスタ１１をＯＦＦさせても、定電流ダイ
オード９に流れる電流は流れ続けるという欠点がある。
ンス回路は、０Ｎ−ＯＦＦ制御端子１６にプラスの電圧
＜ Ｏ，ａＶ以上）を印加して、トランジスタ１２をＯ
Ｎさせトランジスタ１１をＯＦＦさせても、定電流ダイ
オード９に流れる電流は流れ続けるという欠点がある。
本発明の目的は前記問題点を解消するハイインピーダン
ス回路を提供することにある。
ス回路を提供することにある。
［問題点を解決するための手段］
本発明はｎいのベース同士が接続され、かつエミッタ間
に抵抗が直列に接続された第１のトランジスタ及び第２
のトランジスタと、前記第２のトランジスタのコレクタ
にアノードが接続された定電流ダイオードと、ベースを
ＯＮ −ＯＦＦ制御端子としたＯＮ・ＯＦＦ制御用トラ
ンジスタとを有し、前記第１のトランジスタのベースと
コレクタとの接続点と前記定電流ダイオードのカソード
との間に前記ＯＮ −ＯＦＦ制御用トランジスタを接続
したことを特徴とするハイインピーダンス回路である。
に抵抗が直列に接続された第１のトランジスタ及び第２
のトランジスタと、前記第２のトランジスタのコレクタ
にアノードが接続された定電流ダイオードと、ベースを
ＯＮ −ＯＦＦ制御端子としたＯＮ・ＯＦＦ制御用トラ
ンジスタとを有し、前記第１のトランジスタのベースと
コレクタとの接続点と前記定電流ダイオードのカソード
との間に前記ＯＮ −ＯＦＦ制御用トランジスタを接続
したことを特徴とするハイインピーダンス回路である。
［実施例］
以下、本発明の一実施例を図により説明する。
第１図において、本発明は定電流ダイオード１めカソー
ドにコレクタが接続されたＯＮ・ＯＦＦ制御用トランジ
スタ２と、互いのベース同士が接続されたダイオード接
続のトランジスタ３及び出力トランジスタ４とを有する
。定電流ダイオード１のアノードを出力トランジスタ４
のコレクタに接続し、その接続点を入出力端子６とする
。またトランジスタ３のベースとコレクタとを接続する
とともに、その接続点にＯＮ −ＯＦＦ制御用トランジ
スタ２のエミッタを接続し、ＯＮ・ＯＦＦ制御用トラン
ジスタ２のベースをＯＮ −ＯＦＦ制御端子８とする。
ドにコレクタが接続されたＯＮ・ＯＦＦ制御用トランジ
スタ２と、互いのベース同士が接続されたダイオード接
続のトランジスタ３及び出力トランジスタ４とを有する
。定電流ダイオード１のアノードを出力トランジスタ４
のコレクタに接続し、その接続点を入出力端子６とする
。またトランジスタ３のベースとコレクタとを接続する
とともに、その接続点にＯＮ −ＯＦＦ制御用トランジ
スタ２のエミッタを接続し、ＯＮ・ＯＦＦ制御用トラン
ジスタ２のベースをＯＮ −ＯＦＦ制御端子８とする。
またトランジスタ２とトランジスタ４とのエミッタ間に
バイアス用抵抗５を直列に接続し、その接続点を入出力
端子７とする。
バイアス用抵抗５を直列に接続し、その接続点を入出力
端子７とする。
したがって、本発明は第２図に示す従来のハイインピー
ダンス回路において、０Ｎ−ＯＦＦ制御用トランジスタ
２を定電流ダイオード１のカソードと、ベース・コレク
タ間を接続したトランジスタ３のコレクタに直列に接続
することにより、定電流ダイオード１に流れる電流をＯ
Ｎφ叶Ｆして出力電流をＯＮ −ＯＦＦする。またＯＦ
Ｆ時の電流は２つのトランジスタ２，４のリーク電流の
和となる。
ダンス回路において、０Ｎ−ＯＦＦ制御用トランジスタ
２を定電流ダイオード１のカソードと、ベース・コレク
タ間を接続したトランジスタ３のコレクタに直列に接続
することにより、定電流ダイオード１に流れる電流をＯ
Ｎφ叶Ｆして出力電流をＯＮ −ＯＦＦする。またＯＦ
Ｆ時の電流は２つのトランジスタ２，４のリーク電流の
和となる。
［発明の効果］
以上説明したように本発明は定電流ダイオードに流れる
電流をＯＮ −ＯＦＦすることで出力電流をＯＮ −Ｏ
ＦＦすることができる効果がある。
電流をＯＮ −ＯＦＦすることで出力電流をＯＮ −Ｏ
ＦＦすることができる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 １・・・定電流ダイオード ２・・・ＯＮ −ＯＦＦ制御用トランジスタ３・・・ダ
イオード接続のトランジスタ４・・・出力トラどジスタ
５・・・バイアス用抵抗６．７・・・入出力端子
例を示す回路図である。 １・・・定電流ダイオード ２・・・ＯＮ −ＯＦＦ制御用トランジスタ３・・・ダ
イオード接続のトランジスタ４・・・出力トラどジスタ
５・・・バイアス用抵抗６．７・・・入出力端子
Claims (1)
- （１）互いのベース同士が接続され、かつエミッタ間に
抵抗が直列に接続された第１のトランジスタ及び第２の
トランジスタと、前記第２のトランジスタのコレクタに
アノードが接続された定電流ダイオードと、ベースをＯ
Ｎ・ＯＦＦ制御端子としたＯＮ・ＯＦＦ制御用トランジ
スタとを有し、前記第１のトランジスタのベースとコレ
クタとの接続点と前記定電流ダイオードのカソードとの
間に前記ＯＮ・ＯＦＦ制御用トランジスタを接続したこ
とを特徴とするハイインピーダンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12895787A JPS63292812A (ja) | 1987-05-26 | 1987-05-26 | ハイインピ−ダンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12895787A JPS63292812A (ja) | 1987-05-26 | 1987-05-26 | ハイインピ−ダンス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63292812A true JPS63292812A (ja) | 1988-11-30 |
Family
ID=14997594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12895787A Pending JPS63292812A (ja) | 1987-05-26 | 1987-05-26 | ハイインピ−ダンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63292812A (ja) |
-
1987
- 1987-05-26 JP JP12895787A patent/JPS63292812A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPS63136712A (ja) | 差動比較回路 | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| KR940006365B1 (ko) | 전류 미러 회로 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPS63292812A (ja) | ハイインピ−ダンス回路 | |
| JPH0321927B2 (ja) | ||
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH03196279A (ja) | 演算増幅器 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH0347775B2 (ja) | ||
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH01125109A (ja) | 利得制御回路 | |
| JPH03129414A (ja) | 基準電圧回路 | |
| JPH029729B2 (ja) | ||
| JPH03220816A (ja) | Ｅｃｌ―ｔｔｌ変換回路 | |
| JPH05327361A (ja) | 演算増幅器 | |
| JPH0353804B2 (ja) |