KR930006138Y1 - 3진 논리 회로 - Google Patents

3진 논리 회로 Download PDF

Info

Publication number
KR930006138Y1
KR930006138Y1 KR2019890009580U KR890009580U KR930006138Y1 KR 930006138 Y1 KR930006138 Y1 KR 930006138Y1 KR 2019890009580 U KR2019890009580 U KR 2019890009580U KR 890009580 U KR890009580 U KR 890009580U KR 930006138 Y1 KR930006138 Y1 KR 930006138Y1
Authority
KR
South Korea
Prior art keywords
current
output
transistors
transistor
turned
Prior art date
Application number
KR2019890009580U
Other languages
English (en)
Other versions
KR910001745U (ko
Inventor
박승우
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890009580U priority Critical patent/KR930006138Y1/ko
Publication of KR910001745U publication Critical patent/KR910001745U/ko
Application granted granted Critical
Publication of KR930006138Y1 publication Critical patent/KR930006138Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

3진 논리 회로
제1도는 본 고안의 회로도.
제2도는 본 고안을 설명하기 위한 진리표.
* 도면의 주요부분에 대한 부호의 설명
1-4 : 제1-제4전류 밀터부 5 : 출력부
6 : 출력단자 IN1, IN2: 입력단자
본 고안은 3진 논리회로에 관한 것으로서, 특히 2개의 3진 입력과 1개의 출력을 가진 회로에서 2개의 입력이 모두 '하이'일때는 출력이 '하이'상태로 되게하고, 2개의 입력이 모우 '로우'일때는 출력이 '로우'상태로 되게하며, 나머지 경우에는 모두 개발상태가 되도록한 3진 논리회로에 관한 것이다.
종래에는 이와같은 3진 논리회로를 구비하고 있지 못하므로해서, 본고안과 같은 논리상태를 출력시킬수 없는 단점이 있었다.
본 고안은 이와같은 종래의 단점을 해소시키기 위하여 다수개의 전류밀러부, 전류공급원, 다이오드 및 2개의 트랜지스터로 구성된 출력부를 연결구성하여 2개의 입력이 모두 '하이'상태이면 출력도 '하이'상태가 되도록 하고, 2개의 입력이 모두 '로우'상태이면 그 출력도 '로우'상태가 되도록하되 다른 모든 경우에는 개방된 상태가 유지되도록한 3진 논리회로를 제공하는 것을 목적으로 하는 것으로서, 이하 첨부된 도면을 참조하여 본 고안을 상세히 설명하면 다음과 같다.
제1도에 나타낸 바와같이 본 고안의 구성은 입력단자(IN1)에 저항(R1)을 통해 다이오드(D1), (D2)의 트랜지스터(Q1), (Q2)로 구성된 제1전류 밀러부(1)를 연결하되, 그 출력단자(O1)는 제3전류 밀러부(3)의 출력단자와 전류공급원(I1)의 입력단자 및 트랜지스터(Q5), (Q10)로 구성된 출력부(5)의 입력단자(I11)에 공접하고 다이오드(D5)와 트랜지스터(Q6), (Q7)로 구성된 제2전류 밀러부(2)의 출력단자(O2)는 전류공급원(I2)과 제4전류 밀러부(4)의 출력단자 및 출력부(5)의 트랜지스터(Q10)의 베이스에 공접하고, 입력단자(IN2)는 저항(R2)을 통해 다이오드(D3), (D4)와 트랜지스터(Q3), (Q4)로 구성된 제2전류 밀러부(3)에 연결하고, 저항(R4)을 통해서는 다이오드(D6)와 트랜지스터(Q8), (Q9)로 구성된 전제 4전류 밀러부(4)에 연결하여서 구성된 것으로서, 여기서 6은 출력단자, Vcc는 5V의 직류전원 전압이다.
이와같이 구성된 본 고안의 작용효과를 제2도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 두입력단자(IN1), (IN2)에 모두 '하이'신호가 인가되면 역방향 다이오드(D1)-(D4)에 의해 제1 및 제3전류밀러부(1), (3)의 트랜지스터(Q1)-(Q4)는 오프되고, 다이오드(D5), (D6)은 순방향으로 연결되어 있음에 따라 제2 및 제4전류밀러부(2), (4)내의 트랜지스터(Q6)-(Q9)는 온이된다.
따라서, 즉 트랜지스터(Q2), (Q4)가 오프됨에 따라 전류공급원(I1)에 의해 트랜지스터(Q5)는 온이된다.
또한 트랜지스터(Q6)에 흐르는 전류(ICQ6)는이며, 여기서 VHiGH는 '하이' 입력신호 전압으로 약 3V이고, VBE는 트랜지스터(Q6)의 베이스와 에미터 사이에 걸리는 전압으로 약 0.7V로서, 저항(R3), (R4)값은 각각 15KΩ이라하면 트랜지스터(Q6)에 흐르는 전류는가 되는데 트랜지스터(Q7)에 흐르는 전류 역시 트랜지스터(Q6)에 흐르는 전류치와 대략 동일하다.
따라서 트랜지스터(Q9)에도 약 100㎂정도의 전류가 흐르게 됨에 따라 약 20㎂의 전류값을 갖는 전류공급원(I2)보다 크게되므로 트랜지스터(Q10)의 베이스에는 '로우'신호가 인가되어 트랜지스터(Q10)는 오프된다.
따라서 출력단자(6)에는 제2도의 진리표에서와 같이 '하이'신호가 출력된다.
한편, 두입력단자(IN1), (IN2)에 모두 '로우'신호가 인가되면 다이오드(D1)-(D4)는 각각 순방향 접속상태가 됨에따라 제1 및 제3전류필터부(1), (3)의 트랜지스터(Q1)-(Q4)는 온이되고, 다이오드(D5), (D6)는 역방향이 됨에 따라 제2 및 제4전류필터부(2), (4)의 트랜지스터(Q6)-(Q9)는 오프된다.
이에따라 트랜지스터(Q5)는 오프되고, 트랜지스터(Q10)는 전류공급원(I2)에 의해 온이됨에 따라 출력단자(6)에는 '로우'신호가 출력된다.
이때 트랜지스터(Q1)의 콜렉터 전류(ICQ1)는로서 여기서 VLOW는 '로우'입력신호 전압으로 약 1V로서 저항(R1), (R2)값을 각각 25KΩ이라고 가정하면 그전류값(ICQ1)은가 된다.
또한 입력단자(IN1), (IN2)중 어느 한쪽이라도 오프되었을 경우에는 오프된 입력신호에 의해 입력단에 흐르는 전류(IC)는가 되어 약 37.5[㎂]의 전류가 흐름에 따라 각각 약 20㎂의 전류치를 갖는 전류공급원(I1), (I2)의 전류치보다 크게되어 출력단자(6)는 오프된 상태가 된다.
한편, 투입력단자(IN1), (IN2)가 인가되는 입력신호가 각각 '하이''로우' 또는 '로우''하이'로 입력될 경우에는 '하이'신호에 대해 트랜지스터(Q6-Q8)가 온이되고, '로우'신호에 대해 트랜지스터(Q1)-(Q4)가 온이됨에 따라 출력부(5)의 두 트랜지스터(Q5), (Q10)는 오프된 상태를 유지하게 되어 출력단자(6)는 개방된 상태를 유지한다.
이상에서 설명한 바와같이 본 고안에 의하면 두입력이 같은 신호로 입력될때 그 출력도 그입력에 상응하는 출력과 같고, 두입력이 서로 다를때는 출력이 개방된 상태를 유지할수 있는 실용적인 고안인 것이다.

Claims (1)

  1. 입력단자(IN1)에 저항(R1)을 통해 다이오드(D1), (D2)와 트랜지스터(Q|1), (Q2)로 구성된 제1전류밀러부(1)를 연결하되 그 출력단자(O1)는 제3전류밀러부(3)의 출력단자와 전류공급원(I1)의 입력단자 및 트랜지스터(Q5), (Q10)로 구성된 출력부(5)의 입력단자(I11)에 공접하고, 다이오드(D5)와 트랜지스터(Q6), (Q7)로 구성된 제2전류밀러부(2)의 출력단자(O2)는 전류공급원(I2)과 제4전류밀러부(4)의 출력단자 및 출력부(5)의 트랜지스터(Q10)의 베이스에 공접하고, 입력단자(IN2)는 저항(R2)을 통해 다이오드(D3), (D4)와 트랜지스터(Q3), (Q4)로 구성된 제3전류밀러부(3)에 연결하고, 저항(R4)을 통해서는 다이오드(D6)와 트랜지스터(Q8), (Q9)로 구성된 제4전류밀러부(4)에 연결하여서 구성된 3진 논리 회로.
KR2019890009580U 1989-06-30 1989-06-30 3진 논리 회로 KR930006138Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890009580U KR930006138Y1 (ko) 1989-06-30 1989-06-30 3진 논리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890009580U KR930006138Y1 (ko) 1989-06-30 1989-06-30 3진 논리 회로

Publications (2)

Publication Number Publication Date
KR910001745U KR910001745U (ko) 1991-01-25
KR930006138Y1 true KR930006138Y1 (ko) 1993-09-13

Family

ID=19287835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890009580U KR930006138Y1 (ko) 1989-06-30 1989-06-30 3진 논리 회로

Country Status (1)

Country Link
KR (1) KR930006138Y1 (ko)

Also Published As

Publication number Publication date
KR910001745U (ko) 1991-01-25

Similar Documents

Publication Publication Date Title
JPS5910031A (ja) スイツチ回路
JPS60500987A (ja) Ａｎｄ／ｎａｎｄ機能を備えたｔｔｌ−ｅｃｌ入力変換回路
JP2852972B2 (ja) 差動出力端を有するｔｔｌからｅｃｌ／ｃｍｌへの変換回路
KR930006138Y1 (ko) 3진 논리 회로
US5349242A (en) Bidirectional switch circuit with automatic return-current path selector
JP2851730B2 (ja) プログラマブルコントローラ
JP2760017B2 (ja) 論理回路
KR950005811B1 (ko) 비교기 회로
JPH0687537B2 (ja) レベルシフト回路
JPS60217727A (ja) 論理回路
JPH0753310Y2 (ja) 差動型アナログスイッチ
JPH1141801A (ja) 電圧クランプ回路
KR940000251Y1 (ko) 3진 인버터 회로
KR930006084Y1 (ko) 3입력 인버터회로
KR930005167Y1 (ko) 모드제어논리 스위치 회로
JP3042471B2 (ja) インタフェイス回路
JP3294909B2 (ja) 電子スイッチ回路
JP3246081B2 (ja) 磁気ヘッドのライトドライバー回路
KR930006082Y1 (ko) 3진 논리 변환회로
KR930007834Y1 (ko) 3진 논리 버퍼
JPH0748653B2 (ja) 半導体集積回路装置
JPH01166611A (ja) コンパレータ
JPH03198420A (ja) 論理集積回路
JPS63304719A (ja) Ｅｃｌ論理回路
JPH0823245A (ja) 定電圧ブリッジ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee