JPH01166611A

JPH01166611A - コンパレータ

Info

Publication number: JPH01166611A
Application number: JP62324499A
Authority: JP
Inventors: Norihito Nakamura; 憲仁中村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-12-22
Filing date: 1987-12-22
Publication date: 1989-06-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）アナログバイポーラＩＣ等のコンパレータに係わり、特
に入力閾値にヒステリシスを付与する技術に関する。

（従来の技術）コンパレータでは、出力反転時のチャタリングを無くし
安定動作を確保するため、入力閾値に適当な幅のヒステ
リシスを設ける。

第４図はこの種の従来のコンパレータ回路の構成を示す
。

コンパレータはふつう高利得の直流差動増幅器１の一方
の入力端子に入力電圧Ｖ＋を、他方の入力端子に基準電
圧Ｖ　を与えることにより構成するが、従来は基準電圧
Ｖ　を定める分圧抵抗２゜３の一方の抵抗３にトランジ
スタ４を介して別の抵抗５を並列接続し、トランジスタ
４を増幅器１の出力電圧Ｖ　に応じてオン・オフさせる
ようにしてヒステリシスを作っている。つまり、図示の
回路では、出力電圧Ｖ　が“低”レベルの状態の時はト
ランジスタ４はオフ状態のため、基準電圧■　は電源電
位Ｖ、に抵抗２，３の分圧比を乗じた値となるが、出力
電圧■　が反転して“高“しベルの状態になると、トラ
ンジスタ４がターンオンし分圧比は抵抗２の抵抗値と抵
抗３．５の並列抵抗値との比となるため、基準電圧Ｖ　
は前の値より低下する。

こうして、従来はコンパレータの出力電圧Ｖ。

に応じて基準電圧Ｖ　を変化させることにより、「入力閾値にヒステリシスを付与している。

（発明が解決しようとする問題点）第５図（ａ）、（ｂ）の様に複数のコンパレータＩＡ〜
１．に同一系統の回路から基準電圧ｖｒＡ〜ＶｒＤ供給
している場合、例えばコンパレータ１＾に従来回路によ
りヒステリシスを設けると、このコンパレータ１＾のた
めに、他のコンパレータＩＢ〜１．の基準電圧Ｖｒ８〜
ｖｒＤまでもが影響を受けてしまう。

これを避ける為には、各コンパレータの基準電圧を独立
に設定するしかないが、これだと素子数が増加してしま
う。また独立に設定した場合、各基準電圧の相対誤差が
大きくなってしまう。

本発明は、複数のコンパレータが同一系統の回路を基準
電圧源として各々使用している場合でも、他のコンパレ
ータの基準電圧に影響を与える事なく、充分なヒステリ
シスを単純な構成にて実現できるコンパレータを提供す
る事を目的とする。

〔発明の構成〕

（問題点を解決するための手段）本発明は、高利得の直流差動増幅器の一方の入力端子に
基準電圧を与え他方の入力端子に入力電圧を与えること
により構成されるコンパレータであって、前記差動増幅
器の各入力端子の入力回路はＰＮＰ形トランジスタのダ
ーリントン接続回路で構成され、これら入力回路の一方
又は双方の前後段トランジスタの相互接続点と前記差動
増幅器の出力との間にダイオードが挿入されているコン
パレータを提供するものである。

（作　用）上記構成によると、ダイオードが逆阻止されるような出
力電圧の状態時には、ダイオードは逆阻止状態で何ら機
能しないので、ダイオードの無い通常の差動増幅器と同
じ動作が得られ、入力閾値は基準電圧に一致する。

この状態から入力電圧が変化して基準電圧を通過すると
、出力電圧は反転する。すると、ダイオードは順バイア
スされ導通状態となる。これにより、出力電圧とダイオ
ードの順方向電圧降下とで決まる一定の値に、入力回路
の前後段トランジスタの相互接続点の電圧が固定される
。即ち、基準電圧には関係なく上記相互接続点の電圧が
上記−定の値に固定される。この事は、基準電圧には実
際には何ら変更を加えていないが、基準電圧が上記相互
接続点の電圧を上記一定の値とするような電圧に変化し
たことと等価である。従って、この状態から出力電圧を
再び反転させるためには、入力電圧は実際の基準電圧で
はなく等価的に変化した基準電圧を通過しなければなら
ない。

このように、本発明は基準電圧に実際には何の変更も加
えることなく、等価的に基準電圧を変化させて入力閾値
にヒステリシス特性を付与するものである。

（実施例）以下、実施例により説明する。

第１図は本発明に係るコンパレータの一実施例を示す回
路図である。

このコンパレータは高利得の直流差動増幅器により構成
され、基準電圧Ｖ　は差動増幅器の非反「転入力端子（＋）に、入力電圧Ｖ＋は反転入力端子（−
）それぞれ与えられる。差動増幅器の非反転入力端子（
＋）側の入力回路は２個のＰＮＰ形トランジスタ１１．
１２のダーリントン接続回路により構成され、同様に反
転入力端子（−）側の入力回路も２個のＰＮＰ形トラン
ジスタ１３゜１４のダーリントン接続回路により構成さ
れている。この両入力回路の後段のトランジスター２゜
１４のエミッタは共通の定電流源１５に接続され、コレ
クタはトランジスタ１６．１７より成るカレントミラー
回路に接続されている。また、非反転入力端子（＋）側
入力回路の後段のトランジスタ１２のコレクタに出カド
ランシスター８のベースが接続され、この出カドランシ
スター８のコレク夕は定電流源１９に接続されると共に
出力端子（ＯＵＴ）に接続されている。定電流源２０，
２１は補助の電流源である。尚、定電流源１５，１９．
２１．２０は抵抗負荷でもよい。

以上の構成は差動増幅器の構造として既に公知のもので
あるが、この公知の構成に加えて、反転入力端子（−）
個入力回路の前後段トランジスタ１３．１４の相互接続
点と出力端子（ＯＵＴ）との間に、ダイオード２２が出
力電圧Ｖ　の“低”レベルのとき順バイアスとなる方向
で挿入されている。

このような構成において、基準電圧Ｖ　を所定の正電圧
とし、いま入力電圧ｖ１が基準電圧ｖｒより低い状態に
あるとする。このとき反転入力端子（−）個入力回路の
トランジスタ１３．１４はオン状態、非反転入力端子（
＋）側の入力回路と各トランジスタ１１．１２はオフ状
態にあり、トランジスター４にはコレクタ電流が流れで
るがトランジスター２には流れていない。トランジスタ
ー４のコレクタ電流はカレントミラー回路のトランジス
タ１６のコレクタ電流となるから、カレントミラー回路
の他方のトランジスター７にも同じコレクタ電流が流れ
ようとする。このとき、トランジスター７にはトランジ
スター２からはコレクタ電流が供給されないから、出カ
ドランシスター８のベースよりこれを供給しようとし、
そのベース電位は低くなる。従って、出カドランシスタ
ー８はオフ状態とあり、出力電圧Ｖ　は“高”しベル、
ダイオード２２は逆阻止状態となっている。

その後入力電圧ｖ１が上昇して基準電圧■、を上回ると
反転入力端子（−）側の入力トランジスタ１３．１４は
ターンオフし、非反転入力端子（＋）側の人力トランジ
スタ１１．１２がターンオンする。これにより、出カド
ランシスター８のベース電位は上がり、出カドランシス
ター８はターンオンし、出力電圧Ｖ　は“低ルベル、ダ
イオード２２は順バイアスされて導通状態となる。

この“低ルベル時の出力電圧Ｖ　の値を例えば０ｖとす
ると、トランジスタ１３と１４の相互接読点の電圧は出
力電圧Ｖ　のＯｖにダイオードの順方向電圧降下を加え
た値つまり約０．７ｖとなる。従って、この状態から再
び入力電圧ｖ１が低下して出力電圧Ｖ　を“高″レベル
に反転させるためには、入力端子Ｖ１はトランジスタ１
３と１４の相互接続点の電圧０．７Ｖからトランジスタ
１３のエミッタ・ベース間順電圧降下分だけ低い値つま
り約Ｏ■よりも低下しなくてはならない。

即ち、人力閾値が基準電圧Ｖ　（所定の正電圧）「からＯｖに下がったことになる。

こうして、基準電圧Ｖ　には何ら変更を加える「ことなく、出力電圧Ｖ　が“低ルベルから“高”レベル
へ転じる時の入力閾値にヒステリシスが付与される。

第２図は本発明の第２の実施例を示す。

この実施例において、差動増幅器の公知の構成部分は第
１図のそれと同一である。異なる点は、非反転入力端子
（＋）個入力回路のトランジスタ１１．１２の相互接続
点と出力端子（ＯＵＴ）との間に、ダイオード２３が出
力電圧Ｖ　の“高”レベル時に順バイアスとなる方向で
挿入されている点である。

この構成においては、入力電圧Ｖ１が基準電圧■　（正
のある電圧とする）より高い時には、出力電圧Ｖ　は“
低°レベルにあるのでダイオード２３は逆阻止状態とな
って何ら機能しない。この状態から入力端子Ｖ＋が低下
し基準電圧ｖｒを下回ると、出力電圧Ｖ　は“高”レベ
ルに転じ、ダイオード２３は導通状態となる。従って、
トランジスタ１１．１２の相互接続点の電位は“高”レ
ベルの出力電圧Ｖ　（例えば５Ｖ）よりダイオ−ド２３
の順電圧降下分（約０，７Ｖ）だけ低い値約４．３ｖと
なり、この値より更にエミッタ・ベース間順電圧降下分
（約０．７Ｖ）だけ低い値約３．６ｖに基準電圧Ｖ　が
なったと等価の状態となる。即ち、基準電圧Ｖ　の実際
の値を例えば２■とすると、基準電圧Ｖ　が２Ｖから３
．６Ｖへ上昇したと等価の状態となる。従って、この状
悪から入力電圧ｖ１が再び上昇して出力電圧Ｖ。

を“高２レベルから“低”レベルに反転させるためには
、入力電圧Ｖ１は等価的に上昇した基準電圧Ｖ　の値３
．６Ｖよりも高くならなければならない。

こうして、実際の基準電圧Ｖ　には何ら変更を加えるこ
となく、出力電圧■　が“高″レベルから“低”レベル
へ転じる時の入力閾値にヒステリシスが付与される。

第３図は本発明の第３の実施例を示すもので、第１図と
第２図のダイオード２２．２３を共に有する点が特徴で
ある。

この実施例では、出力電圧が“低”レベルから“高”レ
ベルへ転じる時にも、また“高°レベルから“低”レベ
ルへ“転じる時にも、入力閾値にヒステリシスが付与さ
れる。

尚、以上の実施例ではヒステリシスを付与するために挿
入されるダイオードは１段であるが、基準電圧の値や設
定すべきヒステリシスの幅に応じて直列に２段、３段と
挿入することも考えられる。

〔発明の効果〕

以上説明したように、本発明によれば、コンパレータを
構成する差動増幅器の反転、非反転側入力回路をダーリ
ントン接続回路とし、これらダーリントン接続回路の一
方又は双方の前後段トランジスタの相互接続点と差動増
幅器の出力とのｒＨ７にダイオードを挿入して出力電圧
に応じて相互接続点の電圧を変えられるようにしている
ため、実際の基準電圧を変えることなく等価的に基準電
圧を表化させて入力閾値にヒステリシスを付与すること
ができ、よって他の回路に影響を及ぼすことなくヒステ
リシスを付与することができる。また、ダイオードを挿
入するという極めて簡単な構成の付加だけで済むため、
チップサイズの縮小やコスト低減にも寄与できる。

【図面の簡単な説明】

第１図は本発明に係るコンパレータの第１実施例の回路
図、第２図は同じく第２実施例の回路図、第３図は同じ
く第３実施例の回路図、第４図は従来のコンパレータの
回路図、第５図（ａ）、（ｂ）は従来技術の問題点を説
明するための回路図である。１１．１３・・・入力回路の前段のトランジスタ、１２
．１４・・・入力回路の後段のトランジスタ、１８・・
・出力トランジスタ、２２．２３・・・ダイオード。出願人代理人　　佐　　藤　　−雄罠１図　　　　馬２図第、３図罠５（ｂ）図

Claims

【特許請求の範囲】

高利得の直流差動増幅器の一方の入力端子に基準電圧を
与え他方の入力端子に入力電圧を与えることにより構成
されるコンパレータであって、前記差動増幅器の各入力
端子の入力回路はＰＮＰ形トランジスタのダーリントン
接続回路で構成され、これら入力回路の一方又は双方の
前後段トランジスタの相互接続点と前記差動増幅器の出
力との間にダイオードが挿入されているコンパレータ。