JPH01103168A - パルス幅変調波発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パルス幅変調波発生回路、特に１例えばパル
ス幅変調による電圧制御によってモーターを制御するた
めに、基準三角波電圧と被変調入力電圧を比較してパル
ス幅変調された出力を得るパルス幅変調波発生回路に関
する。

〔従来の技術〕

従来、双極性のパルス幅変調波を得る回路として１例え
ば第６図に示すものがある。演算増幅器２０の非反転入
力端子と演算増幅器２１の反転入力端子とに被変調入力
電圧Ｖｉｎが加えられ、演算増幅器２０の反転入力端子
と演算増幅器２１の非反転入力端子とに基準三角波電圧
Ｔが加えられる。

被変調入力電圧Ｖｔｎと基準三角波電圧γとが第７図（
Ａ）に示すような関係で変化したとすると。

演算増幅器２０および２１の出力ＶｏｐｌおよびＶｏｐ
２は、それぞれ第７図（Ｂ）、（Ｃ）に示すような波形
となり、２つ併せて双極性のパルス幅変調波とすること
ができる。

〔発明が解決しようとする問題点〕

パルス幅変調による電圧制御によりモーターを制御した
りすることが広く行われているが、用途が拡大するにつ
れて、制御回路の簡便さとＩｔＩＩ！１２Ｉ性能の向上
が強く要求されるようになってきた。

しかるに、前記従来の回路では、演算増幅器２０および
２１からの出力電流を制御することができない、このた
め、モーター等の負荷に対して。

所定（定格）の値以上の電流が流れないように制限する
ことが難しいという問題があった。

本発明は、上記の欠点を解決することを目的としており
、簡単な構成によって、出力電流を制限できるようにし
たパルス幅変調波発生回路を提供することを目的として
いる。

〔問題点を解決するための手段〕

本発明は、上記目的を達成するために、基準三角波と被
変調入力との比較を行う演算増幅器と接地電位との間に
挿入された抵抗素子と、前記抵抗素子を流れる前記演算
増幅器の出力電流が所定の値以上であることを検出する
手段と、前記演算増幅器への前記被変調入力を制限する
手段とを備えるようにして、前記出力電流の値が前記所
定の値以上である時に、前記演算増幅器への前記被変調
入力を制限することによって、前記出力電流を制限する
ようにしたことを特徴としている。

〔実施例〕

第１図は本発明に係るパルス幅変調波発生回路の一実施
例の構成を示し、第２図および第３図は第１図図示実施
例の動作波形を示している。

第１図において、ｌないし４は比較器としての演算増幅
器、５および６はダイオード、フないし１１は抵抗素子
、１２は容量素子、１３は負荷である。

また、Ｖｉｎは被変調入力電圧、　＋Ｖｃｃ１および＋
Ｖｃｃｔは正の電源（＋Ｖｃｃ＋　≧＋Ｖｃｃｌ）。

ＧＮＤは基準電位としての接地電位（電源）、αは電源
電位＋Ｖｃｃｔと電位子％Ｖｃｃｌとの間で変化する基
準三角波（電圧）、βは電源電位ＧＮＤと電位子％ｖｃ
ｃｌとの間で変化するαと同相の基準三角波（電圧）、
Ｖｒｅｆは出力電流１．、ｉ。

を制限するための参照電位である。

演算増幅器３は１例えばモーター等のインダクタンス成
分を含む負荷の駆動に適した電流相似形であり、電源＋
Ｖｃｃ＋　とＧＮＤとの間で動作し。

Ｖｉｎ＞＋％ＶＣＣｔの場合において（第３図（Ａ））
。

Ｖｉｎ＞αの時その出力をハイレベル（＋　Ｖｃｃｔ）
とし、Ｖｉｎ＜αの時その出力をロウレベル（Ｇ　Ｎ　
Ｄ）とする（第３図（Ｂ））、出力がハイレベルの時。

出力電流１１は、　＋Ｖｃｃ＋−演算増幅器３−負荷１
３→演算増幅器４→抵抗ｌＯ→ＧＮＤの順に流れる。出
力電流１．による抵抗１０での電圧降下によって生ずる
電位ｖＡは、演算増幅器１において参、照電圧Ｖｒｅｆ
と比較される。即ち、抵抗１０は、演算増幅器３の出力
電流を検出（監視）するための手段であり、他方の演算
増幅器４の接地電位（電源）ＧＮＤ側に設けられる。

なお＊　Ｖｉｎ＞＋％Ｖｃｃｌの場合、演算増幅器４の
出力はロウレベルとなるようにされる。第３図（Ｃ））
。

演算増幅器４は１例えば電流相似形であり。

電源＋Ｖｃｃ＋　とＧＮＤとの間で動作し、　　Ｖｉｎ
＜＋％Ｖｃｃｌの場合において（第２図（Ａ））。

Ｖｉｎ＜βの時その出力をハイレベル（＋Ｖｃｃ＋）と
し、Ｖｉｎ＞βの時その出力をロウレベル（ＧＮＤ）と
する（第２図（Ｃ））、出力がハイレベルの時。

出力電流りは、　　＋ＶＣＣ＋＝演算増幅器４−負荷１
３−演算増幅器３−抵抗９→ＧＮＤの順に流れる。出力
電流りによる抵抗９での電圧降下によって生ずる電位Ｖ
、は、演算増幅器２において参照電圧Ｖｒｅｆと比較さ
れる。即ち、抵抗９は、演算増幅器４の出力電流を検出
（監視）するための手段であり、他方の演算増幅器３の
電源ＧＮＤ側に設けられる。

なお、Ｖｉｎ＜＋％ＶＣＣｇの場合、演算増幅器３の出
力はロウレベルとなるようにされる（第２図（Ｂ））。

抵抗１１および容量１２は、雑音除去のための回路であ
り、電位Ｖ、側にも設けてもよい。

制御側の演算増幅器１および２は電源＋Ｖｃｃ＊とＧＮ
Ｄとの間で動作する。演算増幅器ｌは、　Ｖｒｅｆ　＞
Ｖａの時その出力をハイレベル（＋Ｖｃｃｔ）とし、　
　Ｖｒｅｆ　＜Ｖａの時その出力をロウレベル（ＧＮＤ
）とする、一方、演算増幅器２ハ、　Ｖ　ｒｅｆ　＞　
Ｖ　ｍの時その出力をロウレベル（Ｇ　Ｎ　Ｄ）とし、
　Ｖｒｅｆ　＜ＶＢの時その出力をハイレベル（＋ＶＣ
ＣＩ）とする。

ダイオード５および６は、　Ｖｒｅｆ　＞ＶａまたはＶ
ｒｅｆ　＞ｖ、の時に夫々逆バイアスされ、演算増幅器
１および２を演算増幅器３および４から切り離す。

これによって、出力電流が電位Ｖｒｅｆによって定まる
所定の値以上であることが検出され、出力段の演算増幅
器３および４への被変調入力が制限される。即ち、出力
電流が制限される。

（１）　＋Ｖｃｃｇ　＞Ｖｉｎ＞＋％Ｖｃｃｌの時被変
調入力電圧Ｖｉｎが基準三角波αより大きい期間だけ、
演算増幅器３の出力がハイレベルとなり、出力電流１１
が流れる。これにより抵抗ｉ。

において発生した電位Ｖ、は、逐次、参照電位Ｖｒｅｆ
　と比較される。

今、　Ｖｒｅｆ　＞Ｖａであったとすると、演算増幅器
１の出力はハイレベル（＋Ｖｃｃ＊）であるからダイオ
ード５は逆バイアスされる。従って、演算増幅器３は演
算増幅器１の影響は受けない。

この時、演算増幅器３の入力インピーダンスは抵抗７に
比べて大きいから、被変調入力電圧Ｖｉｎは略そのまま
の値で演算増幅器３に入力される。

これにより、第３図（Ｄ）に示す如く、パルス幅変調さ
れた信号が負荷１３に印加される。負荷１３がモーター
であれば、前記信号の印加により。

所定の方向に回転する。

一方Ｖｒｅｆ＜Ｖ４であったとすると、演算増幅器１の
出力はロウレベル（ＧＮＤ）であるがらダイオード５は
順バイアスされる。従って、演算増幅器３の出力はロウ
レベル（ＧＮＤ）とされる。

この時、出力電流ｉ１　に着目すると１次のようになる
。

即ち、ダイオード５の順バイアスによって、被変調入力
電圧Ｖｉｎについてみると、演算増幅器３への経路の他
に、抵抗７→ダイオード５−演算増幅器１−ＧＮＤとい
う経路が形成される。この場合、抵抗７とダイオード５
の接続点の電位は、これらと演算増幅器１の出力インピ
ーダンスとによって決定され、被変調入力電圧Ｖｉａよ
り小さくなる。また、演算増幅器３への入力電流は、前
記２つの経路のインピーダンスの比によって２つに分配
されるので、小さくされる。従って、出力電流１１の増
加により電位ｖＡが上昇し所定の電位Ｖ　ｒｅｆより大
きくなると、演算増幅器３の非反転入力端子への入力電
圧および入力電流は共に小さくされる。入力電流が小さ
くなることにより、出力電流ｌ、も小さくされ、電位Ｖ
ｒｅｆに相当する値で制限（リミット）される、なお、
上記のように非反転端子への入力電圧が極めて小さくな
った時は、演算増幅器３の出力が、Ｖｉｎ＞αにも拘ら
ず１反転する（ロウレベルとなる）ことはいうまでもな
い。

（２）＋％Ｖｃｃ＝　＞Ｖｉｎ＞ＧＮＤの時被変調入力
電圧Ｖｉｎが基準三角波βより小さい期間だけ、演算増
幅器４の出力がハイレベルとなり、出力電流ｉ１が流れ
る。これにより抵抗９において発生した電位Ｖ、は、逐
次、参照電位Ｖｒｅｆと比較される。

今、　　Ｖｒｅｆ　＞Ｖｍであったとすると、演算増幅
器２の出力はロウレベル（Ｇ　Ｎ　Ｄ）であるからダイ
オード６は逆バイアスされる。従って、演算増幅器４は
演算増幅器２の影響は受けない。

この時、演算増幅器４の入力インピーダンスは抵抗８に
比べて大きいから、被変調入力電圧Ｖｉｎは略そのまま
の値で演算増幅器４に入力される。

これにより、第２図（Ｄ）に示す如く、パルス幅変調さ
れた信号が負荷１３に印加される。出力電流ｉ、により
負荷に発生する電圧を正の電圧とすれば、出力を流ｉ、
による電圧は負の電圧と言うことができる。

負荷Ｉ３がモーターであれば、前記信号の印加により、
前記所定の方向とは逆方向に回転する。

一方ｒ　Ｖｒｅｆ　＜Ｖ＠であったとすると、演算増幅
器２の出力はハイレベル（＋Ｖｃｃｚ）であるからダイ
オード６は順バイアスされる。従って、演算増幅器４の
出力はロウレベル（Ｃ，ＮＤ）とされる。

この時、出力電流１２に着目すると１次のようになる。

即ち、ダイオード６の順バイアスによって、被変調入力
電圧Ｖｉｎについて、　　＋Ｖｃｃｔ−演算増幅器２→
ダイオード６→砥抗８→Ｖｉｎという経路が形成される
。この場合、演算増幅器４への入力電圧は大きくされ、
入力電流は小さくされる。入力電流が小さ（なることに
より出力電流１８も小さくされ、電位Ｖｒａｆに相当す
る値で制限（リミフト）される、なお、このように反転
端子への入力電圧が極めて大きくなった時は、演算増幅
器４の出力が＋　　Ｖｉｎ＜βにも拘らず１反転する（
ロウレベルとなる）ことはいうまでもない。

以上により１本発明によれば、参照電位Ｖｒｅｆを適当
な値に設定することにより、出力電流を制限することが
できる。

また、演算増幅器とダイオード（および抵抗）とのみで
出力電流を制限したパルス幅変調波が得られ１回路構成
が簡単かつ安価になる。

さらに、パルス幅変調であるので、低損失である。

第４図は本発明の他の実施例を示す図である。

第４図において、１４ないし１７はダイオード。

１８および１９ば抵抗素子である。

この実施例は、　　＋Ｖｃｃｌ　＞＋Ｖｃｃｔの場合の
回路構成を示す。即ち、演算増幅器１および２の出力振
幅が、演算増幅器３および４の動作（バイアス）範囲よ
り広いので、前記出力振幅を前記動作範囲内とするため
に、保護回路が付加されている。

演算増幅器３に対して、その電源＋Ｖｃｃ＋　とＧＮＤ
　（側の抵抗９）との間に、ダイオード１４と１５およ
び抵抗１８による保護回路が設けられている。これによ
り、演算増幅器３の非反転入力端子への入力は、　　＋
ＶＣＣ＋　＋ＶＦ　　（ダイオードの順方向電圧降下）
からＶ、までの範囲に制限される。演算増幅器４につい
ても同様である。

なお、この場合、基準三角波αは＋Ｖｃｃ、　＞α＞＋
％Ｖｃｃｔの範囲とされ、基準三角波βは＋〃Ｖｃｃ＋
　＞β＞ＧＮＤの範囲とされる。

このように１本実施例によれば、制御側の演算増幅器ｌ
および２の電源電位と、出力段の演算増幅器３および４
の電源電位とを等しくする必要が無い。

従って、第１図図示の実施例（＋Ｖｃｃ＋　≧＋Ｖｃｃ
ｔ）と併せて考えると９本発明によれば、前記２つの電
源電位の間の関係を精密にｉＪＲ整する必要はないので
、電源回路の構成を簡素化することができる。

第５図は本発明のさらに他の実施例を示す図である。

第５図において、２０は抵抗素子であり、第１図の抵抗
９および１０に相当するものである。即ち、この実施例
は、演算増幅器３および４の出力電流の検出を、共通に
、一つの検出手段によって行う例である。

第１図の例において、負荷１３に対して第３図（Ｄ）の
如き正電圧が印加される時、演算増幅器３によって出力
が制御され、出力電流は抵抗１０に流れる。一方、負荷
１３に対して第２図（Ｄ）の如き負電圧が印加される時
、演算増幅器４によって出力が制御され、出力電流は抵
抗９に流れる。

即ち、演算増幅器３および４の制御は１時間的に独立で
ある。従って、出力電流の検出を共通に行うことができ
る。

これにより、一つの電流検出抵抗を設け、かつ。

電＃ＧＮＤを共通にできる。つまり、出力段の２つの演
算増幅器３および４の電源、特に接地電位を共通にでき
るので、デュアル演算増幅器を用いることができる。

〔発明の効果〕

以上説明した如く１本発明によれば、インダクタンス成
分を持つ負荷を駆動するためにパルス幅変調波を発生す
る場合において、簡易な回路構成により、前記負荷に流
れる電流を所定の値以下に制限することができる。

【図面の簡単な説明】

第１図は本発明の一実施例構成図、第２図および第３図
は動作波形図、第４図はその他の実施例構成図、第５図
はさらにその他の実施例構成図。 第６図は従来のパルス幅変調波発生回路図、第７図は従
来の動作波形図を示す。 図中、工ないし４は演算増幅器、５．６および１４ない
し１７はダイオード、７ないし１１および２０は抵抗素
子、１２は容量素子を表す。

Claims (1)

【特許請求の範囲】
1. （１）基準三角波と被変調入力とを比較してパルス幅変
   調された出力を得るパルス幅変調波発生回路において、 前記比較を行うための演算増幅器と、 前記演算増幅器と接地電位との間に挿入された抵抗素子
   と、 前記抵抗素子を流れる前記演算増幅器の出力電流が所定
   の値以上であることを検出する手段と、前記演算増幅器
   への前記被変調入力を制限する手段とを備え、 前記出力電流の値が前記所定の値以上である時に、前記
   演算増幅器への前記被変調入力を制限することによって
   、前記出力電流を制限することができるようにしたこと
   を特徴とするパルス幅変調波発生回路。