JPH0159812B2 - - Google Patents
Info
- Publication number
- JPH0159812B2 JPH0159812B2 JP56011046A JP1104681A JPH0159812B2 JP H0159812 B2 JPH0159812 B2 JP H0159812B2 JP 56011046 A JP56011046 A JP 56011046A JP 1104681 A JP1104681 A JP 1104681A JP H0159812 B2 JPH0159812 B2 JP H0159812B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input
- voltage
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001681 protective effect Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/2173—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a biphase or polyphase circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は、電力系統を保護する保護継電器に
関し、特に静止形保護継電器の入力回路に関す
る。
関し、特に静止形保護継電器の入力回路に関す
る。
従来、この種の保護継電装置の入力回路として
第１図に示すものがあつた。第１図において、１
〜５は抵抗、６，７はダイオード、８，９は１〜
７の部分と共に演算回路を構成する第１及び第２
演算増幅器で、それらの相互的な接続を以下の動
作説明と共に説明する。
第１図に示すものがあつた。第１図において、１
〜５は抵抗、６，７はダイオード、８，９は１〜
７の部分と共に演算回路を構成する第１及び第２
演算増幅器で、それらの相互的な接続を以下の動
作説明と共に説明する。
動作において、第１の演算増幅器８の反転入力
に抵抗１を介して入力端１０から第２図ａに示す
正弦波の電圧V1を入力し、その非反転入力を接
地すると、その出力端に接続されたダイオード７
と帰還抵抗である抵抗２との接続点１１に電圧
V2は、第２図ｂに示すように半波整流波形のも
のとなる。電圧V1が正のときは、第１の演算増
幅器８の入出力端間に接続されたダイオード６が
導通し、その入出力端間が短絡され、電圧V2は
0Vとなる。ダイオード７は、電圧V1が正のとき
は抵抗２を介して第１の演算増幅器８の入力端に
電流が流れ込むのを阻止する。
に抵抗１を介して入力端１０から第２図ａに示す
正弦波の電圧V1を入力し、その非反転入力を接
地すると、その出力端に接続されたダイオード７
と帰還抵抗である抵抗２との接続点１１に電圧
V2は、第２図ｂに示すように半波整流波形のも
のとなる。電圧V1が正のときは、第１の演算増
幅器８の入出力端間に接続されたダイオード６が
導通し、その入出力端間が短絡され、電圧V2は
0Vとなる。ダイオード７は、電圧V1が正のとき
は抵抗２を介して第１の演算増幅器８の入力端に
電流が流れ込むのを阻止する。
電圧V2は抵抗３を介して第２の演算増幅器９
の反転入力に供給され、その非反転入力は接地さ
れ、更にその出力端１２は抵抗５を介して演算増
幅器９の反転入力に接続され、かつ抵抗５，４を
介して入力端１０に接続されているので、出力端
１２には第２図ｃに示すような全波整流波形の電
圧V3が出力される。すなわち、抵抗１，２，３
の値をＲ、抵抗４，５の値を2Rとする。
の反転入力に供給され、その非反転入力は接地さ
れ、更にその出力端１２は抵抗５を介して演算増
幅器９の反転入力に接続され、かつ抵抗５，４を
介して入力端１０に接続されているので、出力端
１２には第２図ｃに示すような全波整流波形の電
圧V3が出力される。すなわち、抵抗１，２，３
の値をＲ、抵抗４，５の値を2Rとする。
V1＞０のとき、V3＝−V1；
V1＜０のとき、V3＝V1−2V2＝V1−2V1＝−V1
となる。
もし、第２の演算増幅器９の帰還抵抗である抵
抗５と並列にコンデンサを接続すると、電圧V3
を平滑した電圧を出力端１２に得ることができ
る。
抗５と並列にコンデンサを接続すると、電圧V3
を平滑した電圧を出力端１２に得ることができ
る。
従来の保護継電装置の入力回路は、以上のよう
に構成されているので、出力端１２の後段に接続
される検出回路はその用途に応じて種々あり、そ
の用途に応じて入力信号を全波整流した波形やそ
の平滑電圧を得る場合があり、それぞれについて
入力回路を備える必要があるという問題点があつ
た。
に構成されているので、出力端１２の後段に接続
される検出回路はその用途に応じて種々あり、そ
の用途に応じて入力信号を全波整流した波形やそ
の平滑電圧を得る場合があり、それぞれについて
入力回路を備える必要があるという問題点があつ
た。
この発明は、上記のような従来の問題点を除去
するためになされたもので、無平滑出力と、平滑
又は正負両出力とを同一回路で得ることができる
保護継電装置の入力回路を提供することを目的を
する。
するためになされたもので、無平滑出力と、平滑
又は正負両出力とを同一回路で得ることができる
保護継電装置の入力回路を提供することを目的を
する。
以下、この発明の一実施例を図について説明す
る。第３図はこの発明の入力回路を示す。図中、
第１図と同一符号の部分は同一部分を示す。図に
おいて、１３は一端を抵抗１を介して入力端１０
に接続した抵抗、１４は一端を抵抗１３の他端に
接続した抵抗、１５は一端を入力端１０に接続し
た抵抗、１６は一端を抵抗１４，１５のそれぞれ
他端に接続した抵抗、１７は抵抗１４，１５，１
６の接続点を反転入力に接続し、非反転入力を接
地し、出力を抵抗１６を介して反転入力に帰還す
る第３の演算増幅器、１８は第１の演算増幅器８
の出力端と抵抗１３，１４の接続点１９との間に
接続されたダイオード、２０は第３の演算増幅器
１７の出力端である。
る。第３図はこの発明の入力回路を示す。図中、
第１図と同一符号の部分は同一部分を示す。図に
おいて、１３は一端を抵抗１を介して入力端１０
に接続した抵抗、１４は一端を抵抗１３の他端に
接続した抵抗、１５は一端を入力端１０に接続し
た抵抗、１６は一端を抵抗１４，１５のそれぞれ
他端に接続した抵抗、１７は抵抗１４，１５，１
６の接続点を反転入力に接続し、非反転入力を接
地し、出力を抵抗１６を介して反転入力に帰還す
る第３の演算増幅器、１８は第１の演算増幅器８
の出力端と抵抗１３，１４の接続点１９との間に
接続されたダイオード、２０は第３の演算増幅器
１７の出力端である。
次に動作を説明する。ここで、抵抗１３，１４
の値をＲ、抵抗１５，１６の値を2R、その他を
第１図のものと同様とし、第４図ａに示すように
正弦波の電圧V1が入力されたものとすると、そ
の正期間では第３図に点線で示すように電流が抵
抗１，１３及びダイオード１８を介して流れる。
これにより、接続点１９の電圧V4は、V4＝−V1
となる（第４図ｃ）。このとき、第１の演算増幅
器８の出力は、−V1−（ダイオード１８の順方向
電圧降下分）となり、ダイオード７はオフ、接続
点１１の電圧V2は第１および第２の演算増幅器
８，９の反転入力の電圧と同一の0Vとなつてい
る（第４図ｂ）。電圧V1の負の期間では、第３図
に一点鎖線で示すように電流がダイオード７、抵
抗２及び１を介して流れ、接続点１１の電圧V2
は、V2＝−V1となる（第４図ｂ）。
の値をＲ、抵抗１５，１６の値を2R、その他を
第１図のものと同様とし、第４図ａに示すように
正弦波の電圧V1が入力されたものとすると、そ
の正期間では第３図に点線で示すように電流が抵
抗１，１３及びダイオード１８を介して流れる。
これにより、接続点１９の電圧V4は、V4＝−V1
となる（第４図ｃ）。このとき、第１の演算増幅
器８の出力は、−V1−（ダイオード１８の順方向
電圧降下分）となり、ダイオード７はオフ、接続
点１１の電圧V2は第１および第２の演算増幅器
８，９の反転入力の電圧と同一の0Vとなつてい
る（第４図ｂ）。電圧V1の負の期間では、第３図
に一点鎖線で示すように電流がダイオード７、抵
抗２及び１を介して流れ、接続点１１の電圧V2
は、V2＝−V1となる（第４図ｂ）。
この場合、ダイオード１８はオフ、接続点１９
の電圧V4は0Vとなる。このような動作を反復す
ることにより、出力端１２の電圧V3（第４図ｄ）
は第１図の入力回路と同様の負の全波整流波形と
なり、出力端２０の電圧V5（第４図ｅ）は正の全
波整流波形となる。
の電圧V4は0Vとなる。このような動作を反復す
ることにより、出力端１２の電圧V3（第４図ｄ）
は第１図の入力回路と同様の負の全波整流波形と
なり、出力端２０の電圧V5（第４図ｅ）は正の全
波整流波形となる。
なお、上記実施例では、第２の増幅器９の出力
を帰還するために抵抗５のみを用いたが、これに
コンデンサ２１を第５図ａに示すように並列接続
して出力端１２に第６図ａに示すような平滑出力
を得るようにしてもよく、このように構成するこ
とによつて第２の演算増幅器９の出力端１２の後
段に接続される検出回路と第３の演算増幅器１７
の出力端の後段に接続される検出回路とでそれぞ
れ同一入力信号から独立に高速及び低速の２要素
のリレーが得られる。
を帰還するために抵抗５のみを用いたが、これに
コンデンサ２１を第５図ａに示すように並列接続
して出力端１２に第６図ａに示すような平滑出力
を得るようにしてもよく、このように構成するこ
とによつて第２の演算増幅器９の出力端１２の後
段に接続される検出回路と第３の演算増幅器１７
の出力端の後段に接続される検出回路とでそれぞ
れ同一入力信号から独立に高速及び低速の２要素
のリレーが得られる。
また、検出レベルの異なる２つの要素であるリ
レーの入力回路として第５図ｂに示すように第２
の演算増幅器９の反転入力端に抵抗２２を介して
基準電圧Vrefを印加するように構成することに
より、出力電圧V3は基準電圧Vref分シフトした
第６図ｃに示す波形の検出レベルが得られる。す
なわち、第５図ｂに示す入力回路では同一入力信
号から独立に高レベルおよび低レベルの２要素の
リレーを作ることができる。
レーの入力回路として第５図ｂに示すように第２
の演算増幅器９の反転入力端に抵抗２２を介して
基準電圧Vrefを印加するように構成することに
より、出力電圧V3は基準電圧Vref分シフトした
第６図ｃに示す波形の検出レベルが得られる。す
なわち、第５図ｂに示す入力回路では同一入力信
号から独立に高レベルおよび低レベルの２要素の
リレーを作ることができる。
この場合、保護継電装置の入力回路にはその後
段に当然に検出回路が接続されており、この検出
回路としては出力電圧V3が負となつたことを検
出することで入力レベルの大きさが基準電圧
Vrefとなつたことを検出することができる。す
なわち、基準電圧Vrefは検出レベルとして使用
することができる。ただし、第２および第３の演
算増幅器９，１７の反転入力は仮想の0Vに従来
回路と同様に保持される必要がある。
段に当然に検出回路が接続されており、この検出
回路としては出力電圧V3が負となつたことを検
出することで入力レベルの大きさが基準電圧
Vrefとなつたことを検出することができる。す
なわち、基準電圧Vrefは検出レベルとして使用
することができる。ただし、第２および第３の演
算増幅器９，１７の反転入力は仮想の0Vに従来
回路と同様に保持される必要がある。
以上のようにこの発明によれば３つの演算増幅
器を組合せる接続により、正負両出力の全波整流
波形が同時に得られるばかりか正負両出力が独立
に用いることができ、回路構成も簡単なので、安
価にすることができる。
器を組合せる接続により、正負両出力の全波整流
波形が同時に得られるばかりか正負両出力が独立
に用いることができ、回路構成も簡単なので、安
価にすることができる。
第１図は従来の入力回路を示す回路図、第２図
は第１図に示す入力回路の動作を説明する波形
図、第３図はこの発明の入力回路の第１の実施例
を示す回路図、第４図は第３図に示す入力回路の
動作を説明する波形図、第５図はこの発明の入力
回路の第２および第３の実施例を示す回路図、第
６図は第５図に示す入力回路の動作を説明する波
形図である。 １，２，３，４，５，１３，１４，１５，１６
…抵抗、６，７，１８…ダイオード、８，９，１
７…演算増幅器。なお、図中、同一符号同一部分
を示す。
は第１図に示す入力回路の動作を説明する波形
図、第３図はこの発明の入力回路の第１の実施例
を示す回路図、第４図は第３図に示す入力回路の
動作を説明する波形図、第５図はこの発明の入力
回路の第２および第３の実施例を示す回路図、第
６図は第５図に示す入力回路の動作を説明する波
形図である。 １，２，３，４，５，１３，１４，１５，１６
…抵抗、６，７，１８…ダイオード、８，９，１
７…演算増幅器。なお、図中、同一符号同一部分
を示す。
Claims (1)
- 【特許請求の範囲】 １ 反転入力に入力信号を導入し、かつ自己の出
力信号を互に極性を異にする第１及び第２のダイ
オードを介して上記反転入力に帰還する第１の演
算増幅器と、上記第１の演算増幅器の出力信号を
上記第１のダイオードを介して導入し、かつ自己
の出力信号を上記第１の演算増幅器及び自己の反
転入力に帰還する第２の演算増幅器と、上記第１
の演算増幅器の出力信号を上記第２のダイオード
を介して導入し、かつ自己の出力信号を上記第１
の演算増幅器及び自己の反転入力に帰還する第３
の演算増幅器とを備えた保護継電装置の入力回
路。 ２ 第２の演算増幅器は積分回路を構成すること
を特徴とする特許請求の範囲第１項記載の保護継
電装置の入力回路。 ３ 第２の演算増幅器は抵抗を介して基準電圧を
その反転入力に印加する接続を有することを特徴
とする特許請求の範囲第１項記載の保護継電装置
の入力回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56011046A JPS57126224A (en) | 1981-01-27 | 1981-01-27 | Input circuit for protection relay unit |
| US06/395,154 US4502013A (en) | 1981-01-27 | 1982-07-06 | Input converting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56011046A JPS57126224A (en) | 1981-01-27 | 1981-01-27 | Input circuit for protection relay unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57126224A JPS57126224A (en) | 1982-08-05 |
| JPH0159812B2 true JPH0159812B2 (ja) | 1989-12-19 |
Family
ID=11767090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56011046A Granted JPS57126224A (en) | 1981-01-27 | 1981-01-27 | Input circuit for protection relay unit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4502013A (ja) |
| JP (1) | JPS57126224A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59113769U (ja) * | 1983-01-21 | 1984-08-01 | 日本アビオニクス株式会社 | 絶対値回路 |
| US5349304A (en) * | 1993-02-12 | 1994-09-20 | Sgs-Thomson Microelectronics, Inc. | Operational amplifier having multiple positive inputs |
| US7215191B2 (en) * | 1998-06-26 | 2007-05-08 | Yamaha Corporation | Device for amplitude adjustment and rectification made with MOS technology |
| DE10238240A1 (de) * | 2002-08-21 | 2004-03-04 | Robert Bosch Gmbh | Verfahren zur Befüllung mindestens zweier Rezipienten sowie pneumatische Schaltung zur Durchführung des Verfahrens |
| WO2011041902A1 (en) * | 2009-10-09 | 2011-04-14 | Dh Technologies Development Pte. Ltd. | Apparatus for measuring rf voltage from a quadrupole in a mass spectrometer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3569841A (en) * | 1968-07-09 | 1971-03-09 | Peter L Richman | Harmonic-rejecting ac-to-dc converter |
| US3555432A (en) * | 1969-01-22 | 1971-01-12 | Us Navy | High-speed ac/dc converter |
| JPS5228621A (en) * | 1975-08-29 | 1977-03-03 | Hitachi Ltd | Full wave rectifier amplifier |
-
1981
- 1981-01-27 JP JP56011046A patent/JPS57126224A/ja active Granted
-
1982
- 1982-07-06 US US06/395,154 patent/US4502013A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57126224A (en) | 1982-08-05 |
| US4502013A (en) | 1985-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0202708A3 (en) | D.c. block capacitor circuit | |
| EP0348918A3 (en) | D/a converter | |
| JPH0159812B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6146566A (ja) | 絶対値回路 | |
| US4613776A (en) | Voltage to current conversion circuit | |
| JPS58172995A (ja) | 負荷電流検出回路 | |
| CA1202380A (en) | Dual output precision rectifier and regulator | |
| JPS6240951B2 (ja) | ||
| JPH0328603Y2 (ja) | ||
| KR930007538Y1 (ko) | 전압 강하가 없는 전파 정류회로 | |
| JPS6118457Y2 (ja) | ||
| US4340865A (en) | Electric amplifier circuits that respond to an input signal of either polarity to produce an output signal having a polarity corresponding to that of the input signal | |
| JPH0216042B2 (ja) | ||
| JPS5932216Y2 (ja) | 直流高電圧発生装置 | |
| JPH01300606A (ja) | 半波整流回路 | |
| JPS5912803Y2 (ja) | 温度補償付検波装置 | |
| JPS61237504A (ja) | 整流回路 | |
| JPH0337076Y2 (ja) | ||
| KR890000659Y1 (ko) | 모타의 속도 제어회로 | |
| JPS6148723B2 (ja) | ||
| JPS5830321Y2 (ja) | 検波回路 | |
| JPH048355Y2 (ja) | ||
| JPS61224721A (ja) | ゼロクロス信号出力装置 | |
| JPS627793B2 (ja) |